JPH04211142A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04211142A JPH04211142A JP3061920A JP6192091A JPH04211142A JP H04211142 A JPH04211142 A JP H04211142A JP 3061920 A JP3061920 A JP 3061920A JP 6192091 A JP6192091 A JP 6192091A JP H04211142 A JPH04211142 A JP H04211142A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- bonding
- thin
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011347 resin Substances 0.000 claims abstract description 43
- 229920005989 resin Polymers 0.000 claims abstract description 43
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 15
- 210000002105 tongue Anatomy 0.000 claims 4
- 238000005452 bending Methods 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract description 2
- 238000005266 casting Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004890 malting Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
［発明の目的］
［０００２］
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にパッケージの薄型化に関する。 ［０００３］
に係り、特にパッケージの薄型化に関する。 ［０００３］
【従来の技術】近年、ＩＣカード等、半導体装置の超薄
型化が急速に進められている。 ［０００４］ このような超薄型パッケージを用いる場
合のリードフレームと半導体素子（チップ）との接続方
式は、ワイヤを用いることなく半導体素子をインナーリ
ードに直接固着するワイヤレスボンディング方式が用い
られる。 ［０００５］ワイヤレスボンディング方式にもいろいろ
な方式があるが、その代表的なものの１つに、インナリ
ードの先端に伸長する肉薄のパターンの先端に形成され
たバンプをチップのポンディングパッドに直接接続する
ことによりチップとインナーリードとを電気的に接続す
るダイレクトボンディング方式がある。そして、チップ
とインナーリードとを覆うように封止樹脂が形成されて
いる上記ダイレクトボンディングは、ワイヤボンディン
グのように１本づつボンディングするのではなく、チッ
プに全リードの先端を１度にボンディングすることがで
きるため、ボンディング時間の大幅な短縮をはかること
ができる上、ワイヤボンディング方式で必要であったワ
イヤループ分の高さが不要となり半導体装置の薄形化を
はかることができる。
型化が急速に進められている。 ［０００４］ このような超薄型パッケージを用いる場
合のリードフレームと半導体素子（チップ）との接続方
式は、ワイヤを用いることなく半導体素子をインナーリ
ードに直接固着するワイヤレスボンディング方式が用い
られる。 ［０００５］ワイヤレスボンディング方式にもいろいろ
な方式があるが、その代表的なものの１つに、インナリ
ードの先端に伸長する肉薄のパターンの先端に形成され
たバンプをチップのポンディングパッドに直接接続する
ことによりチップとインナーリードとを電気的に接続す
るダイレクトボンディング方式がある。そして、チップ
とインナーリードとを覆うように封止樹脂が形成されて
いる上記ダイレクトボンディングは、ワイヤボンディン
グのように１本づつボンディングするのではなく、チッ
プに全リードの先端を１度にボンディングすることがで
きるため、ボンディング時間の大幅な短縮をはかること
ができる上、ワイヤボンディング方式で必要であったワ
イヤループ分の高さが不要となり半導体装置の薄形化を
はかることができる。
【０００６】しかしながら、この場合、ダイパッドがな
いため、半導体チップとリードフレームとの間の接続は
ボンディング領域でなされているのみである。そして、
封止樹脂を注入する際、半導体チップは支持できず、リ
ードフレームのアウターリード部分を支持しているのみ
である。このため、樹脂の重みと半導体チップの重みと
で、インナーリード先端がたわんだり、パッケージの裏
面の厚みが不均一になったりすることがあり、このたわ
み分を考慮して半導体チップ裏面側の樹脂の厚みを大き
くしておく必要があり、これが超薄型化を阻む問題とな
っていた。 ［０００７］ これは、半導体素子配置部に配設された
孔に突出する舌片を備え、これらの舌片の先端が半導体
素子配置部の回りに沿って配列された複数のインナーリ
ードと、これら複数のインナーリードのそれぞれに対応
して外方に突出する舌片からなるアウターリードとを配
設してなる樹脂フィルムからなり、該舌片を半導体素子
チップのポンディングパッドに直接接続するように構成
されたいわゆるＴＡＢ技術を用いたフィルムキャリアを
用いた場合にも、フィルムキャリア自体が薄いため、樹
脂の重みと半導体チップの重みとで、インナーリード先
端がたわんだり、パッケージの裏面の厚みが不均一にな
ったりすることがあり、同様の問題を抱えていた。 ［０００８］
いため、半導体チップとリードフレームとの間の接続は
ボンディング領域でなされているのみである。そして、
封止樹脂を注入する際、半導体チップは支持できず、リ
ードフレームのアウターリード部分を支持しているのみ
である。このため、樹脂の重みと半導体チップの重みと
で、インナーリード先端がたわんだり、パッケージの裏
面の厚みが不均一になったりすることがあり、このたわ
み分を考慮して半導体チップ裏面側の樹脂の厚みを大き
くしておく必要があり、これが超薄型化を阻む問題とな
っていた。 ［０００７］ これは、半導体素子配置部に配設された
孔に突出する舌片を備え、これらの舌片の先端が半導体
素子配置部の回りに沿って配列された複数のインナーリ
ードと、これら複数のインナーリードのそれぞれに対応
して外方に突出する舌片からなるアウターリードとを配
設してなる樹脂フィルムからなり、該舌片を半導体素子
チップのポンディングパッドに直接接続するように構成
されたいわゆるＴＡＢ技術を用いたフィルムキャリアを
用いた場合にも、フィルムキャリア自体が薄いため、樹
脂の重みと半導体チップの重みとで、インナーリード先
端がたわんだり、パッケージの裏面の厚みが不均一にな
ったりすることがあり、同様の問題を抱えていた。 ［０００８］
【発明が解決しようとする課題】このように、従来のダ
イレクトボンディング方式のリードフレームを用いた半
導体装置では、樹脂封止工程において半導体チップを支
持する手段がないため、封止樹脂の重みと半導体チップ
の重みとで、インナーリード先端がたわんだり、パッケ
ージ裏面の厚みが不均一になったりすることがあり、こ
のたわみ分を考慮して半導体チップ裏面側の樹脂の厚み
を大きくしておかなければならないという問題があった
。 ［０００９］本発明は前記実情に鑑みてなされたもので
、超薄型パッケージの半導体装置を提供することを目的
とする。 ［００１０１
イレクトボンディング方式のリードフレームを用いた半
導体装置では、樹脂封止工程において半導体チップを支
持する手段がないため、封止樹脂の重みと半導体チップ
の重みとで、インナーリード先端がたわんだり、パッケ
ージ裏面の厚みが不均一になったりすることがあり、こ
のたわみ分を考慮して半導体チップ裏面側の樹脂の厚み
を大きくしておかなければならないという問題があった
。 ［０００９］本発明は前記実情に鑑みてなされたもので
、超薄型パッケージの半導体装置を提供することを目的
とする。 ［００１０１
【問題点を解決するための手段］そこで、本発明の半導
体装置の製造方法では、インナーリードの先端肉薄部に
ポンディングパッドが当接するように半導体素子を固着
したのち、半導体素子の少なくとも−か所を裏面から支
持した状態で、封止樹脂を注入し、半導体素子および前
記インナーリードを樹脂によって覆うようにしている。 ［００１１］また本発明の第２では、フィルムキャリア
を用いた実装に際し、フィルムキャリアのインナーリー
ドの先端肉薄部にポンディングパッドが当接するように
半導体素子を固着したのち、半導体素子の少なくとも−
か所を裏面から支持した状態で、封止樹脂を注入し、半
導体素子および前記インナーリードを樹脂によって覆う
ようにしている。 ［００１２］ 【作用】上記構成によれば、半導体チップが裏面から支
持部材によって支持された状態で樹脂封止を行うことが
できるため、樹脂の重みや半導体チップの重みで、イン
ナーリード先端がたわんだり、チップ裏面側の樹脂の厚
みが不均一となったりするのを防止することができ、た
わみ分を考慮して半導体チップ裏面側の樹脂の厚みを大
きくする必要もなくなり、超薄型の半導体装置を提供す
ることが可能となる。 ［００１３］また、本発明の第２では、薄いフィルムキ
ャリアを用いた場合特に撓み易いのに対し、上記構成に
よれば半導体チップが裏面から支持部材によって支持さ
れた状態で樹脂封止を行うことができるため、さらに超
薄型の半導体装置を提供することが可能となる。 ［００１４］
体装置の製造方法では、インナーリードの先端肉薄部に
ポンディングパッドが当接するように半導体素子を固着
したのち、半導体素子の少なくとも−か所を裏面から支
持した状態で、封止樹脂を注入し、半導体素子および前
記インナーリードを樹脂によって覆うようにしている。 ［００１１］また本発明の第２では、フィルムキャリア
を用いた実装に際し、フィルムキャリアのインナーリー
ドの先端肉薄部にポンディングパッドが当接するように
半導体素子を固着したのち、半導体素子の少なくとも−
か所を裏面から支持した状態で、封止樹脂を注入し、半
導体素子および前記インナーリードを樹脂によって覆う
ようにしている。 ［００１２］ 【作用】上記構成によれば、半導体チップが裏面から支
持部材によって支持された状態で樹脂封止を行うことが
できるため、樹脂の重みや半導体チップの重みで、イン
ナーリード先端がたわんだり、チップ裏面側の樹脂の厚
みが不均一となったりするのを防止することができ、た
わみ分を考慮して半導体チップ裏面側の樹脂の厚みを大
きくする必要もなくなり、超薄型の半導体装置を提供す
ることが可能となる。 ［００１３］また、本発明の第２では、薄いフィルムキ
ャリアを用いた場合特に撓み易いのに対し、上記構成に
よれば半導体チップが裏面から支持部材によって支持さ
れた状態で樹脂封止を行うことができるため、さらに超
薄型の半導体装置を提供することが可能となる。 ［００１４］
【実施例】以下、本発明の実施例について、図面を参照
しつつ、詳細に説明する。 ［００１５］図１は本発明実施例の方法で形成された半
導体装置を示す図である。 ［００１６］ この半導体装置は、半導体チップ５の裏
面が露呈するように封止樹脂４に２つの貫通口Ｈが形成
されていることを特徴とするものである。 ［００１７］すなわち、半導体チップ５のポンディング
パッド上に向けて伸長し直接固着せしめられた先端肉薄
部を有する複数のインナーリード１と、これら各インナ
ーリードに延設して一体的に形成されたアウターリード
３とを有するリードフレームの半導体チップおよびイン
ナーリードを覆うように封止樹脂を被着せしめたもので
ある。 ［００１８］次にこの半導体装置の製造方法について説
明する。 ［００１９］まず、リードフレームを形成する方法につ
いて説明する。 ［００２０１第２図（ａ）乃至第２図（ｆ）は、本発明
実施例ののリードフレームの製造工程を示す図である。 ［００２１］まず、図２（ａ）および（ｂ）に示すよう
に、スタンピング法により、厚さ０．１５ｍｍの銅合金
からなる帯状材料を加工することにより、半導体素子を
搭載するための領域のまわりに先端がくるように配列さ
れた多数のインナーリード１と、各インナーリードに接
続するように配設せしめられたアウターリード３とを含
むリードフレームを成形する。２はタイバーである。こ
こでは、半導体素子搭載部相当領域りは打ち抜いておく
。また、半導体素子搭載部相当領域り全体の打ち抜きに
代えてコイニングによる逃げ穴を一部に形成しておくよ
うにしても良い。 （図２（ｂ）は図２（ａ）のＡ−Ａ
断面に相当する）次いで、図３に示すように、コイニン
グを行い、インナーリード先端部ＩＳを厚さ０．１０ｍ
ｍ程度となるまで肉薄化する。 ［００２２］ この後、熱処理を行い、スタンピングに
よる加工歪を除去し、安定化をはかる。 さらに図４に
示すように、コイニングを行い、インナーリード先端部
ＩＳを厚さ０．０７ｍｍ程度となるまで肉薄化する。こ
の後、熱処理を行い、スタンピングによる加工歪を除去
し、安定化をはかる。 ［００２３］そして最後に、さらに図５（ａ）および（
ｂ）に示すように再び少なくともインナーリード先端部
ＩＳを金型内に設置し、スタンピングを行い、肉薄パタ
ーンＩＳをインナーリード先端に備えたリードフレーム
が完成する。 ［００２４］ このようにして形成されたリードフレー
ムは、複数回のコイニングおよび焼鈍で残留歪を抑えな
がら徐々に薄くしているため、アウターリード等のリー
ドフレーム本体部を肉厚とし強度を良好に維持すること
ができる。また先端位置を高精度に維持しつつ、先端肉
薄部を大幅に薄くすることができ、信頼性の高いものと
なっている。 ［００２５］次いで図６に示すようにこのリードフレー
ムの先端肉薄部を、半導体チップのポンディングパッド
上に当接するように位置決めした後、肉薄部側からポン
ディングヘッド（図示せず）によって加圧しつつ加熱し
て、リードフレームの先端肉薄部と半導体チップ５の各
ポンディングパッドとをバンプによって直接接合せしめ
る。 ［００２６］そしてこの後、図７に示すように、金型に
設けられたライナーＬによってチップ５の裏面を支持し
つつ、金型内に封止樹脂を充填し、モールドを行った後
、タイバーおよび枠体を切除し、アウターリードを所望
の形状に折りまげる整形工程を経て、図１に示したよう
な半導体装置が完成する。 ［００２７］ このようにして形成された半導体装置は
、極めて超薄型で信頼性の高いものとなっている。 ［００２８］ ここで樹脂封止に際しライナーＬによっ
て支持されていた領域に穴Ｈが開いているが、裏面であ
るためチップへの影響はない。 ［００２９］また、インナーリード先端肉薄部の位置ず
れかない上、インナーリード先端の肉薄部が極めて肉薄
に形成されているためポンディング性が高く、確実で強
固なダイレクトポンディングが可能となる。
しつつ、詳細に説明する。 ［００１５］図１は本発明実施例の方法で形成された半
導体装置を示す図である。 ［００１６］ この半導体装置は、半導体チップ５の裏
面が露呈するように封止樹脂４に２つの貫通口Ｈが形成
されていることを特徴とするものである。 ［００１７］すなわち、半導体チップ５のポンディング
パッド上に向けて伸長し直接固着せしめられた先端肉薄
部を有する複数のインナーリード１と、これら各インナ
ーリードに延設して一体的に形成されたアウターリード
３とを有するリードフレームの半導体チップおよびイン
ナーリードを覆うように封止樹脂を被着せしめたもので
ある。 ［００１８］次にこの半導体装置の製造方法について説
明する。 ［００１９］まず、リードフレームを形成する方法につ
いて説明する。 ［００２０１第２図（ａ）乃至第２図（ｆ）は、本発明
実施例ののリードフレームの製造工程を示す図である。 ［００２１］まず、図２（ａ）および（ｂ）に示すよう
に、スタンピング法により、厚さ０．１５ｍｍの銅合金
からなる帯状材料を加工することにより、半導体素子を
搭載するための領域のまわりに先端がくるように配列さ
れた多数のインナーリード１と、各インナーリードに接
続するように配設せしめられたアウターリード３とを含
むリードフレームを成形する。２はタイバーである。こ
こでは、半導体素子搭載部相当領域りは打ち抜いておく
。また、半導体素子搭載部相当領域り全体の打ち抜きに
代えてコイニングによる逃げ穴を一部に形成しておくよ
うにしても良い。 （図２（ｂ）は図２（ａ）のＡ−Ａ
断面に相当する）次いで、図３に示すように、コイニン
グを行い、インナーリード先端部ＩＳを厚さ０．１０ｍ
ｍ程度となるまで肉薄化する。 ［００２２］ この後、熱処理を行い、スタンピングに
よる加工歪を除去し、安定化をはかる。 さらに図４に
示すように、コイニングを行い、インナーリード先端部
ＩＳを厚さ０．０７ｍｍ程度となるまで肉薄化する。こ
の後、熱処理を行い、スタンピングによる加工歪を除去
し、安定化をはかる。 ［００２３］そして最後に、さらに図５（ａ）および（
ｂ）に示すように再び少なくともインナーリード先端部
ＩＳを金型内に設置し、スタンピングを行い、肉薄パタ
ーンＩＳをインナーリード先端に備えたリードフレーム
が完成する。 ［００２４］ このようにして形成されたリードフレー
ムは、複数回のコイニングおよび焼鈍で残留歪を抑えな
がら徐々に薄くしているため、アウターリード等のリー
ドフレーム本体部を肉厚とし強度を良好に維持すること
ができる。また先端位置を高精度に維持しつつ、先端肉
薄部を大幅に薄くすることができ、信頼性の高いものと
なっている。 ［００２５］次いで図６に示すようにこのリードフレー
ムの先端肉薄部を、半導体チップのポンディングパッド
上に当接するように位置決めした後、肉薄部側からポン
ディングヘッド（図示せず）によって加圧しつつ加熱し
て、リードフレームの先端肉薄部と半導体チップ５の各
ポンディングパッドとをバンプによって直接接合せしめ
る。 ［００２６］そしてこの後、図７に示すように、金型に
設けられたライナーＬによってチップ５の裏面を支持し
つつ、金型内に封止樹脂を充填し、モールドを行った後
、タイバーおよび枠体を切除し、アウターリードを所望
の形状に折りまげる整形工程を経て、図１に示したよう
な半導体装置が完成する。 ［００２７］ このようにして形成された半導体装置は
、極めて超薄型で信頼性の高いものとなっている。 ［００２８］ ここで樹脂封止に際しライナーＬによっ
て支持されていた領域に穴Ｈが開いているが、裏面であ
るためチップへの影響はない。 ［００２９］また、インナーリード先端肉薄部の位置ず
れかない上、インナーリード先端の肉薄部が極めて肉薄
に形成されているためポンディング性が高く、確実で強
固なダイレクトポンディングが可能となる。
【００３０】さらに、リードフレームへのチップの実装
に際してチップのポンディングパッドとインナーリード
の先端肉薄部との固着工程における熱履歴によってもモ
ルト工程における熱履歴によっても、インナーリード先
端部は残留歪みもなく正しい位置に固定されているため
、接続不良を生じたりすることなく信頼性の高い半導体
装置を得ることが可能となる。
に際してチップのポンディングパッドとインナーリード
の先端肉薄部との固着工程における熱履歴によってもモ
ルト工程における熱履歴によっても、インナーリード先
端部は残留歪みもなく正しい位置に固定されているため
、接続不良を生じたりすることなく信頼性の高い半導体
装置を得ることが可能となる。
【００３１】なお、前記実施例では、貫通口Ｈをそのま
まにしたが、樹脂封止後、この貫通口Ｈ内に樹脂を充填
し穴をふさぐようにしても良い。 ［００３２］また、シランカップリング材をチップの裏
面に塗布しておくようにすれば樹脂との密着性が向上す
ると共に、耐湿性も向上する。 ［００３３］また、半導体チップの肉薄部にバンプを形
成したが、肉薄部の先端に表面が半田等で被覆された突
起（バンプ）を形成してもよい。 ［００３４］さらにまた、図８に示すようにフィルムキ
ャリアを用いた実装にも適用可能である。 ［００３５］すなわちフィルムキャリアの半導体素子配
置部に配設された孔Ｈに突出する舌片１２Ｓを備え、こ
れらの舌片の先端が前記半導体素子配置部の回りに沿っ
て配列された複数のインナーリード１２と、これら複数
のインナーリードのそれぞれに対応して外方に突出する
舌片からなるアウターリード１３とを配設してなる樹脂
フィルム２０からなり、該舌片１２Ｓを半導体素子チッ
プ１５のポンディングパッドに直接固着したのち、この
半導体素子チップ１５の少なくとも−か所を裏面から支
持した状態で、封止樹脂１４を注入し、半導体素子チッ
プ１５およびインナーリードを覆うようにしている。 ［００３６］ このようなフィルムキャリアを用いた半
導体装置では、フィルムキャリア自体が薄いため、樹脂
の重みや半導体チップの重みで、たわんだり、チップ裏
面側の樹脂の厚みが不均一となったりすることが多く、
このたわみ分を考慮して半導体チップ裏面側の樹脂の厚
みを大きくする必要があったが、本発明によれば超薄型
の半導体装置を提供することが可能となる。 ［００３７］また、アウターリードを折り曲げることな
く、図９に示すようにストレートとなるようにしてもよ
い。この場合、穴りを有する回路基板１０を用いるよう
にすれば実装時のトータルの厚さを薄くすることが可能
となる。 ［００３８］
まにしたが、樹脂封止後、この貫通口Ｈ内に樹脂を充填
し穴をふさぐようにしても良い。 ［００３２］また、シランカップリング材をチップの裏
面に塗布しておくようにすれば樹脂との密着性が向上す
ると共に、耐湿性も向上する。 ［００３３］また、半導体チップの肉薄部にバンプを形
成したが、肉薄部の先端に表面が半田等で被覆された突
起（バンプ）を形成してもよい。 ［００３４］さらにまた、図８に示すようにフィルムキ
ャリアを用いた実装にも適用可能である。 ［００３５］すなわちフィルムキャリアの半導体素子配
置部に配設された孔Ｈに突出する舌片１２Ｓを備え、こ
れらの舌片の先端が前記半導体素子配置部の回りに沿っ
て配列された複数のインナーリード１２と、これら複数
のインナーリードのそれぞれに対応して外方に突出する
舌片からなるアウターリード１３とを配設してなる樹脂
フィルム２０からなり、該舌片１２Ｓを半導体素子チッ
プ１５のポンディングパッドに直接固着したのち、この
半導体素子チップ１５の少なくとも−か所を裏面から支
持した状態で、封止樹脂１４を注入し、半導体素子チッ
プ１５およびインナーリードを覆うようにしている。 ［００３６］ このようなフィルムキャリアを用いた半
導体装置では、フィルムキャリア自体が薄いため、樹脂
の重みや半導体チップの重みで、たわんだり、チップ裏
面側の樹脂の厚みが不均一となったりすることが多く、
このたわみ分を考慮して半導体チップ裏面側の樹脂の厚
みを大きくする必要があったが、本発明によれば超薄型
の半導体装置を提供することが可能となる。 ［００３７］また、アウターリードを折り曲げることな
く、図９に示すようにストレートとなるようにしてもよ
い。この場合、穴りを有する回路基板１０を用いるよう
にすれば実装時のトータルの厚さを薄くすることが可能
となる。 ［００３８］
【発明の効果】以上説明したように本発明によれば、ダ
イレクトボンディング方式のリードフレームを用いた半
導体装置の樹脂封止に際し、チップを裏面側から支持し
つつ封止樹脂を充填するようにしているため、超薄型で
信頼性の高い半導体装置を提供することが可能となる。
イレクトボンディング方式のリードフレームを用いた半
導体装置の樹脂封止に際し、チップを裏面側から支持し
つつ封止樹脂を充填するようにしているため、超薄型で
信頼性の高い半導体装置を提供することが可能となる。
【図１】本発明実施例の半導体装置を示す図
【図２】本
発明実施例の半導体装置の製造工程図
発明実施例の半導体装置の製造工程図
【図３】本発明実
施例の半導体装置の製造工程図
施例の半導体装置の製造工程図
【図４】本発明実施例の
半導体装置の製造工程図
半導体装置の製造工程図
【図５】本発明実施例の半導体
装置の製造工程図
装置の製造工程図
【図６】本発明実施例の半導体装置の
製造工程図
製造工程図
【図７】本発明実施例の半導体装置の製造工
程図
程図
【図８】本発明の他の実施例の半導体装置を示す図
【図９】本発明の他の実施例の半導体装置を示す図
１ インナーリード
ＩＳ 肉薄パターン
２ タイバー
３ アウターリード
４ 封止樹脂
５ 半導体チップ
１０ 回路基板
１１ インナーリード
１１Ｓ 肉薄パターン
１２ タイバー
１３ アウターリード
１４ 封止樹脂
１５ 半導体チップ
２０ フィルム
【図１】
【図３】
【図４】
【図６】
【図７】
【図８】
【図２】
【図５】
【図９】
Claims (2)
- 【請求項１】 半導体素子配置部上に向けて伸長する先
端肉薄部を有する複数のインナーリードと、各インナー
リードに延設して一体的に形成されたアウターリードと
を有するリードフレームを形成するリードフレーム形成
工程と、前記インナーリードの先端肉薄部にポンディン
グパッドが当接するように半導体素子を固着するボンデ
ィング工程と、前記半導体素子の少なくとも−か所を裏
面から支持した状態で、封止樹脂を注入し、前記半導体
素子および前記インナーリードを覆う樹脂封止工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体素子配置部に配設された孔に突出
する舌片を備え、これらの舌片の先端が前記半導体素子
配置部の回りに沿って配列された複数のインナーリード
と、これら複数のインナーリードのそれぞれに対応して
外方に突出する舌片からなるアウターリードとを配設し
てなる樹脂フィルムからなり、該舌片を半導体素子チッ
プのポンディングパッドに直接接続するように構成され
たフィルムキャリアを形成するフィルムキャリア形成工
程と、前記インナーリードの先端肉薄部にポンディング
パッドが当接するように半導体素子を直接固着するボン
ディング工程と、前記半導体素子の少なくとも−か所を
裏面から支持した状態で、封止樹脂を注入し、前記半導
体素子および前記インナーリードを覆う樹脂封止工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061920A JP2516712B2 (ja) | 1990-09-18 | 1991-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-248069 | 1990-09-18 | ||
| JP24806990 | 1990-09-18 | ||
| JP3061920A JP2516712B2 (ja) | 1990-09-18 | 1991-03-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211142A true JPH04211142A (ja) | 1992-08-03 |
| JP2516712B2 JP2516712B2 (ja) | 1996-07-24 |
Family
ID=26403012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3061920A Expired - Fee Related JP2516712B2 (ja) | 1990-09-18 | 1991-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516712B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317564A (ja) * | 2004-04-26 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 光学デバイスおよびその製造方法 |
| JP2010258160A (ja) * | 2009-04-23 | 2010-11-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132142A (ja) * | 1987-08-05 | 1989-05-24 | Mitsubishi Electric Corp | 半導体装置のパツケージ構造 |
| JPH01225328A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置 |
-
1991
- 1991-03-26 JP JP3061920A patent/JP2516712B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132142A (ja) * | 1987-08-05 | 1989-05-24 | Mitsubishi Electric Corp | 半導体装置のパツケージ構造 |
| JPH01225328A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317564A (ja) * | 2004-04-26 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 光学デバイスおよびその製造方法 |
| JP4686134B2 (ja) * | 2004-04-26 | 2011-05-18 | パナソニック株式会社 | 光学デバイスおよびその製造方法 |
| JP2010258160A (ja) * | 2009-04-23 | 2010-11-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8766412B2 (en) | 2009-04-23 | 2014-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device, method of manufacturing the same, and silane coupling agent |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516712B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173346B2 (ja) | 半導体装置 | |
| US6777262B2 (en) | Method of packaging a semiconductor device having gull-wing leads with thinner end portions | |
| KR19990005508A (ko) | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 | |
| KR20030035952A (ko) | 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법 | |
| US5837567A (en) | Lead frame and semiconductor device | |
| US5559364A (en) | Leadframe | |
| US5355018A (en) | Stress-free semiconductor leadframe | |
| US20040262752A1 (en) | Semiconductor device | |
| JPH04211142A (ja) | 半導体装置の製造方法 | |
| JP3246769B2 (ja) | 半導体装置及びその製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP2679848B2 (ja) | 半導体装置 | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| JP3626831B2 (ja) | リードフレーム | |
| JP2707153B2 (ja) | リードフレームの製造方法 | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JPH04154134A (ja) | 半導体装置 | |
| JP3069632B2 (ja) | リードフレームの製造方法 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JP2552139Y2 (ja) | リードフレーム | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH03284868A (ja) | リードフレームおよびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |