JP2841831B2 - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JP2841831B2
JP2841831B2 JP2291591A JP29159190A JP2841831B2 JP 2841831 B2 JP2841831 B2 JP 2841831B2 JP 2291591 A JP2291591 A JP 2291591A JP 29159190 A JP29159190 A JP 29159190A JP 2841831 B2 JP2841831 B2 JP 2841831B2
Authority
JP
Japan
Prior art keywords
glass epoxy
epoxy substrate
semiconductor pellet
chip carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2291591A
Other languages
English (en)
Other versions
JPH04164363A (ja
Inventor
正秀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2291591A priority Critical patent/JP2841831B2/ja
Publication of JPH04164363A publication Critical patent/JPH04164363A/ja
Application granted granted Critical
Publication of JP2841831B2 publication Critical patent/JP2841831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチップキャリアに関し、特にガラスエポキシ
基板上に半導体ペレットが搭載されて製造されるチップ
キャリアに関する。
〔従来の技術〕 従来のチップキャリアは、第３図（ａ），（ｂ）に示
すように、４辺に外部との接続に使用される端面スルー
ホールの電極１を有するガラスエポキシ基板2A上に、半
導体ペレット３を接着剤でマウントし、Auワイヤ４で半
導体ペレット３とガラスエポキシ基板2A上の導体パター
ンをワイヤボンディングして接続し、半導体ペレット３
を保護する為にエポキシ樹脂５を塗布して形成されてい
る。
又は第４図（ａ），（ｂ）に示すように、ガラスエポ
キシ基板2A上に半導体ペレット３を搭載した後、半導体
ペレット３を囲むように樹脂枠６を取り付け、その後、
Auワイヤ４で半導体ペレット３とガラスエポキシ基板2A
上の導体パターンをワイヤボンディングし、半導体ペレ
ット３を保護する為のエポキシ樹脂５を樹脂枠６の内に
充てんをして形成されている。
〔発明が解決しようとする課題〕
上述した従来のチップキャリアでは、半導体ペレット
を２ヶ搭載する場合は、チップキャリアの実装面積を２
倍以上にする必要があるため、小型化を図るのが困難で
あった。
〔課題を解決するための手段〕
本発明のチップキャリアは、４辺に外部との接続に使
用される端面スルーホールの電極を有するガラスエポキ
シ基板と、このガラスエポキシ基板の裏面に設けられた
凹部と、この凹部の内部に搭載された半導体ペレットと
ガラスエポキシ基板の裏面を平坦化するために前記凹部
に充てんされたエポキシ樹脂と、前記ガラスエポキシ基
板の表面に搭載されたエポキシ樹脂により封止された半
導体ペレットとを含んで構成される。
〔実施例〕
次に本発明について図面を参照に説明する。
第１図（ａ），（ｂ）は本発明の第１の実施例の平面
図及びＡ−Ａ線断面図である。
第１図（ａ），（ｂ）のように、４辺に外部との接続
に使用される端面スルーホールの電極１を有し、且つ、
裏面が深さ約0.5mmの凹部を有するガラスエポキシ基板
２のこの凹部に半導体ペレット３をマウントし、Auワイ
ヤ４でワイヤボンディングを行う。その後、半導体ペレ
ット３を保護する為にエポキシ樹脂５を裏面が平らにな
るように充てんする。次にガラスエポキシ基板２の表面
に半導体ペレット3Aをマウントし、Auワイヤ４でワイヤ
ボンディングを行ったのち、半導体ペレット3Aを保護す
る為にエポキシ樹脂５を塗布する。
このように構成された第１の実施例によれば、従来と
表面積の同じガラスエポキシ基板に２ヶの半導体ペレッ
ト3,3Aを搭載することができる。
第２図（ａ），（ｂ）は本発明の第２の実施例の平面
図及びＢ−Ｂ線断面図である。
第１の実施例と同様にガラスエポキシ基板２の裏面の
凹部に半導体ペレット３を搭載し、エポキシ樹脂５で充
てんする。次にこのガラスエポキシ基板２上に半導体ペ
レット3Aを搭載し、その回りに樹脂枠６を取り付ける。
その後、ワイヤボンディングを行い、エポキシ樹脂５を
樹脂枠６内に充てんし、表面を平らに形成する。
このように構成された第２の実施例によれば、第１の
実施例と同一の効果の他に、表面を平らにすることによ
り、自動実装が出来るという利点がある。
〔発明の効果〕
以上説明したように本発明は、４辺に外部との接続に
使用される端面スルーホールの電極を有するガラスエポ
キシ基板の裏面を凹状に形成して、裏面に半導体ペレッ
ト搭載し、エポキシ樹脂を充てんして裏面を平らに形成
することにより、ガラスエポキシ基板の両面に半導体ペ
レットを搭載することが可能となり、従来半導体ペレッ
トを２ヶ表面に搭載したチップキャリアと比較して、2/
3以下の実装面積で製造できるという効果がある。又、
１つのチップキャリアに２種類の半導体ペレットが搭載
できるので機能アップを図ることができるという効果も
ある。
【図面の簡単な説明】
第１図（ａ），（ｂ）及び第２図（ａ），（ｂ）は本発
明の第１及び第１の実施例の平面図及び断面図、第３図
（ａ），（ｂ）及び第４図（ａ），（ｂ）は従来のチッ
プキャリアの平面図及び断面図である。 １……電極、2,2A……ガラスエポキシ基板、3,3A……半
導体ペレット、４……Auワイヤ、５……エポキシ樹脂、
６……樹脂枠。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】４辺に外部との接続に使用される端面スル
    ーホールの電極を有するガラスエポキシ基板と、このガ
    ラスエポキシ基板の裏面に設けられた凹部と、この凹部
    の内部に搭載された半導体ペレットとガラスエポキシ基
    板の裏面を平坦化するために前記凹部に充てんされたエ
    ポキシ樹脂と、前記ガラスエポキシ基板の表面に搭載さ
    れエポキシ樹脂により封止された半導体ペレットとを含
    むことを特徴とするチップキャリア。
JP2291591A 1990-10-29 1990-10-29 チップキャリア Expired - Lifetime JP2841831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2291591A JP2841831B2 (ja) 1990-10-29 1990-10-29 チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291591A JP2841831B2 (ja) 1990-10-29 1990-10-29 チップキャリア

Publications (2)

Publication Number Publication Date
JPH04164363A JPH04164363A (ja) 1992-06-10
JP2841831B2 true JP2841831B2 (ja) 1998-12-24

Family

ID=17770928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291591A Expired - Lifetime JP2841831B2 (ja) 1990-10-29 1990-10-29 チップキャリア

Country Status (1)

Country Link
JP (1) JP2841831B2 (ja)

Also Published As

Publication number Publication date
JPH04164363A (ja) 1992-06-10

Similar Documents

Publication Publication Date Title
JP2841831B2 (ja) チップキャリア
JPH04199664A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPS611042A (ja) 半導体装置
JPH1092970A (ja) 基板モジュール
JP2788011B2 (ja) 半導体集積回路装置
JPS61285740A (ja) 高密度実装形セラミツクｉｃパツケ−ジ
JPH02250359A (ja) 半導体装置
JP2833178B2 (ja) 半導体チップ用パッケージ
KR0157892B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조방법
KR200150506Y1 (ko) 세라믹 패키지
JPH0526761Y2 (ja)
JPH02172267A (ja) リードフレーム
JPH0536893A (ja) 混成集積回路
JP2851822B2 (ja) 電子部品
JP2809478B2 (ja) 樹脂封止型半導体装置の製造方法
JPH07106470A (ja) 半導体装置
JPH01171251A (ja) ピングリッドアレーパッケージ
JPH04188657A (ja) 半導体装置用パッケージ
JPS63305542A (ja) ピングリツドアレイパツケ−ジ
JPH02264457A (ja) 樹脂封止半導体装置
JPH033354A (ja) 半導体装置
JPH09121003A (ja) 半導体パッケージ
JPS63122157A (ja) 半導体素子の実装方法
JPS59158539A (ja) 樹脂封止型半導体装置