JPH04186828A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04186828A JPH04186828A JP2316906A JP31690690A JPH04186828A JP H04186828 A JPH04186828 A JP H04186828A JP 2316906 A JP2316906 A JP 2316906A JP 31690690 A JP31690690 A JP 31690690A JP H04186828 A JPH04186828 A JP H04186828A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- layer wiring
- film thickness
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000011295 pitch Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 91
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 239000004411 aluminium Substances 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
め要約のデータは記録されません。
Description
体装置に関する。
図(a)は従来の2層配線の平面図、第3図(b)は第
3図(a)のA−A’線の断面図である。第3図(a)
に示す様に、第1層配線101はリングラフィ技術等で
決まる第1層配線の最小配線ピッチで106の他に最小
配線ピッチより大きい配線ピッチ301て配線されてい
る。この最小配線ピッチより大きい配線ピッチ301は
トランジスタ等のコンタクトのピッチに合わせである。
102が第1層配線101と垂直の方向に配線されてい
る。第1層配線101と第2層配線102はスルーホー
ル103で接続されている。
間絶縁膜は、第3図(b)に示す様に第1層配線101
の段差を軽減し、平坦化するため、シリコン酸化膜30
2と、その上に塗布法により形成したシリカフィルム3
03と、さらにその上に形成したノリコン酸化膜304
から成る3層構造となっている。
、第1層配線最小ピッチ106の配線間隔の部分はシリ
カフィルム304か充分に充填され、層間絶縁膜は平坦
化されているため第2層配線102のステップカッ・レ
ッジは良好であるか、第1層配線の最小ピッチより大き
い配線ピッチ301の配線間隔の部分では配線間隔が大
きいためシリカフィルム304の充填が充分てなく、層
間絶縁膜の平坦性が充分てないため、第2層配線102
のステップカバレッジが低下している。その結果、第2
層配線102のエレクトロマイクレーンコン耐性が劣化
し、信頼性が劣化するという問題かある。また配線間隔
によっては層間絶縁膜の平坦性さらに劣化し、第2層配
線102の断線が生じるという問題点があった。
なくとも下層の配線層の膜厚と間隔の比が であることを特徴とする。
1と膜厚10μmのアルミにより形成された第2層配線
102として多層配線が構成されており、層間絶縁膜に
形成されたスルーホール103により第1層配線101
と第2層配線102が接続されている。層間絶縁膜の構
造は第3図(b)に示したものと同様に、シリカフィル
ムを中間層にもつ3層構造である。
の幅104は1.0 μm間隔、105は10μmであ
る。そして最小配線ピッチ106は20μmであり、第
1層配線101はこの最小配線ピッチで決められたクリ
ットにのみ配置されている。従って第1層配線107は
、隣に配線がないため、第1層配線108との配線ピッ
チ109は最小配線ピッチ106の2倍の4.0μmと
なる。
は最小配線ピッチ106の部分てあり06となり、その
次に大きい膜厚と間隔の比は最小配線ピッチの2倍の配
線ピッチ109の部分てあり02となる。
テップカバレッジの間隔を示す。第2区より第2層配線
のステップカバレッジが50%以上となるためには、第
1層配線の膜厚と間隔の比が、045以上、又は0,2
5以下となれば良い事が分かる。
の膜厚と間隔の比の内、0.2〜06の間の比は存在し
ないため、第2層配線のステップカバレッジは60%以
上を確保することかできる。
ないことは配線の自由度か低下するかコンピュータによ
る自動配線の場合には、何ら不都合は生しない。
明する。本実施例は拡散層401とケート電極402か
らなるMOSFET上に2層配線を形成した場合で、第
1層配線101はケート=極上コンタクト403.及び
拡散層上コンタクト404により、それぞれ、ケート電
極402及び拡散層401と接続され、第2層配線10
2はスルーホール103により第1層配線101に接続
されている。第1層配線101の膜厚は07μmで、最
小配線ピッチ106は2.0μmであり、第1層配線の
ピッチは最小配線ピッチ106の他、25μの配線ピッ
チ405か存在する。この様に配線された第1層配線の
膜厚と間隔の比は最大は最小配線ピッチ106の部分で
07、次に大きいのは、配線ピッチ405の部分て第1
層配線間隔406が1.5μであるから0.47となる
。さらに次に大きいのは、第1の実施例と同様に、最小
配線ピンチ106で1本おきに配線された場合で、膜厚
と間隔の比は0.23となる。この場合も第1層配線の
膜厚と間隔の比は離散的に存在し、0.25から045
の間の比は存在しない。従って第2層配線のステップカ
バレッジは50%以上を確保することができる。
合においても同様、下層配線層、つまり、3層配線構造
では第1層、第2層配線24層配線構造では第1層、第
2層、及び第3層配線の膜厚と間隔の比を045以上ま
たは0.25以下にすることによって上層配線のステッ
プカバレッジを50%以上確保することができる。
配線の膜厚と間隔の比を離散的にし、上層配線のステッ
プカバレッジが低下する下層配線の膜厚と間隔の比の領
域が存在しない様にすることにより、上層配線のステッ
プカハレッ/は509・。
が向上し、歩留りも、向上するという効果を有する。
層配線のステ、プカノ・レッゾを示すクラ7、第3図(
a)、(b)はそれぞれ従来の多層配線の平面図2及び
断面図、第4図は本発明の第2の実施例の平面図である
。 101・ 第1層配線、102・ 第2層配線、103
・・・・・・スルーホール、104・ ・・第1!配線
幅、105・・・・第1層配線間隔、106・・・・・
最小配線ピッチ、107,108・・・・第1層配線、
109・・・・・配線ピッチ、301・・・・・配線ピ
ッチ、302.304・・・・シリコン酸化膜、303
・・シリカフィルム、401・・・・拡散層、40
2 ・・・ゲート電極、403・ ゲート電極上コン
タクト、404・・・・・・拡散層上コンタクト、40
5・・・・配線ヒツチ。 代理人 弁理士 内 原 晋 第 7 図 第1眉配腺の膜厚/第7層灼乙糸蒙の間P丙第2 図 第3図(O−) 裕3図(b)
Claims (2)
- (1)多層配線を有する半導体装置において、前記多層
配線の少なくとも下層の配線層の膜厚と間隔の比が 下層配線の膜厚/下層配線の間隔≧0.45、または、
下層配線の膜厚/下層配線の間隔≦0.25であること
を特徴とする半導体装置。 - (2)多層配線を有する半導体装置において、少なくと
も内部回路部は、複数個の配線ピッチで配線され、少な
くとも下層の配線層の膜厚と間隔の比は離散的に存在し
、かつ、その比が 下層配線の膜厚/下層配線の間隔≧0.45、または、
下層配線の膜厚/下層配線の間隔≦0.25であること
を特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2316906A JP2738145B2 (ja) | 1990-11-21 | 1990-11-21 | 半導体装置 |
US07/795,731 US5296742A (en) | 1990-11-21 | 1991-11-21 | Multilayered integrated circuit chip wiring arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2316906A JP2738145B2 (ja) | 1990-11-21 | 1990-11-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04186828A true JPH04186828A (ja) | 1992-07-03 |
JP2738145B2 JP2738145B2 (ja) | 1998-04-08 |
Family
ID=18082233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2316906A Expired - Lifetime JP2738145B2 (ja) | 1990-11-21 | 1990-11-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5296742A (ja) |
JP (1) | JP2738145B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2797929B2 (ja) * | 1993-10-22 | 1998-09-17 | 日本電気株式会社 | 半導体装置 |
JP2871530B2 (ja) * | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
US6444564B1 (en) | 1998-11-23 | 2002-09-03 | Advanced Micro Devices, Inc. | Method and product for improved use of low k dielectric material among integrated circuit interconnect structures |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245254A (ja) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | 層間絶縁膜の形成方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58216445A (ja) * | 1982-06-10 | 1983-12-16 | Nec Corp | 半導体装置およびその製造方法 |
US4996584A (en) * | 1985-01-31 | 1991-02-26 | Gould, Inc. | Thin-film electrical connections for integrated circuits |
JPS6482547A (en) * | 1987-09-24 | 1989-03-28 | Tadahiro Omi | Semiconductor device |
-
1990
- 1990-11-21 JP JP2316906A patent/JP2738145B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-21 US US07/795,731 patent/US5296742A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245254A (ja) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | 層間絶縁膜の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2738145B2 (ja) | 1998-04-08 |
US5296742A (en) | 1994-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08306774A (ja) | 半導体装置及びその製造方法 | |
JP2752863B2 (ja) | 半導体装置 | |
JPH04186828A (ja) | 半導体装置 | |
JP2508831B2 (ja) | 半導体装置 | |
JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
JP2762844B2 (ja) | 半導体装置 | |
JP2873696B2 (ja) | 半導体装置 | |
JPH02161755A (ja) | 半導体装置 | |
JPS62104138A (ja) | 半導体装置 | |
JP2000164696A (ja) | 多層配線構造 | |
JPH03209823A (ja) | 樹脂封止型半導体装置 | |
JP2869978B2 (ja) | 半導体装置 | |
JPS6211505B2 (ja) | ||
JP3256977B2 (ja) | 半導体装置 | |
JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
JPH0467656A (ja) | 半導体装置 | |
JPS60214569A (ja) | Mos型半導体装置 | |
JPH06125012A (ja) | 半導体装置の配線構造 | |
JPH04239751A (ja) | 半導体集積回路の製造方法 | |
JPH06151610A (ja) | 集積回路装置の多層配線構造 | |
JPS61188946A (ja) | 多層配線半導体集積回路 | |
JPS58191449A (ja) | 多層配線構造 | |
JPS61203653A (ja) | 配線の接続方法 | |
JPH04345052A (ja) | 半導体装置 | |
JPS63136647A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |