JPH04183078A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、囲体撮像装置に関し、特に撮像素子として横
型静電誘導トランジスタを用い、かつ読出しに容量負荷
型ソースフォロワ回路を用いることにより、出力のリニ
アリティか良好で！！像かなくかつ固定パターンノイズ
か小さい非破壊読出し型撮像装置に関する。

［従来の技術］ 従来、ＭＯＳゲート構造の横型静電誘導トランジスタ（
以下、ＭＯＳ−ＳＩＴと称する）を光電変換素子として
使用しイメージセンサを構成したものがテレビジョン学
会誌Ｖｏ１．４１、Ｎｏ。

１１、ｐｐ、１０４７〜１０５３（１９８７）に示され
ている。このイメージセンサにおいては、読出し時のゲ
ート、ソース、ドレイン電圧は固定され、ソース電流を
出力として後段の増幅器によりＩ−Ｖ変換していた。こ
のようなイメージセンサにおいては、ＭＯＳ−３ＩＴを
光電変換素子に用いることにより、残像が少なくかつ非
破壊読出しか可能になるという特徴かある。

また、読出しに容量負荷型ソースフォロワ回路方式また
は容量負荷型エミ・ツタフォロワ回路方式を用い、蓄積
電荷のりセント前およびリセ・ｚトｆ＆で読出した出力
を後で差動増幅するものが提案されている。例えば、Ｉ
ＥＥＥ　　Ｔｒａｎｓ、Ｖ。

１、ＥＤ−３５，Ｎｏ、５．ｐｐ、６４６〜６５２（１
９８８年５月）には光電変換素子として接合型電界効果
トランジスタ（ＪＰＥＴ）を用いた容量負荷型ソースフ
ォロワ続出しの例か示されてオリ、マタ雑誌「映像情報
」、Ｖ　ｏ　Ｉ　、　２１　、　Ｎｏ、１０．ＰＰ、４
１〜４６　（１９８９年５月）には光電変換素子にバイ
ポーラトランジスタを用いた容量負荷型エミッタフォロ
ワ読出しの例か示されている。

このように、読出しに容量負荷型ソースフォロワまたは
エミッタフォロワ回路方式を用いることにより、ゲート
部またはベース部に蓄積された電荷量と、この電荷によ
りゲート部またはベース部で発生する電圧か比例するた
め光量とソースフォロワまたはエミッタフォロワの出力
の比例関係か成立するという長所かある。さらに、蓄Ｎ
電荷のリセット前とリセット後で２度読出し、後段の増
幅器で差動増幅することにより、素子特性の中でしきい
値電圧ＶＴのバラツキにともなって生ずる固定パターン
ノイズ（以下、ＦＰＮと称する）を除去できるという利
点がある。

［発明か解決しようとする課題］ ところが、上に最初に述べた従来例のように、ＭＯＳ−
ＳＩＴを光電変換素子に用いても、ソースを流を出力と
し、後段の増幅器でＩ−Ｖ変換を行なう場合には、光電
変換によりゲート部に蓄積される電荷量とソース電流値
か比例しないため光量と出力との比例関係が得られない
という不都合があった。また、ＭＯＳ−３ＩＴは素子特
性か素子サイズや不純物濃度などのわずかなバラツキに
敏感であるため、素子特性、例えばしきい値電圧ＶＴや
相互コンダクタンスＧｍのバラツキに起因したＦＰＮが
大きいという問題点もあった。

また、読出しに容量負荷型ソースフォロワまたはエミッ
タフォロワ回路方式を用い蓄積電荷のリセット前および
リセット後で読出した出力を後に差動増幅する方法にあ
っては、充電変換素子がＪＦＥＴやバイポーラトランジ
スタの場合は蓄積電荷のリセット動作に難があり、残像
が発生するという不都合があった。これは、リセット時
にゲート・ソース間またはベース・エミッタ間のＰＮ接
合を順方向バイアスし、再結合によりリセフトを行なう
という方法では、加える順方向バイアス電圧は一定であ
っても、ゲート電位またはベース電位は光量による電位
変化を受けるため、実効的なゲート・ソース間電圧また
はベース・エミッタ間電圧が異なり、リセット後のゲー
トまたはベース電位にも光量依存性が残ってしまうから
である。

さらに、光電変換素子がバイポーラトランジスタの場合
は、読出し時にもベース・エミッタ間を浅く順方向バイ
アスするが、この時蓄積電荷の一部が再結合により失わ
れるため、厳密な意味では非破壊読出しか成立しない、
従って、読取り動作、すなわち非破壊読出しを繰返し行
なう用途には使用てきないという不都合らあった。

本発明の目的は、上述のような従来例の装置における問
題点に鑑み、光量と出力との比例関係が成立し、残像が
なく非破壊読出しが可能であり、かつ固定パターンノイ
ズか少ない固体撮像装置を提供することにある。

二課肪を解決するための手段］ 上記問題点を解決するため、本発明では、光電変換素子
に横型Ｗ？電誘導トランジスタを用い、かつ読出しは容
量負荷型ソースフォロワ回路方式によって行なうことを
特徴とする。

また、上記方式において、読出しをゲート部に蓄積され
た電荷のリセットの前およびリセツトの後に行ない、こ
れら両者の読出し出力の差分に基づき映像信号を得るよ
う構成することもできる。

し作用］ 上述のように本発明に係わる固体撮像装置においては、
光電変換素子からの読出しを容量負荷型ソースフォロワ
回路方式で行なっているなめ、光量と出力との完全な比
例関係が得られる。また、ソースフォロワ出力は、素子
特性の中の相互コンタクタシスＧｍの値に影響されない
ため、Ｇｍのバラツキにともなう固定パターンノイズも
生じない、さらに、読出し時にゲート・ソース間に加え
る電圧は、蓄積電荷によりシリコンのような半導体の表
面に形成される例えばＰ型の反転層と例えはＮ型の半導
体層とで構成されたＰＮ接合か逆バイアス状態となる範
囲内に設定できるため、非破壊読出しが可能となる。

また、光電変換素子に横型静電誘導トランジスタ（ＭＯ
Ｓ−３ＩＴ）を用いているため、リセット時にゲート・
ソース間に適切な電圧を加えることにより蓄Ｍ電荷か空
の状態になり、従ってリセット動作が完全に行なわれ残
像がなくなる。さらに、ソースフォロワ読出しをリセッ
トの前後で行ない、両出力を差動増幅することによって
しきい値電圧ＶＴのバラツキにともなって生ずるＦＰＮ
が除去される。

［実施例］ 以下、図面を用いて本発明の実施例につき説明する。第
１図は、本発明の１実施例に係わるイメージセンサのよ
うな固体撮像装置の回路構成を示す。同図は、光電変換
素子か３行３列に配置されている場合を示している。

第１図において、各光電変換素子１−１１．１−１２．
１−１３．・・・、１−３１．１−３２．１−３３は各
々、光電変換部を構成するＭＯＳ・ＳＩＴであり、各ソ
ース端子は縦１列ごとに共通にソースライン２’−１，
２−２，２−３にそれぞれ接続され、かつ各ゲートは横
１列共通にゲートライン３−１．３−２．３−３にそれ
ぞれ接続されている。負荷容量（ＣＴｓ）４−１．４−
２．４−３および負荷容量（Ｃ１Ｎ）５−１．５−２．
５−３はソースフォロワ読出しのための負荷容量となり
、負荷容量Ｃ１Ｓは、リセット直前、すなわち−定の蓄
積時間の開光電変換を行なった後、の出力を、負荷容量
０１Ｎはリセット直後の出力を読出すためのものである
。なお、リセット直後においては、蓄積時開は小さく無
視できるものと考えられる。

垂直走金回８（ＶＳＲ）６は、各光電変換素子のゲート
パルスφ６１〜”Ｇ３を発生するものである。

また、水平走査回路（ＨＳＲ）７は、前記負荷容量ＣＴ
Ｓおよび０１Ｎに蓄えられた電荷を順次水平読出しライ
ン８，９に転送するためのスイッチングトランジスタ１
８−１．１９−１．１８−２．１９−２．１８−３．１
９−３のゲートパルスφＨ１〜φＨ３を発生するための
回路である。容量（ＣＨ３）１０および容量（ＣＨＮ）
１１は各水平読出しライン８．９の寄生容量である。

また、ゲートパルス（φ　　）１２およびゲーＧＳ トパルス（φＴＯＮ　）　１３は、それぞれＭＯＳ−３
ＩＴと負荷容量Ｃ１３，Ｃ１Ｎｔｈそれぞれ接続するス
イッチングトランジスタ２０−１．２０−２．２０−３
および２１−１．２１−２．２１−３のゲートに印加さ
れるパルスである。また、ゲートパルス（φＲ８，ン１
４は垂直方向のソースライン２−１．２−２．２−３の
リセット用トランジスタ２２−１．２２−２．２２−３
のゲートに印加されるパルスであり、ゲートパルス（φ
Ｒ３Ｈ）１５は水平続出しライン８．９のリセット用ト
ラシシスタ２３−１．２３−２のゲートに印加されるパ
ルスである。また、出力端子（ＶＯ８およびｖｏＮ）１
６および１７はそれぞれＳＩＴのリセット前およびリセ
ット後の続出し信号を出力するものであり、後段の図示
しない増幅器によって差動増幅され最終的な映像信号を
得るためのものである。

第２図は、第１図の固体撮像装置を駆動する各パルスの
タイミング等を示す波形図であり、同図を参照して第１
図の装置の動作を説明する。なお、第１図の装置におけ
る第２行目の光電変換素子１−２１．１−２２．１−２
３に注目してその動作を説明する。

各光電変換素子に印加されるゲートパルスφ６１〜φ６
３は、蓄積、読出し、リセットの各動作に対応して、３
レベルの電圧値（ＶＧｌ”　Ｇ２．ＶＯ３）を有する。

このレベルがＶＧｌの時、例えば、を−Ｔ１の時、光電
変換素子はオフ状態であり、入射光量に応じて発生した
電荷をゲート部に対向する半導体基板の表面に蓄積する
蓄積動作が行なわれる。

時間ｔ、＝Ｔ２では、ゲートパルスφ　　、φ：ＴＧＳ
　　　　　　ＴＧ ＮおよびφＲ３Ｖが高レベルて゛あるため、各スイッチ
ングトランジスタ２０−１．２０−２．２０−３．２１
−１，２１　２．２１−３．２２−１２２−２．２２−
３かすべてオンとなり各負荷容量ＣＴｓおよびＣＴＮは
各ソースライン２−１．２−２．２−３を通じて放電し
グランドレベルにリセットされる。すなわち、ＣＴ３，
０１Ｎおよびソースラインのリセット動作が行なわれる
。

時間ｔ＝Ｔ３では、ゲートパルスφＲＳＶか低レベルで
各ソースライン２−１．２−２．２−３はフローティン
グとなる。また、ゲートパルスφＴＧＳが高レベルであ
るから、各スイッチングトランジスタ２０−１．２０−
２．２０−３かオンとなり、ソースライン２−１．２’
−２，２−３と負荷容量４−１．４−２．４−３かそれ
ぞれ接続された状態となる。同時に、垂直走査回路６か
ら出力される光電変換素子用のゲートパルスφ６２かＶ
Ｏ２のレベルとなるため、光電変換素子１−２１．１−
２２．１−２３かオン状態となり、ソースフォロワ動作
により光量すなわち蓄Ｎ電荷に応じた出力か負荷容量（
ＣＴｓ）４−１．４−２．４−３に蓄えられる。すなわ
ち読出し動作が行なわれる。

他の画素の光電変換素子は、ゲートパルスφ６７および
φＧ３かｖＧｌのレベルであるためオフ状態となり、出
力には影響を与えることなく各々蓄積動作を継続してい
る。この場合負荷容量ＣＴＳに発生する電圧■ ＣＴＳは次式で表わされる。

Ｑｏｈ　　　　　Ｉ Ｃｌ＋α十β ｘ ・・・・・・　（１） この式において、ＶＴは光電変換素子（ＭＯＳ・５ＩＴ
）のピンチオフ電圧、ＱＤｈは光電変換により発生しゲ
ート部に蓄積された電荷の量で光量に比例するものであ
る。また、ＣはＭＯＳ−ＳＯＸ ＩＴのゲート酸化膜容量であり、αおよびβはそれぞれ
ＭＯＳ−３ＩＴのピンチオフ電圧ＶＴの基板バイアス電
圧依存性およびソース・トレイン間電圧依存性によって
決まる定数である。なお、ＶＯ２のレベルは、ｖＧ２≧
Ｖ１となるように設定する。

このような読出し動作においては、ゲート部に蓄積され
た蓄積電荷量Ｑｐｈがある一定の範囲内、即ち飽和電荷
量Ｑｓａ工以下の場合、であれば読出し動作を行なうこ
とによって蓄ｗｔ電荷に何らの影響も与えないため、非
破壊読出しが可能となる。

これは前にも述べたように、ＭＯＳ−３ＩＴではゲート
下部の半導体基板上に形成された例えばＰ型の反転層と
例えばＮ型半導体層（チャネル部分）の間のＰＮ接合を
順方向バイアスにすることなく、即ち逆バイアス状態の
まま、読出し動作か行なえるため、蓄Ｍ電荷の再結合や
Ｐ型基板への注入が起こらないためである。但し、蓄積
電荷量Ｑｐ１が飽和電荷量Ｑ３，１を越えた場合には、
その越えた分か上記読出し動作で消滅するため、飽和電
荷量Ｑｓａｔに対応する光量を越えると出力は飽和ｌ−
でくる。

時間ｔ＝Ｔ　　では、ゲートパルスφＲ３Ｖか高しベル
であるから、各ソースライン２−１．２−２゜２−３は
グランドに接続され、かつゲートパルスφＧ２がＶＯ２
のレベルになるなめ、光電変換素子１−２１．１−２２
．１−２３に蓄積された電荷は再結合や半導体基板への
注入により消滅し空の状態となる。即ちリセット動作か
行なわれる。なお、ＶＯ３のレベルは光電変換素子のゲ
ート部に蓄えられていた電荷が空になるよう比較的高い
値に設定する。このように、光電変換素子としてＭＯＳ
・ＳＩＴを用いた固体撮像装置においては、ゲート・ソ
ース間の電圧を一定値以上に設定することで、完全なリ
セット動作を行なうことかでき、従って残像の問題が発
生しない、なお、このようなリセット動作中において、
他の画素はオフ状態であり蓄積動作を継続している。

時間ｔ　＝Ｔ　ｓでは、ゲートパルスφＲＳＶが低レベ
ルになるから、各ソースライン２−１．２−２゜２−３
はグランドから切離され、ゲートパルスφＴＧＮが高レ
ベルであるから、負荷容量（ＣＴＮ）５１．５　２．５
　３とそれぞれ接続される。また、ゲートパルスφＧ２
かＶＯ２のレベルとなって、リセットされた直後の光電
変換素子１−２１．１−２２．１−２３が再びオン状態
となり、蓄積電荷量Ｑ　かほぼセロの状態の出力か該容
量ＣＴＮにｈ 蓄えられる。即ち、暗出力の読出し動作か行なわれる。

この場合も、選択されない他の画素は、オフ状態で蓄積
動作を継続しており、出力には影響しないにの場合、容
量ＣＴＮに発生する電圧■ｃ１８は、前記（１）式のＱ
、、＝Ｏとして次式で表わされる。

このようにして、負荷容量（Ｃ１８）　４−１　、４−
２．４−３および他の負荷容量（Ｃ１Ｎ）う−１゜５−
２．−１ｉ−３に蓄積された電荷は、その後水平走査回
路７から出力されるパルスφ　　φ　　φＨ１’　　Ｈ
２’ １３のタイミングて、順次水平読出しライン８および９
にそれぞれ転送され、出力Ｖ。、およびＶｏＮが得られ
る。なお、ゲートパルスφＲ３Ｈは水平読出しライン８
．９の電荷をリセットするためのスイッチングトランジ
スタ２３−１．２３−２のためのゲートパルスである。

このような動作において、ＣＴＳ””ＴＮ”　ＣＴ、ｃ
　　＝ｃ　　＝ｃ　　とすると、■　およびＶ。、は次
Ｈ５ＨＮ　　　　Ｈａｓ 式で表わされる。

ｐｈＩ ＣＴ ・　（□）　　　　　　　・・・・・・（３）Ｃ■＋Ｃ
Ｈ ｖ　　　−＜ＶＯ２−ｖ丁　）（） Ｎ ｙ ・　（□）　　　　　　　　　　　・・・・・・　（４
）Ｃ，十ＣＨ このようにして得られた出力■。ＳおよびＶ。Ｎは、図
示しない後段の差動増幅器のような回路で減算処理され
光量に比例した出力Ｖ。、１が得られる。

即ち、 ”ｏｕｔ　＝”ａｓ−■０Ｎ Ｑｐｈ　　　　Ｉ　　　　　０丁 ＝□（□璽□） Ｃｌ±α＋β　　ＣＴ千〇Ｈ Ｏ× ・・・・・・（５） 式（ヲ）に示すように、出力Ｖ。ＳとＶ。Ｎの差を取る
ことにより、光電変換素子のピンチオフ電圧ＶＴのバラ
ツキの影響を除いた出力を得ることかできる。また、ソ
ースフォロワ読出しを用いているなめ、出力に相互コン
ダクタンスＧｌの項が現われず、Ｇｉのバラツキによる
影響も除かれる。

このように、容量負荷型ソースフォロワ読出しをリセッ
ト前およびリセット後で行なうことにより、ピンチオフ
電圧ＶＴのバラツキや相互コンタクタンスＧｎのバラツ
キに影響されない出力を得ることかでき、従って固定パ
ターンノイズか極めて小さくなる。

なお、第３図および第４図は、第１図に示されるような
固体撮像装置の光電変換素子として用いることができる
ＭＯＳ−３ＩＴの構造の一例を示すそれぞれ平面図およ
び断面図である。これらの図に示されるＭＯＳ−３ＩＴ
は、例えばＰ型の半導体基板３１上に形成されたＮ型エ
ピタキシャル層のようなＮ型半導体層３２の上部に形成
されたＮ型ソース領域３３とこのＮ型ソース領域３３を
囲むＮ型ドレイン領域３４を備えている、また、Ｎ型ソ
ース領域３３とＮ型ドレイン領域３４との間のＮ型半導
体層３２上には絶縁膜３５を介して多結晶シリコン等に
よるゲート電極３６か形成されている。また、このよう
なＳＩＴは半導体基板上にマトリクス状に多数形成され
、縦列の各ＳＩＴのＮ型ソース領域３３は互いにソース
ライン用アルミ配線３７によって接続されている。また
、同じ横列のＳＩＴのゲート；極３６は互いにゲートラ
イン３８によって接続されている。なお、第３図および
第４図における各半導体層および領域をそれぞれ逆の導
電型のものに、すなわちＰ型をＮ型に、Ｎ型をＰ型に、
することも可能である。

［発明の効果〕 以上のように本発明によれば、光電変換素子として横型
静電誘導トランジスタを用い、これを容量負荷型ソース
フォロワ回路方式で読出しているため、光量と出力との
比例関係か得られ、非破壊続出しが可能となり、かつ残
像がなくなる。また、容量負荷型ソースフォロワ方式に
よる読出しを光電変換素子のリセ・ソトの前および後で
行ない両方の読出し出力を差動増幅するため、光電変換
素子のバラツキによる影響がなくなり固定パターンノイ
ズか極めて小さくなる。

【図面の簡単な説明】

第１図は、本発明の１実施例に係わる固体撮像装置の回
路構成を、光電変換素子か３行３列に配置されている場
合につき示したブロック回路図、第２図は、第１図の固
体撮像装置の各部のパルスのタイミングおよび電圧関係
等を示す波形図、第３図は、第１図の固体撮像装Ｗに用
いられる光電変換素子の一例を示す平面図、そして第４
図は、第３図の光電変換素子のＡ−Ａ’線から見た断面
図である。 １−１１．１−１２．１−１３．・・・、１−３１゜１
−３２．１−３３：光電変換素子、 ２−１．２−２．２−３　：ソースライン、３−１．　
３−２．　３−３　ニゲ−トライン、４−１．５−１．
　　・・・、４−３．５−３：負荷容量、 ６：垂直走査回路、　７．水平走査回路、８．９：水平
読出しライン。 １０．１１：水平読出しラインの寄生容量、１２．１３
．１４．１５：ゲートパルス、１６．１７：出力端子、 １８−１．１８−２．１８−３．・・・、２２−１゜２
２−２．２２−３．２３−１．２３−２ニスイツチング
トランジスタ、 ３１：Ｐ型半導体基板、　３２：Ｎ型半導体層、３３：
Ｎ型ソース領域、 ３４：Ｎ型ドレイン領域、 ３５：絶縁膜、　３６：ゲート電極、 ３７：ソースライン、　　３８ニゲ−トライン。

Claims (1)

1. 【特許請求の範囲】 １、マトリクス状に配設され各々入射光に応じてそのゲ
   ート部に電荷を蓄積する複数の横型静電誘導トランジス
   タと、 これら複数の横型静電誘導トランジスタから読出しのた
   め所望のものを選択する選択ゲート手段と、 この選択ゲート手段により選択された横型静電誘導トラ
   ンジスタのソース回路に結合され、ゲート部に蓄積され
   た電荷の量に対応する信号によって充電される負荷容量
   と、 を具備し、前記負荷容量の充電電荷にもとづき映像信号
   を得ることを特徴とする固体撮像装置。 ２、マトリクス状に配設され各々入射光に応じてそのゲ
   ート部に電荷を蓄積する複数の横型静電誘導トランジス
   タと、 これら複数の横型誘導トランジスタから読出しのため所
   望のものを選択する選択ゲート手段と、この選択ゲート
   手段により選択された横型静電誘導トランジスタのソー
   ス回路に結合され、ゲート部に蓄積された電荷のリセッ
   トのそれぞれ前および後に前記ソース回路の電位に応じ
   て充電される第１および第２の負荷容量と、 を具備し、前記第１および第２の負荷容量の充電電荷に
   対応する信号の差分にもとづき映像信号を得ることを特
   徴とする固体撮像装置。 ３、前記横型静電誘導トランジスタは、第１の導電型の
   半導体基板上に形成された低濃度の第２の導電型の半導
   体層と、この半導体層の表面近傍に形成された高濃度の
   第２の導電型のソース領域およびドレイン領域と、これ
   らソース領域とドレイン領域との間の前記第２の導電型
   の半導体層上に絶縁膜を介して形成されたゲート電極と
   を具備する請求項１または２に記載の固体撮像装置。