JPH04171954A - 半導体素子の剥離方法 - Google Patents

半導体素子の剥離方法

Info

Publication number
JPH04171954A
JPH04171954A JP30088890A JP30088890A JPH04171954A JP H04171954 A JPH04171954 A JP H04171954A JP 30088890 A JP30088890 A JP 30088890A JP 30088890 A JP30088890 A JP 30088890A JP H04171954 A JPH04171954 A JP H04171954A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
shearing force
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30088890A
Other languages
English (en)
Other versions
JP2897406B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17890332&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04171954(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP30088890A priority Critical patent/JP2897406B2/ja
Publication of JPH04171954A publication Critical patent/JPH04171954A/ja
Application granted granted Critical
Publication of JP2897406B2 publication Critical patent/JP2897406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98Methods for disconnecting semiconductor or solid-state bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799Apparatus for disconnecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の再生方法に関する。
〔従来の技術〕
従来、半導体装置の再生方法は、第2図に示されるよう
な方法で行われていた。第2図において1は基板、2は
半導体素子てあり、10は刃状治具である。さらに具体
的に記述するため、第2図のA−A’断面を第3図に示
す。第3図において、2の半導体素子上に形成された電
極6上に形成された金属突起4は、それに相対するよう
に1の基板上に形成された配線パターンと、5の絶縁樹
脂によって電気的な接続が得られている。この接続工程
かうまくいかなかった場合、10に示されるような刃状
治具を2の半導体素子と、1の基板との間にむりやり、
さし込むことて、基板1と、半導体素子2とを引きはが
し、もう−度、基板1と半導体素子2の接続を行ってい
た。4の金属突起をハンダ、5の配線パターンをニッケ
ルで形成し、共晶て各々の接続を行っている場合も同様
の方法で再生が行われていた。
〔発明が解決しようとする課題〕
しかし、従来の技術では、むりやり刃状治具を半導体素
子と基板の間にさし込むため、半導体素子や基板の破壊
か起こり、装置の再生という本来の目的を達成すること
は困難であるという問題点を有していた。
そこで、本発明の半導体装置の再生方法では、半導体素
子も、基板も破壊か起こらす、完全に再生が行える方法
を提供することを目的とする。
[課題を解決するための手段] 上記課題を解決するため、本発明の半導体装置の再生方
法では、半導体素子と前記半導体素子能動素子形成面上
に形成された電極と、絶縁基板と前記絶縁基板上に前記
電極と一部分が相対するように形成された配線パターン
とが導電性物質によって前記電極と導電性を有するよう
に、前記半導体素子の能動素子形成面と、前記絶縁基板
上の配線パターンとが相対して載置されている半導体装
置か、加熱手段によって前記半導体素子載置部か加熱さ
れながら、前記半導体素子の能動素子形成面とは垂直な
面に対して、前記半導体素子と前記絶縁基板とに剪断力
を発生させる剪断力発生用治具によって剪断力を加えら
れることで、前記半導体素子を前記絶縁基板から剥離す
ることを特徴とする。
前記加熱手段は、前記剪断力発生用治具の中に組み込ま
れていることを特徴とする。
前記加熱手段は、前記絶縁基板の前記パターン形成面と
は逆の面から加熱できるように載置されていることを特
徴とする。
前記剪断力発生用治具は前記半導体素子の能動面に平行
な直線方向の剪断力を発生することを特徴とする。
前記剪断力発生用治具は前記半導体素子の能動面に平行
な面の回転方向の剪断力を発生することを特徴とする。
〔作 用〕
本発明では、半導体素子載置部を加熱するので、半導体
素子と基板との挟持部材、例えば、接着剤、ハンダ等が
常温よりもやわらかくなる。接着剤であれば、接着力が
低下し、ハンダであれば、剪断強度が低下する。さらに
本発明によると、半導体素子の側面から半導体素子と、
基板との間に剪断力を加えるので、半導体素子や基板に
ダメージを全く与えず、両者を分離することかできるの
である。
〔実 施 例〕
以下に、本発明の実施例を、図を用いて詳細に説明する
。第1図は、本発明による半導体装置の再生方法を示し
た斜視図である。1は基板てあり、少くとも表面が絶縁
物で形成されており、ガラス、セラミクス、ホウロウ、
ガラスエポキシ等であることが多い。その上に、3の配
線パターンが形成されている。配線パターンは、金、銀
、クロム、ニッケル等の金属か、ITO等の金属酸化物
を、蒸着、スパッタ、メツキ等で形成し、フォト工程で
目的のパターンにパターニングされていることか多い。
2は半導体素子であり、能動面は基板側と対向して載置
されている。半導体素子2と基板1は絶縁樹脂で形成さ
れる接着剤、ハンダ等で保持されている。ここで、半導
体素子2と配線パターン3との接続に失敗した場合につ
いて考える。
失敗する例としては、接続時に、配線パターンと半導体
素子の位置にずれか生した場合や、半導体素子、配線パ
ターン、基板に不良か存在した場合、あるいは接続に用
する時間が短かすぎる等の理由で接続が不完全である場
合等か考えられる。その場合、半導体素子2を基板1か
ら一旦取り去り、もう−度半導体素子2を基板1に接続
し直す必要が生ずるがこれは一般的に再生と言われてい
る。
この半導体素子2を基板1から取る時に、第2図に示す
ように、11の剪断力発生治具を、半導体素子2の側面
に当て、12の熱風供給口から熱風を供給しなから、矢
印の方向に剪断力を発生させ、半導体素子2を基板1か
ら取り去る。この時の様子をより詳しく、第4図を用い
て説明する。第4図は、第1図のB−B’断面であり、
本発明による半導体装置の再生方法を示す断面図である
。1の基板上に形成されている配線パターン3は、半導
体素子2の能動素子形成面にCr、Ti−Pd等て形成
されている電極6上に形成されている金属突起4を用い
て、半導体素子2との電気的導通がはかられている。金
属突起4はハンダ等で形成され、配線パターン3と共晶
て機械的、電気的な保持が行われる場合と、金、パラジ
ウム、ニッケル等で形成され、5の絶縁樹脂で接着され
ることで、機械的、電気的な保持か行われている場合か
多い。5の絶縁樹脂は、光硬化、熱硬化樹脂であること
か多く、必要に応して導電性を有する粒子か金属突起4
と配線パターン3の間に存在していることもある。また
、金属突起は半導体素子側でなく配線パターン側に形成
されていることもあるし、金属突起のかわりに、導電性
を有する粒子か、半導体素子上の電極と配線パターンと
の間の電気的導通を保持する場合もある。いずれの方法
で、半導体素子と基板の接続を行ってもかまわないが、
半導体素子を絶縁樹脂で基板に接着しである場合、これ
を、剥離する場合の手順を述べる。まず、12の熱風供
給口から熱風を半導体素子2及び基板1に供給する。す
ると、5の絶縁樹脂か加熱され、やわらかくなる。一般
に樹脂は加熱されると、やわらかくなり、接着剤の場合
は接着力は低下する。
この状態で、11の剪断力発生用治具を、半導体素子2
の側面に押し当て、図中矢印の方向に力を加えると、半
導体素子2は基板1から取りはずせる。次に、基板1上
に残った絶縁樹脂5を溶剤等を用いて剥離し、再度、絶
縁樹脂5を基板1上に載置し、剥離した半導体素子2を
位置合わせし、絶縁樹脂5を硬化させれば再生作業は終
了する。
基板か、半導体素子に不良か存在するならば、それを取
り変えた後、再生作業を行えば良い。加熱の方向は、基
板側から行ってもよく、やわらかくしなければならない
部分を加熱できれば良い。また、熱風を用いた加熱でな
く、他のエネルギー源、例えば赤外線を用いても良く、
ホットプレート上に載せて、再生作業を行ってもかまわ
ない。金属突起に、ハンダ等を用いている場合、導電粒
子で半導体素子上の電極と配線パターンとの接続を取っ
ている場合も全く同様であって、接続に寄与している部
分を加熱し、取りやすくして剪断力を与えて半導体素子
を基板から取りはずしても良い。
又、加熱方法として、剪断力発生用治具中にヒーターを
組み込み、これを熱源としても良い。
第5図に、他の実施例を示す。第5図は、本発明による
他の半導体装置の再生方法を示す断面図である。13は
、回転剪断力を半導体素子2と基板1に与えるための回
路剪断力発生用治具であり、15は基板1を固定する固
定板であり、16の位置決めピンで基板か固定板に固定
されている。半導体装置は、第4図で示した構造と同一
である。
13の回転剪断力発生用治具は半導体素子2の側面をは
さみ込むようにさらに加工か施されており、これを回転
させることで、半導体素子2と基板1の間に回転剪断力
を発生させ、半導体素子を基板から取りはずすのである
。この時、回転剪断力発生治具に組み込まれたロッドヒ
ーター14及び固定板15中に組み込まれたロッドヒー
ター14によって絶縁樹脂5は加熱され、やわらかくな
っている。ロッドヒーター14は、その必要に応してと
ちらか一方でも良く、前述の他の加熱手段で加熱または
併用して加熱しても良い。回転剪断力発生用治具と半導
体素子の間には、半導体素子のチッピングを防止するた
めに、シート状のものが挾まれることもある。また、回
転剪断力を発生させるために、半導体素子の側面をチャ
ッキングする治具を用いる場合もある。
また、半導体素子2に直接当る治具の部分は、テフロン
等の樹脂を載置またはコーティングし、半導体素子のチ
ッピングを防止する構造の治具を用いる方法としても良
い。
〔発明の効果〕
以上、説明したように、本発明の半導体素子の再生方法
では、加熱しながら半導体素子の側面に、半導体素子と
基板との間に直線方向又は回転方向の剪断力を発生させ
る方法としたので、半導体素子や基板に対して限界応力
以上の応力が発生せずに、半導体素子を基板から剥離す
ることができ、半導体素子や基板を破壊しないので、不
要なコストは発生せずに、半導体装置を再生することが
可能になるという大きな効果を有する。又、破壊した半
導体素子や基板が相手側に残ることもなくなったので、
良品の半導体素子や基板を捨てなくとも良くなり、より
安価に半導体装置を生産できるという効果も有する。
また、剪断力発生治具又は、固定板に加熱手段を入れる
ことによって、発熱手段を準備、固定する手間が不必要
となり、煩雑さがなくなるという効果も有する。
【図面の簡単な説明】
第1図は、本発明による半導r、j、装置の再生方法を
示す斜視図であり、第2図は従来の半導体装置の再生方
法を示す斜視図、第3図は従来の半導体装置の再生方法
を示す断面図である。第4図は、本発明による半導体装
置の再生方法を示す断面図であり、第5図は本発明によ
る他の半導体装置の再生方法を示す断面図である。 1・・・基板 2・・・半導体素子 3・・・配線パターン 4・・・金属突起 5・・・絶縁樹脂 6・・・電極 10・・・刃状治具 】1・・・剪断力発生用治具 12・・・熱風供給口 13・・・回転剪断力発生用治具 14・・・ロッドヒーター 15・・・固定板 16・・・位置決めピン 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他1名)第3図 (二一二二〉剪断力性方向 第5図

Claims (5)

    【特許請求の範囲】
  1. (1)半導体素子と前記半導体素子能動素子形成面上に
    形成された電極と、絶縁基板と前記絶縁基板上に前記電
    極と一部分が相対するように形成された配線パターンと
    が導電性物質によって前記電極と導電性を有するように
    、前記半導体素子の能動素子形成面と、前記絶縁基板上
    の配線パターンとが相対して載置されている半導体装置
    が、加熱手段によって前記半導体素子載置部が加熱され
    ながら、前記半導体素子の能動素子形成面とは垂直な面
    に対して、前記半導体素子と前記絶縁基板とに剪断力を
    発生させる剪断力発生用治具によって剪断力を加えられ
    ることで、前記半導体素子を前記絶縁基板から剥離する
    ことを特徴とする半導体装置の再生方法。
  2. (2)前記加熱手段は、前記剪断力発生用治具の中に組
    み込まれていることを特徴とする請求項1記載の半導体
    装置の再生方法。
  3. (3)前記加熱手段は、前記絶縁基板の前記配線パター
    ン形成面とは逆の面から加熱できるように載置されてい
    ることを特徴とする請求項1記載の半導体装置の再生方
    法。
  4. (4)前記剪断力発生用治具は前記半導体素子の能動面
    に平行な直線方向の剪断力を発生することを特徴とする
    請求項1記載の半導体装置の再生方法。
  5. (5)前記剪断力発生用治具は前記半導体素子の能動面
    に平行な面の回転方向の剪断力を発生することを特徴と
    する請求項1記載の半導体装置の再生方法。
JP30088890A 1990-11-06 1990-11-06 半導体素子の剥離方法 Expired - Lifetime JP2897406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30088890A JP2897406B2 (ja) 1990-11-06 1990-11-06 半導体素子の剥離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30088890A JP2897406B2 (ja) 1990-11-06 1990-11-06 半導体素子の剥離方法

Publications (2)

Publication Number Publication Date
JPH04171954A true JPH04171954A (ja) 1992-06-19
JP2897406B2 JP2897406B2 (ja) 1999-05-31

Family

ID=17890332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30088890A Expired - Lifetime JP2897406B2 (ja) 1990-11-06 1990-11-06 半導体素子の剥離方法

Country Status (1)

Country Link
JP (1) JP2897406B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115967A (ja) * 1995-10-24 1997-05-02 Hitachi Chem Co Ltd Icチップの剥離方法及びその方法に使用する剥離用治具
JPH10233576A (ja) * 1997-02-19 1998-09-02 Alps Electric Co Ltd 電気部品の剥離装置、及びその電気部品の剥離方法
JP2010121134A (ja) * 2008-11-21 2010-06-03 Nitto Denko Corp 貼り合わされた板の剥離方法
JP2011028813A (ja) * 2009-07-27 2011-02-10 Nhk Spring Co Ltd ヘッドサスペンションの再生方法及びリワーク用切断治具
CN110444487A (zh) * 2019-06-28 2019-11-12 广东晶科电子股份有限公司 一种Mini LED模组的检修方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115967A (ja) * 1995-10-24 1997-05-02 Hitachi Chem Co Ltd Icチップの剥離方法及びその方法に使用する剥離用治具
JPH10233576A (ja) * 1997-02-19 1998-09-02 Alps Electric Co Ltd 電気部品の剥離装置、及びその電気部品の剥離方法
JP2010121134A (ja) * 2008-11-21 2010-06-03 Nitto Denko Corp 貼り合わされた板の剥離方法
JP2011028813A (ja) * 2009-07-27 2011-02-10 Nhk Spring Co Ltd ヘッドサスペンションの再生方法及びリワーク用切断治具
CN110444487A (zh) * 2019-06-28 2019-11-12 广东晶科电子股份有限公司 一种Mini LED模组的检修方法

Also Published As

Publication number Publication date
JP2897406B2 (ja) 1999-05-31

Similar Documents

Publication Publication Date Title
JPS61140199A (ja) 多層プリント回路基板の製造方法とかかる方法によつて製造された多層プリント回路基板
US5511719A (en) Process of joining metal members
JPH08203961A (ja) 集積回路チップの構造体及びその実装方法
JPH04171954A (ja) 半導体素子の剥離方法
US4200975A (en) Additive method of forming circuit crossovers
JPS63151033A (ja) 半導体装置の製造方法
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JP2903697B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2827522B2 (ja) 半導体素子の取り外し方法及び取り外し治具
JP2003124256A (ja) フレキシブル基板の実装方法
JPH01160029A (ja) 半導体装置
JP3055193B2 (ja) 回路の接続方法及び液晶装置の製造方法
JP3128816B2 (ja) 半導体装置の製造方法
JP2780499B2 (ja) 半導体装置の実装方法
JPH0738241A (ja) 印刷配線板の電極構造及び形成方法
JP2667744B2 (ja) 表示装置の電極接続方法
JPH0878074A (ja) 異方導電接着シートおよびその製造方法
JP2000012613A (ja) 異方性導電接着剤および電子部品の実装方法
JPH0562041U (ja) 半導体チップの実装装置
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JPH04317347A (ja) 集積回路素子の接続方法
JP3265316B2 (ja) 半導体装置およびその製造方法
JPH05297398A (ja) 電極接続構造
JPH04117477A (ja) 異方性導電材料及びこれを用いた集積回路素子の接続方法
JPS61198738A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 12