JP3128816B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3128816B2 JP3128816B2 JP30174190A JP30174190A JP3128816B2 JP 3128816 B2 JP3128816 B2 JP 3128816B2 JP 30174190 A JP30174190 A JP 30174190A JP 30174190 A JP30174190 A JP 30174190A JP 3128816 B2 JP3128816 B2 JP 3128816B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- semiconductor element
- semiconductor device
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。
従来の半導体装置の製造方法に関しては、特開昭61−
97143号公報に記載され、第２図に示されるような方法
が知られていた。第２図において、６の半導体素子の能
動面上に形成された電極４上に形成された金属突起３
は、それに相対するように１の基板上に形成された配線
パターン２との間に、電気的接続を発現させる時に、７
の加圧用治具によって加圧を行い、絶縁樹脂５を金属突
起３と配線パターン２との間から排除し、絶縁樹脂５の
硬化メカニズムに従った方法のエネルギーを加え、半導
体素子と基板の電機的接続を保ったまま、機械的にもこ
れらを保持させる。
97143号公報に記載され、第２図に示されるような方法
が知られていた。第２図において、６の半導体素子の能
動面上に形成された電極４上に形成された金属突起３
は、それに相対するように１の基板上に形成された配線
パターン２との間に、電気的接続を発現させる時に、７
の加圧用治具によって加圧を行い、絶縁樹脂５を金属突
起３と配線パターン２との間から排除し、絶縁樹脂５の
硬化メカニズムに従った方法のエネルギーを加え、半導
体素子と基板の電機的接続を保ったまま、機械的にもこ
れらを保持させる。
しかし、従来の方法では、半導体素子の接続の際に半
導体装置の機能不良が発見されるのは、半導体素子の接
続が終了してからであり、これを修正するためには、絶
縁樹脂を加熱あるいは溶剤を用いて、硬化力あるいは接
着力を低下させてから、半導体素子と基板を剥離し、不
良カ所を修正もしくは、置きかえてからもう一度接続し
直さねばならず、再生・修正作業に大幅な工数をさかね
ばならないという問題点を有していた。
導体装置の機能不良が発見されるのは、半導体素子の接
続が終了してからであり、これを修正するためには、絶
縁樹脂を加熱あるいは溶剤を用いて、硬化力あるいは接
着力を低下させてから、半導体素子と基板を剥離し、不
良カ所を修正もしくは、置きかえてからもう一度接続し
直さねばならず、再生・修正作業に大幅な工数をさかね
ばならないという問題点を有していた。
そこで本発明の半導体装置の製造方法では、半導体装
置の機能不良が発見された場合にでも、簡単にその機能
不良を再生・修正できるような半導体装置の製造方法を
提供することを目的とする。
置の機能不良が発見された場合にでも、簡単にその機能
不良を再生・修正できるような半導体装置の製造方法を
提供することを目的とする。
上記課題を解決するために、本発明の半導体装置の製
造方法は、配線パターンが形成された基板上に、硬化ま
たは接着の機能を有する樹脂を介在して半導体素子を載
置する半導体装置の製造方法であって、前記基板と前記
半導体素子の能動面とを前記樹脂を介在して対向させ、
前記基板上の配線パターンと前記半導体素子の能動面に
設けられた電極とを電気的に導通させ、前記配線パター
ンと前記半導体素子の電極とが電気的に導通した状態で
前記樹脂の硬化または接着の機能を不完全に発現させる
工程と、前記配線パターンを介する信号により前記半導
体装置における検査を行う工程と、前記検査に合格する
と、前記樹脂の硬化または接着の機能を完全に発現させ
る工程と、を有することを特徴とする。
造方法は、配線パターンが形成された基板上に、硬化ま
たは接着の機能を有する樹脂を介在して半導体素子を載
置する半導体装置の製造方法であって、前記基板と前記
半導体素子の能動面とを前記樹脂を介在して対向させ、
前記基板上の配線パターンと前記半導体素子の能動面に
設けられた電極とを電気的に導通させ、前記配線パター
ンと前記半導体素子の電極とが電気的に導通した状態で
前記樹脂の硬化または接着の機能を不完全に発現させる
工程と、前記配線パターンを介する信号により前記半導
体装置における検査を行う工程と、前記検査に合格する
と、前記樹脂の硬化または接着の機能を完全に発現させ
る工程と、を有することを特徴とする。
さらに、上記本発明において、前記検査に合格しなか
った場合は、前記半導体素子を取り外すことを特徴とす
る。
った場合は、前記半導体素子を取り外すことを特徴とす
る。
さらに、上記本発明において、前記樹脂は熱硬化型の
絶縁樹脂であること、または前記樹脂は光硬化型の絶縁
樹脂であることを特徴とする。
絶縁樹脂であること、または前記樹脂は光硬化型の絶縁
樹脂であることを特徴とする。
さらに加えて、検査工程としては次の特徴を有する。
前記配線パターンへの信号導通は、突起部を有する治
具で行うことを特徴とする。
具で行うことを特徴とする。
前記配線パターンへの信号導通は、前記絶縁基板上で
前記半導体素子載置部の外側の前記配線パターン上に存
在する前記絶縁樹脂を突き通して行われることを特徴と
する。
前記半導体素子載置部の外側の前記配線パターン上に存
在する前記絶縁樹脂を突き通して行われることを特徴と
する。
前記配線パターンへの信号導通は、予じめ、前記半導
体素子の載置部以外の前記配線パターン上に、前記配線
パターンを有する可燒性基板を通して行われることを特
徴とする。
体素子の載置部以外の前記配線パターン上に、前記配線
パターンを有する可燒性基板を通して行われることを特
徴とする。
前記配線パターンへの導通は、導電ゴム、導電コネク
ター、バネ接点で行われることを特徴とする。
ター、バネ接点で行われることを特徴とする。
本発明では、半導体素子と基板の間に載置された樹脂
を、第１段階目では硬化又は接着力の１部を発現させ
る。このために、例えば樹脂が熱硬化性樹脂であれば、
完全硬化に至らず、接着力の１部が発現するように弱い
加熱を行う。すると、熱硬化は完全に起こらないため、
樹脂の３次元硬化は起こらない。また、樹脂が光硬化樹
脂であれば、弱いエネルギー量の光をあて、完全な３次
元硬化は起こらないようにする。この状態では、機械的
な半導体素子と基板の接着は不完全であるが、電極と配
線パターンとの電気的導通はとれているため、半導体装
置の検査を行うことができ、不良が発見されれば、簡単
に半導体素子と基板を取りはずすことができる。不良の
カ所を修正・交換し、検査に合格すれば、前述の樹脂の
硬化又は接着力の発生メカニズムに従って、充分なエネ
ルギーを加えれば、半導体素子と基板の電気的・機械的
接続を完全に行うことができる。
を、第１段階目では硬化又は接着力の１部を発現させ
る。このために、例えば樹脂が熱硬化性樹脂であれば、
完全硬化に至らず、接着力の１部が発現するように弱い
加熱を行う。すると、熱硬化は完全に起こらないため、
樹脂の３次元硬化は起こらない。また、樹脂が光硬化樹
脂であれば、弱いエネルギー量の光をあて、完全な３次
元硬化は起こらないようにする。この状態では、機械的
な半導体素子と基板の接着は不完全であるが、電極と配
線パターンとの電気的導通はとれているため、半導体装
置の検査を行うことができ、不良が発見されれば、簡単
に半導体素子と基板を取りはずすことができる。不良の
カ所を修正・交換し、検査に合格すれば、前述の樹脂の
硬化又は接着力の発生メカニズムに従って、充分なエネ
ルギーを加えれば、半導体素子と基板の電気的・機械的
接続を完全に行うことができる。
以下に、本発明の実施例を図を用いて、詳細に説明す
る。
る。
第１図は、本発明による半導体層の製造方法を示した
断面図である。第１図において、１は基板であり、少く
とも表面が絶縁物で形成されており、ガラス、セラミク
ス、ホウロウ、ガラスエポキシ等であることが多い。そ
の上に、２つの配線パターンが形成されている。配線パ
ターンは、金、銀、クロム、ニッケル等の金属が、ITO
等の金属酸化膜を蒸着、スパッタ、メッキ等で形成し、
フォト〜エッチング工程で目的のパターンに、パターニ
ングされることが多い。６は半導体素子であり、能動面
は基板側と対向して載置される。半導体素子６の能動素
子形成面上には、Ti−Pd、Cr等で蒸着、スパッタ等の方
法を用いて電極４が形成され、その上にAu、ハンダ等の
金属突起３が電気メッキ、リフロー等で形成されてい
る。半導体素子６上の電極４は、金属突起３によって、
その一部が電極４と相対するように形成されている基板
１上の配線パターン２と電気的な接続が得られている。
５は絶縁樹脂であって、加熱あるいは光等の外部エネル
ギーによって硬化あるいは接着するメカニズムを持って
いる。12の可燒性基板上には２の配線パターンの一部に
相対するような導体パターン11が形成されている。可燒
性基板12は、ポリイミド、ポリエステル等で形成され、
その上にCu等で導体パターン11が形成されており、一般
的にはFPC（フレキシブル・プリント・サーキット）と
呼ばれている。10は異方性導電膜であって、外部からの
エネルギーで硬化又は接着力を発現するような絶縁樹脂
中に導電粒子が分散されており、可とう性基板12上の基
板１に相対する部分を加圧し、前述の硬化、接着メカニ
ズムに従ったエネルギーを加えることで、導体パターン
11と配線パターン２との電気接接続が行われ、合わせて
基板１と、可燒性基板12との機械的保持も行われるよう
になっている。
断面図である。第１図において、１は基板であり、少く
とも表面が絶縁物で形成されており、ガラス、セラミク
ス、ホウロウ、ガラスエポキシ等であることが多い。そ
の上に、２つの配線パターンが形成されている。配線パ
ターンは、金、銀、クロム、ニッケル等の金属が、ITO
等の金属酸化膜を蒸着、スパッタ、メッキ等で形成し、
フォト〜エッチング工程で目的のパターンに、パターニ
ングされることが多い。６は半導体素子であり、能動面
は基板側と対向して載置される。半導体素子６の能動素
子形成面上には、Ti−Pd、Cr等で蒸着、スパッタ等の方
法を用いて電極４が形成され、その上にAu、ハンダ等の
金属突起３が電気メッキ、リフロー等で形成されてい
る。半導体素子６上の電極４は、金属突起３によって、
その一部が電極４と相対するように形成されている基板
１上の配線パターン２と電気的な接続が得られている。
５は絶縁樹脂であって、加熱あるいは光等の外部エネル
ギーによって硬化あるいは接着するメカニズムを持って
いる。12の可燒性基板上には２の配線パターンの一部に
相対するような導体パターン11が形成されている。可燒
性基板12は、ポリイミド、ポリエステル等で形成され、
その上にCu等で導体パターン11が形成されており、一般
的にはFPC（フレキシブル・プリント・サーキット）と
呼ばれている。10は異方性導電膜であって、外部からの
エネルギーで硬化又は接着力を発現するような絶縁樹脂
中に導電粒子が分散されており、可とう性基板12上の基
板１に相対する部分を加圧し、前述の硬化、接着メカニ
ズムに従ったエネルギーを加えることで、導体パターン
11と配線パターン２との電気接接続が行われ、合わせて
基板１と、可燒性基板12との機械的保持も行われるよう
になっている。
次に、本発明による実際の半導体装置の製造方法を順
を追って説明する。第１図（ａ）に示されるように、半
導体素子６上の金属突起３と、基板１上の配線パターン
２とを合わせるべき位置に位置合わせする。この時、５
の絶縁樹脂は、基板１側かもしくは半導体素子６側の各
々が相対する位置に、塗布又は載置されている。基板１
がガラスであれば、基板を通して半導体素子を確認しな
がら行えば、位置合わせしやすい。位置合わせが終了し
たら、７の加圧治具によって、半導体素子６と、基板１
とを加圧する。すると、金属突起３と配線パターン２と
の間の絶縁樹脂５は押しのけられ、金属突起３と配線パ
ターン２との電気的導通が生じる。この時、絶縁樹脂を
弱く加熱すると、樹脂の流動性が上昇するため、電気的
導通は起こりやすい。この状態で、絶縁樹脂５の硬化あ
るいは接着メカニズムに従ったエネルギーを弱く、絶縁
樹脂５に加える。すると、電極４と配線パターン２の電
気的接続を保ったまま、半導体素子６と基板１の弱い機
械的保持が行われる。エネルギーを弱くかけながら加圧
しても良い。絶縁樹脂が熱硬化型の例えばエポキシ樹脂
の場合、完全３次元硬化の起こらないような温度を加え
る。これは、イミダゾール系触媒を用いたエポキシ樹脂
では、100℃〜150℃、１〜５秒間の加熱に相当する。絶
縁樹脂が、紫外線硬化型の樹脂であれば、完全３次元硬
化の起こらない紫外線エネルギー量とする。例えば、紫
外線硬化型樹脂が、ウレタンアクリレート型の樹脂であ
れば、10〜500mJ/cm2のエネルギー量に相当する。如何
なる硬化、あるいは接着メカニズムを有する樹脂を用い
てもかまわないが、この時に重要なのは、樹脂が完全に
硬化あるいは接着メカニズムを発現させきらない硬化あ
るいは接着エネルギーを加えることである。
を追って説明する。第１図（ａ）に示されるように、半
導体素子６上の金属突起３と、基板１上の配線パターン
２とを合わせるべき位置に位置合わせする。この時、５
の絶縁樹脂は、基板１側かもしくは半導体素子６側の各
々が相対する位置に、塗布又は載置されている。基板１
がガラスであれば、基板を通して半導体素子を確認しな
がら行えば、位置合わせしやすい。位置合わせが終了し
たら、７の加圧治具によって、半導体素子６と、基板１
とを加圧する。すると、金属突起３と配線パターン２と
の間の絶縁樹脂５は押しのけられ、金属突起３と配線パ
ターン２との電気的導通が生じる。この時、絶縁樹脂を
弱く加熱すると、樹脂の流動性が上昇するため、電気的
導通は起こりやすい。この状態で、絶縁樹脂５の硬化あ
るいは接着メカニズムに従ったエネルギーを弱く、絶縁
樹脂５に加える。すると、電極４と配線パターン２の電
気的接続を保ったまま、半導体素子６と基板１の弱い機
械的保持が行われる。エネルギーを弱くかけながら加圧
しても良い。絶縁樹脂が熱硬化型の例えばエポキシ樹脂
の場合、完全３次元硬化の起こらないような温度を加え
る。これは、イミダゾール系触媒を用いたエポキシ樹脂
では、100℃〜150℃、１〜５秒間の加熱に相当する。絶
縁樹脂が、紫外線硬化型の樹脂であれば、完全３次元硬
化の起こらない紫外線エネルギー量とする。例えば、紫
外線硬化型樹脂が、ウレタンアクリレート型の樹脂であ
れば、10〜500mJ/cm2のエネルギー量に相当する。如何
なる硬化、あるいは接着メカニズムを有する樹脂を用い
てもかまわないが、この時に重要なのは、樹脂が完全に
硬化あるいは接着メカニズムを発現させきらない硬化あ
るいは接着エネルギーを加えることである。
次に、第１図（ｂ）に示すように、半導体装置の検査
に必要な信号を、ピンプローブ８を用いて半導体装置と
接続し、半導体装置の検査を行う。半導体装置に不良が
発見された場合、半導体素子、基板を交換、前述の仮接
着が失敗した場合は、仮接着のやり直しを行う。このた
めには、半導体素子と基板とを一度とりはずさねばなら
ない。本発明によれば、この時に、半導体素子と基板は
弱く接着されているのみなので、簡単に半導体素子と基
板をとりはずすことができる。この際絶縁樹脂を弱く加
熱すれば、樹脂の流動性が増すため、とりはずしやすく
なる。取りはずした後、絶縁樹脂５を基板１や半導体素
子６から溶剤などを使用して取り除き、もう一度絶縁樹
脂を載置し、良品の基板と、良品の半導体素子を、失敗
なく、検査に合格するまで、この作業をくり返す。絶縁
樹脂は取り除かずに、取りはずした物の上にさらに、重
ねてもかまわない。最初から検査に合格した場合、もし
くは、検査に合格になった場合次の段階に進む。
に必要な信号を、ピンプローブ８を用いて半導体装置と
接続し、半導体装置の検査を行う。半導体装置に不良が
発見された場合、半導体素子、基板を交換、前述の仮接
着が失敗した場合は、仮接着のやり直しを行う。このた
めには、半導体素子と基板とを一度とりはずさねばなら
ない。本発明によれば、この時に、半導体素子と基板は
弱く接着されているのみなので、簡単に半導体素子と基
板をとりはずすことができる。この際絶縁樹脂を弱く加
熱すれば、樹脂の流動性が増すため、とりはずしやすく
なる。取りはずした後、絶縁樹脂５を基板１や半導体素
子６から溶剤などを使用して取り除き、もう一度絶縁樹
脂を載置し、良品の基板と、良品の半導体素子を、失敗
なく、検査に合格するまで、この作業をくり返す。絶縁
樹脂は取り除かずに、取りはずした物の上にさらに、重
ねてもかまわない。最初から検査に合格した場合、もし
くは、検査に合格になった場合次の段階に進む。
第１図（ｃ）で次の段階を説明する。検査に合格した
半導体装置の絶縁樹脂５に硬化あるいは接着力を発現す
るのに充分なエネルギーを加え、半導体素子６と基板１
の電気的・機械的接続・保持を完全なものとする。７の
加圧治具で加圧しながら行っても良い。また、絶縁樹脂
５が熱硬化型樹脂であれば、７の加圧治具中にヒーター
をうめ込み、加熱治具と兼用させても良い。この作業
は、第１図（ａ）に示される加圧治具７と同じ加圧治具
を用いてもかまわない、異なる製造装置で行っても良
い。基板１側から、加熱、あるいは射光などを行って絶
縁樹脂５の硬化あるいは接着エネルギーを加えても良
い。次に、半導体装置と外部を接続するため、前述のFP
Cを基板１に位置合わせして取り付ける。絶縁樹脂５の
加圧・加熱と同時に、取り付けても良い。異方性導電膜
10は、導電粒子を含まない絶縁樹脂５と同一のものであ
ってもかまわないし、絶縁樹脂中に接続信頼性を向上さ
せるために、導電粒子を含んでいてもかまわないので、
異方性導電膜と、絶縁樹脂は同一の物を共用しても良
い。
半導体装置の絶縁樹脂５に硬化あるいは接着力を発現す
るのに充分なエネルギーを加え、半導体素子６と基板１
の電気的・機械的接続・保持を完全なものとする。７の
加圧治具で加圧しながら行っても良い。また、絶縁樹脂
５が熱硬化型樹脂であれば、７の加圧治具中にヒーター
をうめ込み、加熱治具と兼用させても良い。この作業
は、第１図（ａ）に示される加圧治具７と同じ加圧治具
を用いてもかまわない、異なる製造装置で行っても良
い。基板１側から、加熱、あるいは射光などを行って絶
縁樹脂５の硬化あるいは接着エネルギーを加えても良
い。次に、半導体装置と外部を接続するため、前述のFP
Cを基板１に位置合わせして取り付ける。絶縁樹脂５の
加圧・加熱と同時に、取り付けても良い。異方性導電膜
10は、導電粒子を含まない絶縁樹脂５と同一のものであ
ってもかまわないし、絶縁樹脂中に接続信頼性を向上さ
せるために、導電粒子を含んでいてもかまわないので、
異方性導電膜と、絶縁樹脂は同一の物を共用しても良
い。
検査に用いるピンプローブのかわりに、配線パターン
のみを選択的な電気的接続ができるような物であれば、
何も用いて検査を行ってもかまわない。しかし、配線パ
ターンのみを選択的に電気的接続ができる方法であれば
何でもかまわないが、導電性を有する突起部を有するよ
うな治具（前述のピンプローブも含む）や、配線パター
ンに相対する導電パターンを有する基板との間に導電ゴ
ム、導電コネクター、接点バネを用いて行われることが
多い。また、半導体素子と基板の間に存在する絶縁樹脂
を載置する際に、検査用金属突起が当てられ、外部接続
用のFPCが接続される配線パターン上まで絶縁樹脂が同
時に載置され、検査は、この絶縁樹脂を検査用金属突起
が突き通して電気的接続を得るようにして、その後、FP
Cをこの絶縁樹脂を用いて接続するようにしても良い。
のみを選択的な電気的接続ができるような物であれば、
何も用いて検査を行ってもかまわない。しかし、配線パ
ターンのみを選択的に電気的接続ができる方法であれば
何でもかまわないが、導電性を有する突起部を有するよ
うな治具（前述のピンプローブも含む）や、配線パター
ンに相対する導電パターンを有する基板との間に導電ゴ
ム、導電コネクター、接点バネを用いて行われることが
多い。また、半導体素子と基板の間に存在する絶縁樹脂
を載置する際に、検査用金属突起が当てられ、外部接続
用のFPCが接続される配線パターン上まで絶縁樹脂が同
時に載置され、検査は、この絶縁樹脂を検査用金属突起
が突き通して電気的接続を得るようにして、その後、FP
Cをこの絶縁樹脂を用いて接続するようにしても良い。
次に、本発明による、別の実施例について述べる。第
３図は、本発明による他の半導体装置の製造方法を示し
た断面図である。第３図（ａ）に示されるように、可と
う性基板12上に形成された導体パターン11からなるFPC
は、10の異方性導電膜を用いて、予じめ基板１上の配線
パターンと接続がはかられている。FPCへの接続密度は
低いことが多いので、FPCを失敗して接続する可能性は
非常に低い。この状態で、半導体素子６を、絶縁樹脂５
を用いて基板１と弱く接続する。次に、第３図（ｂ）で
示されるように、予じめ接続されているFPCを外部回路
と接続し、検査を行う。検査に合格したものだけを、５
の絶縁樹脂に充分な硬化又は接着力を発現させるエネル
ギーを与え、半導体素子６と基板１の電気的・機械的接
続を完了させる。FPCを予じめ基板に接続する以外は、
前述の方法とまったく同様である。このように、FPCを
予じめ基板に接続しておけば、検査の時に、わざわざピ
ンプローブを用いいる必要がなくなり、工程が簡略可さ
れる。この際、絶縁樹脂５と異方性導電膜10を同一のも
のとしても良いことは、前述のとうりである。
３図は、本発明による他の半導体装置の製造方法を示し
た断面図である。第３図（ａ）に示されるように、可と
う性基板12上に形成された導体パターン11からなるFPC
は、10の異方性導電膜を用いて、予じめ基板１上の配線
パターンと接続がはかられている。FPCへの接続密度は
低いことが多いので、FPCを失敗して接続する可能性は
非常に低い。この状態で、半導体素子６を、絶縁樹脂５
を用いて基板１と弱く接続する。次に、第３図（ｂ）で
示されるように、予じめ接続されているFPCを外部回路
と接続し、検査を行う。検査に合格したものだけを、５
の絶縁樹脂に充分な硬化又は接着力を発現させるエネル
ギーを与え、半導体素子６と基板１の電気的・機械的接
続を完了させる。FPCを予じめ基板に接続する以外は、
前述の方法とまったく同様である。このように、FPCを
予じめ基板に接続しておけば、検査の時に、わざわざピ
ンプローブを用いいる必要がなくなり、工程が簡略可さ
れる。この際、絶縁樹脂５と異方性導電膜10を同一のも
のとしても良いことは、前述のとうりである。
半導体装置と外部との接続は、FPCにこだわる必要は
なく、オープン型リードフレームを用いたり、リード線
をハンダ付けしたり、異方性導電ゴムコネクターを用い
たり、バネ接点を用いたり、ヒートシールを用いたりし
てもかまわない。また、金属突起３のかわりに、導電粒
子や、導電粒子と樹脂の混合物を用いる場合や、金属突
起に導電ペーストを転着して用いる場合も、前述とまっ
たく同様の方法で、製造すれば良い。
なく、オープン型リードフレームを用いたり、リード線
をハンダ付けしたり、異方性導電ゴムコネクターを用い
たり、バネ接点を用いたり、ヒートシールを用いたりし
てもかまわない。また、金属突起３のかわりに、導電粒
子や、導電粒子と樹脂の混合物を用いる場合や、金属突
起に導電ペーストを転着して用いる場合も、前述とまっ
たく同様の方法で、製造すれば良い。
10の異方性導電膜は、前述のように導電粒子を含まな
い絶縁樹脂でも良く、又異方性導電接着剤、導電ペース
ト、導電ゴム等の導電コネクター等であっても良い。
い絶縁樹脂でも良く、又異方性導電接着剤、導電ペース
ト、導電ゴム等の導電コネクター等であっても良い。
以上、説明したように、本発明の半導体装置の製造方
法では、半導体素子と基板とを接続している絶縁樹脂を
弱く硬化または接着した状態で半導体装置の検査を行
い、次いで検査に合格したものの絶縁樹脂に硬化または
接着に充分なエネルギーを加えるという方法にしたの
で、以下の効果を有する。
法では、半導体素子と基板とを接続している絶縁樹脂を
弱く硬化または接着した状態で半導体装置の検査を行
い、次いで検査に合格したものの絶縁樹脂に硬化または
接着に充分なエネルギーを加えるという方法にしたの
で、以下の効果を有する。
（１）半導体素子、基板等の不良や、接続作業の修正作
業は絶縁樹脂が弱い硬化または接着力を発現している時
に行うことができるので、非常に作業が簡単で、要する
工数も少なくてすみ、半導体装置のコストを低減するこ
とができる。
業は絶縁樹脂が弱い硬化または接着力を発現している時
に行うことができるので、非常に作業が簡単で、要する
工数も少なくてすみ、半導体装置のコストを低減するこ
とができる。
（２）剥離した半導体素子、基板等に付着している絶縁
樹脂は、３次元硬化を起こしていないので、溶剤に簡単
に溶けるため、その除去が容易である。
樹脂は、３次元硬化を起こしていないので、溶剤に簡単
に溶けるため、その除去が容易である。
（３）半導体素子を基板から取りはずす場合、用いなけ
ればならない力は最少におさえられるので、半導体素
子、基板に限界応力以上のむりな力はかからず、破壊す
ることが無い。
ればならない力は最少におさえられるので、半導体素
子、基板に限界応力以上のむりな力はかからず、破壊す
ることが無い。
（４）半導体素子が基板から簡単に取りはずくことがで
きるため、良品の半導体素子、基板は確実にもう一度使
用できるので、半導体装置のコスト上昇はおさえられ
る。
きるため、良品の半導体素子、基板は確実にもう一度使
用できるので、半導体装置のコスト上昇はおさえられ
る。
（５）絶縁樹脂を予じめ半導体素子と基板の間だけでな
く、FPCとの接続場所にも載置しておけば、検査はこの
絶縁樹脂を突き通して配線パターンと電気的導通をとる
ことができ、その後FPCを接続できるので、絶縁樹脂載
置の手間が一度で済む。
く、FPCとの接続場所にも載置しておけば、検査はこの
絶縁樹脂を突き通して配線パターンと電気的導通をとる
ことができ、その後FPCを接続できるので、絶縁樹脂載
置の手間が一度で済む。
（６）予じめFPCを基板上の配線パターンと接続してお
けば、検査のための特別の手続き、例えばピンプローブ
による接続−が必要なくなり、工程が簡略化できる。
けば、検査のための特別の手続き、例えばピンプローブ
による接続−が必要なくなり、工程が簡略化できる。
以上本発明によれば、基板の配線パターンと半導体素
子の電極とを電気的に導通させた状態において、基板と
半導体素子の間に介在させる樹脂の硬化または接着の機
能を不完全に発現させたことによって、両者の電気的導
通を樹脂により機械的に保持することができるので、こ
の状態で半導体装置における検査を容易に行うことがで
きる。さらに、樹脂の硬化または接着が不完全であるた
め、検査が不良のものについてまで、半導体素子を基板
に固定して載置するような余分な作業を行わずに済む。
また、不完全に硬化または接着した樹脂の状態で検査す
るので、不良の半導体素子を取り外す作業が容易とな
る。
子の電極とを電気的に導通させた状態において、基板と
半導体素子の間に介在させる樹脂の硬化または接着の機
能を不完全に発現させたことによって、両者の電気的導
通を樹脂により機械的に保持することができるので、こ
の状態で半導体装置における検査を容易に行うことがで
きる。さらに、樹脂の硬化または接着が不完全であるた
め、検査が不良のものについてまで、半導体素子を基板
に固定して載置するような余分な作業を行わずに済む。
また、不完全に硬化または接着した樹脂の状態で検査す
るので、不良の半導体素子を取り外す作業が容易とな
る。
第１図は、本発明による半導体装置の製造方法を示す断
面図、第２図は従来の半導体装置の製造方法を示す断面
図であり、第３図は、本発明による半導体装置の製造方
法を示す断面図である。 １……基板 ２……配線パターン ３……金属突起 ４……電極 ５……絶縁樹脂 ６……半導体素子 ７……加圧治具 ８……ピンプローブ 10……異方性導電膜 11……導体パターン 12……可燒性基板
面図、第２図は従来の半導体装置の製造方法を示す断面
図であり、第３図は、本発明による半導体装置の製造方
法を示す断面図である。 １……基板 ２……配線パターン ３……金属突起 ４……電極 ５……絶縁樹脂 ６……半導体素子 ７……加圧治具 ８……ピンプローブ 10……異方性導電膜 11……導体パターン 12……可燒性基板
Claims (4)
- 【請求項１】配線パターンが形成された基板上に、硬化
または接着の機能を有する樹脂を介在して半導体素子を
載置する半導体装置の製造方法であって、 前記基板と前記半導体素子の能動面とを前記樹脂を介在
して対向させ、前記基板上の配線パターンと前記半導体
素子の能動面に設けられた電極とを電気的に導通させ、
前記配線パターンと前記半導体素子の電極とが電気的に
導通した状態で前記樹脂の硬化または接着の機能を不完
全に発現させる工程と、 前記配線パターンを介する信号により前記半導体装置に
おける検査を行う工程と、 前記検査に合格すると、前記樹脂の硬化または接着の機
能を完全に発現させる工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記検査に合格しなかった場合は、前記半
導体素子を取り外すことを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】前記樹脂は熱硬化型の絶縁樹脂であること
を特徴とする請求項１又は２記載の半導体装置の製造方
法。 - 【請求項４】前記樹脂は光硬化型の絶縁樹脂であること
を特徴とする請求項１又は２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30174190A JP3128816B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30174190A JP3128816B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04174533A JPH04174533A (ja) | 1992-06-22 |
| JP3128816B2 true JP3128816B2 (ja) | 2001-01-29 |
Family
ID=17900610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30174190A Expired - Fee Related JP3128816B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128816B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925260A (en) * | 1997-01-02 | 1999-07-20 | Micron Technology, Inc. | Removal of polyimide from dies and wafers |
| JPH10200241A (ja) * | 1997-01-06 | 1998-07-31 | Fujitsu Ltd | 導電性接着剤およびそれを使用する部品実装方法 |
| JP4780023B2 (ja) * | 2007-04-09 | 2011-09-28 | 日立化成工業株式会社 | マルチチップモジュールの実装方法 |
-
1990
- 1990-11-07 JP JP30174190A patent/JP3128816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04174533A (ja) | 1992-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244583B1 (ko) | 액정표시장치및그제조방법 | |
| JP3035021B2 (ja) | 液晶表示素子およびその製造方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH1116502A (ja) | プラズマディスプレイパネルの電極接合方法 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JPH0121620B2 (ja) | ||
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JPH07302973A (ja) | 電子部品の製造方法 | |
| JPH0282633A (ja) | 半導体素子の実装構造 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP2897406B2 (ja) | 半導体素子の剥離方法 | |
| JP3113987B2 (ja) | 電気的接続部材及びこれを用いた電気回路部品の接続方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP3336048B2 (ja) | 半導体素子の実装方法 | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JPH05203976A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05210107A (ja) | 液晶表示装置の電極接続方法及び構造 | |
| JPH08201839A (ja) | 液晶パネル構造及びその製造方法、液晶パネル構造の検査方法 | |
| JPH07106369A (ja) | 電極の接続方法 | |
| JPH0671029B2 (ja) | 半導体装置の実装方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
| JP3041980B2 (ja) | 液晶パネル及び液晶パネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |