JPH04163960A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH04163960A JPH04163960A JP29040990A JP29040990A JPH04163960A JP H04163960 A JPH04163960 A JP H04163960A JP 29040990 A JP29040990 A JP 29040990A JP 29040990 A JP29040990 A JP 29040990A JP H04163960 A JPH04163960 A JP H04163960A
- Authority
- JP
- Japan
- Prior art keywords
- section
- integrated device
- semiconductor integrated
- resistor
- protective resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 230000001681 protective effect Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000005611 electricity Effects 0.000 abstract description 9
- 230000003068 static effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体集積装置上に設けられた保護用抵抗の
構成に関する。
構成に関する。
［従来の技術］
従来、入力、出力、もしくは入出力用パッドと内部回路
の間に設けられた保護用抵抗は、外部からの静電気、サ
ージ、等からの保護に用いられ、その構成は第２図に示
されるような単一抵抗成分によ、るものが−数的であっ
た。
の間に設けられた保護用抵抗は、外部からの静電気、サ
ージ、等からの保護に用いられ、その構成は第２図に示
されるような単一抵抗成分によ、るものが−数的であっ
た。
第２図において、１０はパッド、１１は単一抵抗郡部、
１２は内部回路素子との接続配線部、１３は抵抗部１１
とパッドｌＯ１配線部１２を接続するためのコンタクト
部、１４はパッド１０と単一抵抗部１１との接続配線部
である。
１２は内部回路素子との接続配線部、１３は抵抗部１１
とパッドｌＯ１配線部１２を接続するためのコンタクト
部、１４はパッド１０と単一抵抗部１１との接続配線部
である。
［発明が解決しようとする課題］
しかし、従来の場合、上記保護用抵抗は単一抵抗成分で
あるために、静電気などによる破壊箇所は自ずと決定さ
れ、１カ所でも切断破壊されると半導体集積装置自体の
動作も不可能となってしまった。また静電気の種類には
、人体モデル、機械モデルのようにいくつかのモデルが
存在するが、すべてのモデルに対して有効な保護抵抗を
１つの抵抗成分で構成することはできない。
あるために、静電気などによる破壊箇所は自ずと決定さ
れ、１カ所でも切断破壊されると半導体集積装置自体の
動作も不可能となってしまった。また静電気の種類には
、人体モデル、機械モデルのようにいくつかのモデルが
存在するが、すべてのモデルに対して有効な保護抵抗を
１つの抵抗成分で構成することはできない。
そこで本発明では、保護用抵抗を少なくとも２つ以上の
抵抗成分によ、って構成し、様々な静電気モードから半
導体集積装置を保護し、万一保護用抵抗が破壊された場
合でも回路動作に影響を及ぼさないようにするものであ
る。
抵抗成分によ、って構成し、様々な静電気モードから半
導体集積装置を保護し、万一保護用抵抗が破壊された場
合でも回路動作に影響を及ぼさないようにするものであ
る。
［課題を解決するための手段］
本発明の半導体集積装置は、
半導体基板上に存在する入力、出力、もしくは入出力パ
ッドと、内部回路素子との間に設けられた保護用抵抗を
有する半導体集積装置において、 上記保護用抵抗が、少なくとも２種類以上の抵抗成分に
より構成されることを特徴とする。
ッドと、内部回路素子との間に設けられた保護用抵抗を
有する半導体集積装置において、 上記保護用抵抗が、少なくとも２種類以上の抵抗成分に
より構成されることを特徴とする。
［作用］
本発明は以上の構成を有、するので、様々な静電気モー
ドから半導体集積装置を保護し、万一保護用抵抗が、破
壊された場合でも回路動作に影響を及ぼさない半導体集
積装置の製造が可能となる。
ドから半導体集積装置を保護し、万一保護用抵抗が、破
壊された場合でも回路動作に影響を及ぼさない半導体集
積装置の製造が可能となる。
［実施例〕
以下、本発明に付いて実施例に基づいて詳細に説明する
。
。
第１図は本発明の実施例を示す半導体集積装置のマスク
パターン図である。
パターン図である。
１は入力、出力、もしくは入出力用パッド、２は第１の
保護抵抗部、３は第２の保護抵抗部、４はパッド１と保
護抵抗部を接続する配線部、５は保護抵抗部２．３と内
部回路素子を接続する配線部である。
保護抵抗部、３は第２の保護抵抗部、４はパッド１と保
護抵抗部を接続する配線部、５は保護抵抗部２．３と内
部回路素子を接続する配線部である。
パッド１に静電気が印加されたとき、その電荷は保護抵
抗部２．３を通り内部回路素子へ進もうとする。もし印
加された静電気が保護抵抗部２、もしくは３のどちらか
を破壊しうるものであっても、どちらか一方の保護抵抗
部が残るため回路動作にまで影響を及ぼすようなことは
ない。また保護抵抗部２と保護抵抗部３の抵抗値を等し
くすれば、各抵抗部に流れようとする電荷は等しくなる
ので、各抵抗部が様々な静電気のモードに対して独立に
働くことが可能となる。
抗部２．３を通り内部回路素子へ進もうとする。もし印
加された静電気が保護抵抗部２、もしくは３のどちらか
を破壊しうるものであっても、どちらか一方の保護抵抗
部が残るため回路動作にまで影響を及ぼすようなことは
ない。また保護抵抗部２と保護抵抗部３の抵抗値を等し
くすれば、各抵抗部に流れようとする電荷は等しくなる
ので、各抵抗部が様々な静電気のモードに対して独立に
働くことが可能となる。
第３図は、本発明を応用した半導体集積装置のマスクパ
ターン図である。
ターン図である。
基本的構成素子は第１図と等しいが、保護抵抗部２と保
護抵抗部３を重ね合わせ、立体的に配置したところに特
徴がある。
護抵抗部３を重ね合わせ、立体的に配置したところに特
徴がある。
第４図は第３図の断面構造図で、Ｐ−半導体基板での例
を表記している。２０はＰＯＬＹ−Ｓｔによる第１の抵
抗成分、２１はＮ＋不純物拡散層による第２の抵抗成分
、２２はＮ−型不純物層、２３はＰ−半導体基板、２４
は抵抗成分２０と２１を隔てる層間膜である。
を表記している。２０はＰＯＬＹ−Ｓｔによる第１の抵
抗成分、２１はＮ＋不純物拡散層による第２の抵抗成分
、２２はＮ−型不純物層、２３はＰ−半導体基板、２４
は抵抗成分２０と２１を隔てる層間膜である。
第４図において静電気がパッドを通じて配線層４に印加
されると保護抵抗２０、及び２１を通過しようとする。
されると保護抵抗２０、及び２１を通過しようとする。
そのとき保護抵抗２０の抵抗値をＲ１、保護抵抗２１の
抵抗値をＲ２とし Ｒ１＜Ｒ２・・・０式 の関係が成り立つとすると、電荷は保護抵抗部１中をよ
り多く流れようとするため、破壊を引き起こすとすれば
保護抵抗部２０の部分である。このとき従来の構造では
抵抗部の切断破壊により動作不可能となるか、半導体基
板との間にリークを引き起こし動作不良となることがほ
とんどであった。ところが第４図の構造では保護抵抗部
２０が切断破壊されても、下部にある保護抵抗２１によ
り電気的接続は確保される。半導体基板２３との間にす
−りが生じるような破壊に至っても、下部には第２の保
護抵抗２１があるため電気的には何ら問題を生じない。
抵抗値をＲ２とし Ｒ１＜Ｒ２・・・０式 の関係が成り立つとすると、電荷は保護抵抗部１中をよ
り多く流れようとするため、破壊を引き起こすとすれば
保護抵抗部２０の部分である。このとき従来の構造では
抵抗部の切断破壊により動作不可能となるか、半導体基
板との間にリークを引き起こし動作不良となることがほ
とんどであった。ところが第４図の構造では保護抵抗部
２０が切断破壊されても、下部にある保護抵抗２１によ
り電気的接続は確保される。半導体基板２３との間にす
−りが生じるような破壊に至っても、下部には第２の保
護抵抗２１があるため電気的には何ら問題を生じない。
第４図ではＰ−半導体基板を例に取ったが、Ｎ−半導体
基板でもよく１．そのときはＮ十不純物層はＰ十不純物
層になり、Ｎ−不純物層はＰ−不純物層になる。また不
純物層を使わずに半導体基板上に設けた抵抗成分を使用
しても可能であり、３層以上の構成でも同じ効果を得る
ことができる。
基板でもよく１．そのときはＮ十不純物層はＰ十不純物
層になり、Ｎ−不純物層はＰ−不純物層になる。また不
純物層を使わずに半導体基板上に設けた抵抗成分を使用
しても可能であり、３層以上の構成でも同じ効果を得る
ことができる。
このように本発明によれば、様々な静電気モードから半
導体集積装置を保護し、万一破壊された場合でも回路動
作に影響を及ぼさない半導体集積装置の製造が可能とな
る。
導体集積装置を保護し、万一破壊された場合でも回路動
作に影響を及ぼさない半導体集積装置の製造が可能とな
る。
［発明の効果］
以上に述べたように本発明によれば様々な静電気モード
から半導体集積装置を保護し、万一保護用抵抗が破壊さ
れた場合でも回路動作に影響を及ぼさない半導体集積装
置の製造が可能となる。
から半導体集積装置を保護し、万一保護用抵抗が破壊さ
れた場合でも回路動作に影響を及ぼさない半導体集積装
置の製造が可能となる。
第１図は、本発明を適用した半導体集積装置のマスクパ
ターン図である。 第２図は、従来の保護用抵抗を示すマスクパターン図で
ある。 第３図は、本発明を応用した半導体集積装置のマスクパ
ターン図である。 第４図は、本発明を応用した半導体集積装置の断面構造
図である。 １・・・パッド ２・・・保護用抵抗１ ３・・・保護用抵抗２ ４．５・配線層 ６・・・コンタクト １０・・パッド １１・・保護−用抵抗 １２・・配線層 １３・・コンタクト １４・・配線層 ２０ ・・ＰＯＬＹ−Ｓ ｉ抵抗 ２１・・Ｎ十不純物層 ２２・・Ｎ−不純物層 ２３・・Ｐ−半導体基板 ２４・・層間膜 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）第１図 第２図
ターン図である。 第２図は、従来の保護用抵抗を示すマスクパターン図で
ある。 第３図は、本発明を応用した半導体集積装置のマスクパ
ターン図である。 第４図は、本発明を応用した半導体集積装置の断面構造
図である。 １・・・パッド ２・・・保護用抵抗１ ３・・・保護用抵抗２ ４．５・配線層 ６・・・コンタクト １０・・パッド １１・・保護−用抵抗 １２・・配線層 １３・・コンタクト １４・・配線層 ２０ ・・ＰＯＬＹ−Ｓ ｉ抵抗 ２１・・Ｎ十不純物層 ２２・・Ｎ−不純物層 ２３・・Ｐ−半導体基板 ２４・・層間膜 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）第１図 第２図
Claims (1)
- 【特許請求の範囲】 半導体基板上に存在する入力、出力、もしくは入出力
パッドと、内部回路素子との間に設けられた保護用抵抗
を有する半導体集積装置において、 上記保護用抵抗が、少なくとも２種類以上の抵抗成分に
より構成されることを特徴とする半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29040990A JPH04163960A (ja) | 1990-10-26 | 1990-10-26 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29040990A JPH04163960A (ja) | 1990-10-26 | 1990-10-26 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04163960A true JPH04163960A (ja) | 1992-06-09 |
Family
ID=17755647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29040990A Pending JPH04163960A (ja) | 1990-10-26 | 1990-10-26 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04163960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690082B2 (en) * | 2001-09-28 | 2004-02-10 | Agere Systems Inc. | High dopant concentration diffused resistor and method of manufacture therefor |
-
1990
- 1990-10-26 JP JP29040990A patent/JPH04163960A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690082B2 (en) * | 2001-09-28 | 2004-02-10 | Agere Systems Inc. | High dopant concentration diffused resistor and method of manufacture therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391264A (ja) | 入力保護回路を備えた半導体装置 | |
| JPH04163960A (ja) | 半導体集積装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JP2005294634A (ja) | 半導体装置及びその製造方法 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPS63301555A (ja) | 半導体装置 | |
| JPH02219260A (ja) | 半導体装置のノイズ障害防止装置 | |
| JP2542206Y2 (ja) | 半導体素子 | |
| JPS61263276A (ja) | 半導体装置 | |
| JPS6327044A (ja) | 半導体装置 | |
| JPS63274177A (ja) | 半導体装置の保護回路 | |
| JPH01185972A (ja) | Ｍｉｓ型半導体装置 | |
| JPS61232658A (ja) | 集積回路装置 | |
| JPH03173468A (ja) | 半導体集積装置 | |
| JPH03265159A (ja) | 半導体装置 | |
| JPH0239561A (ja) | 半導体集積素子の静電気保護装置 | |
| JPH01283963A (ja) | 半導体集積回路保護装置 | |
| JPS63151062A (ja) | 入力保護回路 | |
| JPH03209758A (ja) | 保護素子 | |
| JPH03120751A (ja) | 半導体素子の静電保護装置 | |
| JPH0587024B2 (ja) | ||
| JPS61283154A (ja) | 半導体集積回路の保護素子 | |
| JPH0217669A (ja) | 半導体装置 |