JP3862120B2 - 表面実装型電子部品及びその実装方法 - Google Patents
表面実装型電子部品及びその実装方法 Download PDFInfo
- Publication number
- JP3862120B2 JP3862120B2 JP7209598A JP7209598A JP3862120B2 JP 3862120 B2 JP3862120 B2 JP 3862120B2 JP 7209598 A JP7209598 A JP 7209598A JP 7209598 A JP7209598 A JP 7209598A JP 3862120 B2 JP3862120 B2 JP 3862120B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- bga
- semiconductor chip
- electronic component
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術(図5〜図7)
発明が解決しようとする課題(図5〜図7)
課題を解決するための手段
発明の実施の形態
(1)本実施の形態によるBGAの構成(図1)
(2)本実施の形態によるBGAの実装方法(図2)
(3)本実施の形態の動作及び効果(図1〜図3)
(4)他の実施の形態(図4)
発明の効果
【0003】
【発明の属する技術分野】
本発明は表面実装型電子部品及びその実装方法に関し、例えばBGA(Ball Grid Array )に適用して好適である。
【0004】
【従来の技術】
従来、この種の表面実装型電子部品として例えば図5に示すようなBGA1が広く知られている。
【0005】
このBGA1は、プリント配線板2の一面2A上に複数のバンプ2Bが形成される一方他面2C上にパツド2Dが複数形成されると共に半導体チツプ3が配設され、当該半導体チツプ3の各電極3Aと各パツド2Dとがワイヤ4により導通接続される。そして各パツド2D、ワイヤ4及び半導体チツプ3を覆うようにプリント配線板2の他面2C上に、例えばエポキシ系の絶縁樹脂等からなる封止樹脂5を供給することにより構成されている。
【0006】
これによりこのBGA1は、プリント配線板2の各バンプ2Bとマザー基板6の実装面6A上の各ランド6Bとがクリームはんだ7を介して導通接続されることにより、マザー基板6上に実装することができるようになされている。
【0007】
ここでこのようなBGA1は図6(A)〜図6(C)において示す以下の手順によりマザー基板6上に実装される。すなわちまず図6(A)に示すように、マザー基板6の各ランド6B上にクリームはんだ7をスクリーン転写等の方法により供給する。
【0008】
この状態で図6(B)に示すようにBGA1の各バンプ2Bとマザー基板6上の各ランド6Bとが対向するように位置合わせした後、図6(C)に示すようにBGA1の各バンプ2Bが各ランド6Bに当接するようにBGA1を所定圧力で押し付けマウントする。
【0009】
そしてこのBGA1をマウントしたマザー基板6を所定温度でリフロー加熱することにより、BGA1をマザー基板6上に実装することができる。
【0010】
【発明が解決しようとする課題】
ところがこのようなBGA1では、図6(C)に示すBGAマウント工程において、BGA1をマザー基板6上に押し付ける圧力は一定ではない。これにより例えば図7(A)に示すように、BGA1の押し付け圧力が大きい場合は、マザー基板6の各ランド6B上に供給されたクリームはんだ7を必要以上に押し潰すためこの各ランド6B上のクリームはんだ7同士が接触し、ランド6B間のシヨート不良を引き起こす問題があつた。
【0011】
またBGA1をマウントしたマザー基板6をリフロー加熱する加熱加工工程時において、マザー基板6の各ランド6B上に供給されたクリームはんだ7が溶解した後、BGA1が当該BGA1の自重により各ランド6B上に押し付けられ、当該各ランド6B上に供給されたクリームはんだ7を必要以上に押し潰すためこの各ランド6B上のクリームはんだ7同士が接触し、ランド6B間のシヨート不良を引き起こす問題もあつた。
【0012】
一方、これとは逆にBGA1の押し付け圧力が小さい場合において図7(B)に示すように、例えばBGA1の各バンプ2Bの形状が均等ではなく当該バンプ2Bの高さのばらつき(コプラナリテイ)が大きい場合、BGA1のバンプ2Bの中でマザー基板6の各ランド6B上に供給されたクリームはんだ7と接触しないバンプ2Bが発生するため、バンプ浮きによるオープン不良を引き起こす問題があつた。
【0013】
そして従来これらBGA1の押し付け圧力の制御は、BGA1の実装装置の条件設定にのみ依存していたため、例えばBGA1やマザー基板6自体に反り等の欠陥を有する場合には、上述のようなシヨート不良等を回避し難かつた。
【0014】
さらに加熱加工工程時にBGA1に負荷される加熱温度は、BGA1を加熱する前の加熱炉を事前に温度測定することにより確認されるが、これは加熱炉の温度のばらつきや温度測定器の精度のばらつきにより事前測定の温度と実際の加熱時の温度に差が生じる場合があり、このため実際にBGA1を加熱している加熱加工時のBGA1に負荷される加熱温度が、このBGA1の耐熱保証温度よりも大きい場合には当該BGA1の封止樹脂5が溶解するため、このBGA1は使用できなくなる問題があつた。
【0015】
本発明は以上の点を考慮してなされたもので、接続の信頼性を実用上十分に向上させ得る表面実装型電子部品を実現しようとするものである。
【0016】
【課題を解決するための手段】
かかる課題を解決するため本発明の表面実装型電子部品においては、一面上に複数の第1の電極が設けられた半導体チツプと、一面側に半導体チツプの第1の電極にそれぞれ対応させて複数の第2の電極が設けられ、他面側に第2の電極それぞれに導通する第1の導電材料からなる複数の第1の突起電極が設けられると共に、他面側の同一直線上にのらない少なくとも3カ所以上の位置に第1の導電材料よりも高融点の第2の導電材料からなり第1の突起電極と同じ高さでなる第2の突起電極がそれぞれ設けられた変換基板と、半導体チツプの第1の電極及び変換基板の対応する第2の電極をそれぞれ導通接続する導通接続手段と、半導体チツプ及び導通接続手段を一体に封止する封止樹脂とを設け、第2の導電材料は、封止樹脂の融点と同一の融点でなるようにした。
【0017】
これによりこの表面実装型電子部品では、マザー基板に実装する際に第2の突起電極によつて所定状態に安定させて実装することができ、且つ第2の突起電極とマザー基板の電極との当接状態から実装時における封止樹脂の温度が適正であつたか否かを知ることができる。
【0018】
また本発明の表面実装型電子部品の実装方法においては、一面上に複数の第1の電極が設けられた半導体チツプと、一面側に半導体チツプの第1の電極にそれぞれ対応させて複数の第2の電極が設けられると共に、他面側に複数の第2の電極それぞれに導通する第1の導電材料からなる複数の第1の突起電極が設けられた変換基板と、半導体チツプの第1の電極及び変換基板の対応する第2の電極をそれぞれ導通接続する導通接続手段と、半導体チツプ及び導通接続手段を一体に封止する封止樹脂とを具えた表面実装型電子部品の実装方法において、変換基板の他面側における同一直線上にのらない少なくとも3ヶ所以上の位置に、第1の導電材料よりも高融点であり且つ封止樹脂と同一の融点である第2の導電材料を用いて第1の突起電極と同じ高さでなる複数の第2の突起電極をそれぞれ形成する第1のステツプと、一面上に第1及び第2の突起電極にそれぞれ対応して複数の電極が設けられたマザー基板の当該各電極と、表面実装型電子部品の第1及び第2の突起電極とをそれぞれ導通接続する第2のステツプとを設けるようにした。
【0019】
これによりこの表面実装型電子部品の実装方法では、マザー基板に実装する際に第2の突起電極によつて所定状態に安定させて実装することができ、且つ第2の突起電極とマザー基板の電極との当接状態から実装時における封止樹脂の温度が適正であつたか否かを知ることができる。
【0020】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0021】
(1)本実施の形態によるBGAの構成
図5との対応部分に同一符号を付した図1において10は全体として本実施の形態によるBGAを示し、プリント配線板2の一面2A上の各バンプ2Bに加えてダミーバンプ11がこの一面2A上に形成されている点を除いてBGA1とほぼ同様の構成からなる。
【0022】
この場合このダミーバンプ11は、実際上融点が各バンプ2Bの融点よりも高くかつBGA10の耐熱保証温度と同等の例えば 220〔℃〕〜 250〔℃〕程度のSn−Ag系等のはんだからなり、例えば各バンプ2Bの高さと同寸法の高さ及び同形状でプリント配線板2の一面2A上の4隅等にそれぞれスクリーン転写法等により形成される。
【0023】
これによりこのBGA10は、各ダミーバンプ11とこれに対応するマザー基板6の各ランド6Cとがそれぞれ直接当接する一方、各バンプ2Bとこれに対応するマザー基板6の各ランド6Bとがクリームはんだ7を介して導通接続されることによりマザー基板6上に実装することができるようになされている。
【0024】
(2)本実施の形態によるBGAの実装方法
ここで実際上このBGA10は図2(A)〜図2(C)に示す以下の手順により、マザー基板6上に実装することができる。すなわちまず図2(A)のようにマザー基板6の実装面6A上にBGA10の各ダミーバンプ11に対応して形成されたランド6Cを除く、各ランド6B上にそれぞれクリームはんだ7をスクリーン転写等の方法で供給する。
【0025】
次にこの状態で図2(B)に示すようにBGA10の各バンプ2Bとマザー基板6上の各ランド6B及び各ダミーバンプ11とこれに対応する各ランド6Cとが対向するように位置合わせした後、図6(C)に示すようにBGA10の各ダミーバンプ11が各ランド6Cに当接するようにBGA10を所定圧力で押し付けマウントする。このときこのBGA10の押し付け圧力は、各ダミーバンプ11と各ランド6Cとが当接することから常に均等となるようになされている。
【0026】
そしてこの後BGA10をマウントしたマザー基板6を所定温度でリフロー加熱することにより、クリームはんだ7が溶解して各バンプ2Bと各ランド6Bとが導通接続するためBGA10をマザー基板6上に実装することができる。
【0027】
(3)本実施の形態の動作及び効果
以上の構成において、BGA10はプリント配線板2の一面2A上の直線上以外の少なくとも4ヵ所以上にダミーバンプ11を形成し、当該ダミーバンプ11とマザー基板6の各ランド6Cとを直接当接させる一方、これと共に各バンプ2Bと各ランド6Bとをクリームはんだ7を介して導通接続することにより、BGA10をマザー基板6上に常に均等な押し付け圧力で押し付け実装することができる。
【0028】
かくするにつきBGA10をマザー基板6上に必要以上に強く押し付けたり、又はBGA10の自重により当該BGA10が各ランド6B上に必要以上に押し付けられ、当該各ランド6B上に供給されたクリームはんだ7を必要以上に押し潰すことによる各ランド6B間のシヨート不良を未然に防止することができると共に、各バンプ2Bの高さにばらつきを有する場合においても、各バンプ2Bと各ランド6Bとをクリームはんだ7を介して確実に接続するため、バンプ浮きによるオープン不良を未然に防止することができる。
【0029】
一方このときダミーバンプ11は各バンプ2Bよりも高くかつBGA10の耐熱保証温度と同等の融点を有するため、リフロー加熱温度がBGA10の耐熱保証温度よりも低い場合は図3(A)に示すように各バンプ2Bはクリームはんだ7がBGA10を当該BGA10の高さ方向に浮かすように凝固する一方、各ダミーバンプ11とこれに対応する各ランド6Cとの間にはクリームはんだ7が供給されていないため、この分僅かに隙間を有するようになされている。
【0030】
一方、リフロー加熱温度がBGA10の耐熱保証温度よりも高い場合は図3(B)に示すように、各ダミーバンプ11が溶解し各ランド6Cと接合してしまうため、各ダミーバンプ11とこれに対応する各ランド6Cとの間には隙間はできず、これら各ダミーバンプ11と各ランド6Cとが当接した状態になる。
【0031】
かくしてこのBGA10では、リフロー加熱後にBGA10のダミーバンプ11がマザー基板6のランド6Cに当接しているか否かにより、リフロー加熱時の加熱加工温度がBGA10の耐熱保証温度未満か否かを知ることができるようになされている。
【0032】
以上の構成によれば、BGA10はプリント配線板2の一面2A上の直線上以外の少なくとも4ヵ所以上にダミーバンプ11を形成し、当該ダミーバンプ11とマザー基板6の各ランド6Cとが当接するようにマザー基板6上に実装することにより、BGA10を常に均等な押し付け圧力でマザー基板6上に押し付けることができ、BGA10の自重又は当該BGA10をマザー基板6上に必要以上に強く押し付けることによる各ランド6B間のシヨート不良を未然に防止することができると共に、各バンプ2Bの高さにばらつきを有する場合においても各バンプ2Bと各ランド6Bとを確実に接続するため、バンプ浮きによるオープン不良を未然に防止することができ、かくして接続の信頼性を実用上十分に向上させ得るBGA10を実現することができる。
【0033】
(4)他の実施の形態
なお上述の実施の形態においては、支持手段としてのダミーバンプ11の材料をSn−Ag系のはんだを用いて形成するようにした場合について述べたが、本発明はこれに限らず、要は融点がバンプ2Bよりも高くかつBGA10の耐熱保証温度と同等であるものであればダミーバンプ11の材料としては、この他Sn−Sb系等の種々の材料を用いて形成する場合においても広く適用することができる。
【0034】
また上述の実施の形態においては、ダミーバンプ11をプリント配線板2の一面2A上の4隅に形成するようにした場合について述べたが、本発明はこれに限らず、要はプリント配線板2の一面2A上の直線上以外の少なくとも4ヵ所であればダミーバンプ11の形成位置としては、この他種々の位置に形成する場合においても広く適用することができる。
【0035】
さらに上述の実施の形態においては、ダミーバンプ11をバンプ2Bと同形状に形成するようにした場合について述べたが、本発明はこれに限らず、要はバンプ2Bの高さと同寸法であればダミーバンプ11の形状としては、この他例えば図1との対応部分に同一符号を付した図4(A)に示すBGA20のダミーバンプ21のようにバンプ2Bの高さと同寸法を有する立方体等の種々の形状を用いて形成する場合においても広く適用することができる。
【0036】
さらに上述の実施の形態においては、ダミーバンプ11をスクリーン転写法を用いて形成するようにした場合について述べたが、本発明はこれに限らず、ダミーバンプ11の形成方法としては、この他めつき法等の種々の形成方法を用いて形成する場合においても広く適用することができる。
【0037】
さらに上述の実施の形態においては、表面実装型電子部品としてBGA10を用いるようにした場合について述べたが、本発明はこれに限らず、要は一面上に複数の電極が形成されるものであれば表面実装型電子部品としては、この他例えば図4(B)に示すようなLGA(ランドグリツドアレイ)30等の種々の表面実装型電子部品を適用することができる。
【0038】
さらに上述の実施の形態においては、リフロー加熱後、各ダミーバンプ11とこれに対応するマザー基板6の各ランド6Cとの間に僅かに隙間が形成されることによりリフロー加熱温度がBGA10の耐熱保証温度未満か否かを確認できるようにした場合について述べたが、本発明はこれに限らず、要は各ダミーバンプ11とこれに対応するマザー基板6の各ランド6Cとが接触することにより、リフロー加熱温度がBGA10の耐熱保証温度よりも高いことが確認できるようにすればその構成としては、この他例えばダミーバンプを検査用バンプとして当該各検査用バンプとこれに対応する各検査用ランドとが接触することにより電流が流れ、この電流によりリフロー加熱温度がBGA10の耐熱保証温度よりも高いことが確認できるようにする場合等の種々の構成を広く適用することができる。
【0039】
【発明の効果】
上述のように本発明によれば、一面上に複数の第1の電極が設けられた半導体チツプと、一面側に半導体チツプの第1の電極にそれぞれ対応させて複数の第2の電極が設けられ、他面側に第2の電極それぞれに導通する第1の導電材料からなる複数の第1の突起電極が設けられると共に、他面側の同一直線上にのらない少なくとも3カ所以上の位置に第1の導電材料よりも高融点の第2の導電材料からなり第1の突起電極と同じ高さでなる第2の突起電極がそれぞれ設けられた変換基板と、半導体チツプの第1の電極及び変換基板の対応する第2の電極をそれぞれ導通接続する導通接続手段と、半導体チツプ及び導通接続手段を一体に封止する封止樹脂とを設け、第2の導電材料は、封止樹脂の融点と同一の融点でなるようにしたことにより、マザー基板に実装する際に第2の突起電極によつて所定状態に安定させて実装することができ、且つ第2の突起電極とマザー基板の電極との当接状態から実装時における封止樹脂の温度が適正であつたか否かを知ることができるので、かくして接続の信頼性を実用上十分に向上させ得る表面実装型電子部品を実現することができる。
【0040】
また上述のように本発明によれば、一面上に複数の第1の電極が設けられた半導体チツプと、一面側に半導体チツプの第1の電極にそれぞれ対応させて複数の第2の電極が設けられると共に、他面側に複数の第2の電極それぞれに導通する第1の導電材料からなる複数の第1の突起電極が設けられた変換基板と、半導体チツプの第1の電極及び変換基板の対応する第2の電極をそれぞれ導通接続する導通接続手段と、半導体チツプ及び導通接続手段を一体に封止する封止樹脂とを具えた表面実装型電子部品の実装方法において、変換基板の他面側における同一直線上にのらない少なくとも3ヶ所以上の位置に、第1の導電材料よりも高融点であり且つ封止樹脂と同一の融点である第2の導電材料を用いて第1の突起電極と同じ高さでなる複数の第2の突起電極をそれぞれ形成する第1のステツプと、一面上に第1及び第2の突起電極にそれぞれ対応して複数の電極が設けられたマザー基板の当該各電極と、表面実装型電子部品の第1及び第2の突起電極とをそれぞれ導通接続する第2のステツプとを設けるようにしたことにより、マザー基板に実装する際に第2の突起電極によつて所定状態に安定させて実装することができ、且つ第2の突起電極とマザー基板の電極との当接状態から実装時における封止樹脂の温度が適正であつたか否かを知ることができるので、かくして接続の信頼性を実用上十分に向上させ得る表面実装型電子部品の実装方法を実現することができる。
【図面の簡単な説明】
【図1】本実施の形態によるBGAの構成を示す断面図である。
【図2】本実施の形態によるBGAの実装手順を示す断面図である。
【図3】本実施の形態によるBGAとマザー基板との実装の構成を示す部分的断面図である。
【図4】他の実施の形態による表面実装型電子部品の構成を示す部分的断面図である。
【図5】従来のBGAの構成を示す断面図である。
【図6】従来のBGAの実装手順を示す断面図である。
【図7】従来のBGAとマザー基板との実装の構成を示す部分的断面図である。
【符号の説明】
1、10、20……BGA、2……プリント配線板、2A……一面、2B……バンプ、2C……他面、2D……パツド、3……半導体チツプ、4……ワイヤ、5……封止樹脂、6……マザー基板、6A……実装面、6B、6C……ランド、7……クリームはんだ、11、21、31……ダミーバンプ、30……LGA。
Claims (5)
- 一面上に複数の第1の電極が設けられた半導体チツプと、
一面側に上記半導体チツプの各上記第1の電極にそれぞれ対応させて複数の第2の電極が設けられ、他面側に各上記第2の電極それぞれに導通する第1の導電材料からなる複数の第1の突起電極が設けられると共に、上記他面側の同一直線上にのらない少なくとも3カ所以上の位置に上記第1の導電材料よりも高融点の第2の導電材料からなり上記第1の突起電極と同じ高さでなる第2の突起電極がそれぞれ設けられた変換基板と、
上記半導体チツプの各上記第1の電極及び上記変換基板の対応する上記第2の電極をそれぞれ導通接続する導通接続手段と、
上記半導体チツプ及び上記導通接続手段を一体に封止する封止樹脂と
を具え、上記第2の導電材料は、上記封止樹脂の融点と同一の融点でなる
ことを特徴とする表面実装型電子部品。 - 上記第2の突起電極は、上記他面の四隅に形成された
ことを特徴とする請求項1に記載の表面実装型電子部品。 - 一面上に複数の第1の電極が設けられた半導体チツプと、
一面側に上記半導体チツプの各上記第1の電極にそれぞれ対応させて複数の第2の電極が設けられると共に、他面側に上記複数の第2の電極それぞれに導通する第1の導電材料からなる複数の第1の突起電極が設けられた変換基板と、
上記半導体チツプの各上記第1の電極及び上記変換基板の対応する上記第2の電極をそれぞれ導通接続する導通接続手段と、
上記半導体チツプ及び上記導通接続手段を一体に封止する封止樹脂と
を具えた表面実装型電子部品の実装方法において、
上記変換基板の他面側における同一直線上にのらない少なくとも3ヶ所以上の位置に、上記第1の導電材料よりも高融点であり且つ上記封止樹脂と同一の融点である第2の導電材料を用いて各上記第1の突起電極と同じ高さでなる複数の第2の突起電極をそれぞれ形成する第1のステツプと、
一面上に上記第1及び第2の突起電極にそれぞれ対応して複数の電極が設けられたマザー基板の当該各電極と、上記表面実装型電子部品の上記第1及び第2の突起電極とをそれぞれ導通接続する第2のステツプと
を具えることを特徴とする表面実装型電子部品の実装方法。 - 上記第1のステツプでは、
上記第2の突起電極を上記他面の四隅に形成する
ことを特徴とする請求項3に記載の表面実装型電子部品の実装方法。 - 上記表面実装型電子部品の上記第2の突起電極と当該第2の突起電極に対応して設けられた上記マザー基板の電極とが電気的に導通するか否かを基に、上記第2のステツプにおいて上記封止樹脂の融点を超えたか否かを判定する第3のステツプと
を具えることを特徴とする請求項3に記載の表面実装型電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7209598A JP3862120B2 (ja) | 1998-03-20 | 1998-03-20 | 表面実装型電子部品及びその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7209598A JP3862120B2 (ja) | 1998-03-20 | 1998-03-20 | 表面実装型電子部品及びその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11274356A JPH11274356A (ja) | 1999-10-08 |
JP3862120B2 true JP3862120B2 (ja) | 2006-12-27 |
Family
ID=13479519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7209598A Expired - Fee Related JP3862120B2 (ja) | 1998-03-20 | 1998-03-20 | 表面実装型電子部品及びその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3862120B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4521984B2 (ja) * | 2000-11-29 | 2010-08-11 | 京セラ株式会社 | 積層型半導体装置および実装基板 |
JP2013219170A (ja) * | 2012-04-09 | 2013-10-24 | Yokogawa Electric Corp | 基板装置 |
CN107592733A (zh) * | 2017-08-24 | 2018-01-16 | 深圳市华星光电半导体显示技术有限公司 | 用于贴装球栅阵列封装芯片的印刷电路板及其制作方法 |
JP7234876B2 (ja) * | 2019-09-20 | 2023-03-08 | 株式会社村田製作所 | 基板の接続構造 |
-
1998
- 1998-03-20 JP JP7209598A patent/JP3862120B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11274356A (ja) | 1999-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6062873A (en) | Socket for chip package test | |
JP2006339596A (ja) | インタポーザおよび半導体装置 | |
US6887778B2 (en) | Semiconductor device and manufacturing method | |
US6727718B2 (en) | Electronic component package, printed circuit board, and method of inspecting the printed circuit board | |
JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
JP3862120B2 (ja) | 表面実装型電子部品及びその実装方法 | |
JP3597913B2 (ja) | 半導体装置とその実装方法 | |
JP2007027576A (ja) | 半導体装置 | |
JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
JP2699726B2 (ja) | 半導体装置の実装方法 | |
JP3394479B2 (ja) | 半導体装置 | |
JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
TWI272048B (en) | Joint structure for passive component | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
JPH0511019A (ja) | 回路部品の試験法及びその為の可撓性回路基板 | |
JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP3076953B2 (ja) | Tga型半導体装置 | |
JP2974584B2 (ja) | Pbgaパッケージ | |
JP3604001B2 (ja) | 半導体装置の製造方法 | |
JP4124518B2 (ja) | 電子ユニット | |
JPH11307564A (ja) | 半導体装置 | |
JPH09275271A (ja) | プリント配線板、その製造方法、およびプリント回路基板 | |
JPH0528077U (ja) | 多層プリント配線板の内層パターンへの実装構造 | |
JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060921 |
|
LAPS | Cancellation because of no payment of annual fees |