JP2808757B2 - デバッグ用マイクロプロセッサ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デバッグ用マイクロプロセッサに関し、特
に、そのデバッグ用割込み発生回路に関する。

〔従来の技術〕

従来マイクロプロセッサの性能を向上させる手段の一
つとして、パイプライン構造を用いる方法がある。この
パイプライン構造を持つマイクロプロセッサの内部は、
独立した機能を持つユニットに分かれ、各ユニットが並
列に動作するように結合されている。

第３図は従来のパイプライン構造をもつマイクロプロ
セッサ23の基本的な一例のブロック図である。まず各ユ
ニットの動作について説明する。バス制御ユニット２
は、このマイクロプロセッサ23の外部メモリや周辺デバ
イスとのデータの転送を行うユニットであり、プリフェ
ッチユニット３は、命令コードの先取りを制御するユニ
ットで、先取りした命令をプリフェッチユニット３内の
バッファに蓄えておく。命令デコードユニット４は、プ
リフェッチユニット３内のバッファに先取りされた命令
を順次取り出し、次の実行ユニット５へのデータ形式に
デコードする。実行ユニット５は、デコードされた命令
に従って実行するユニットである。

インサーキットエミュレータを用いたプログラムのデ
バッグにブレイクを用いる方法があるが、このブレイク
について説明する。インサーキットエミュレータのモニ
タプログラムの実行中にユーザプログラムを停止させる
アドレス（ブレイクポイント）を設定しておく。このユ
ーザプログラムを実行させ、ユーザプログラムの実行を
停止させるアドレスを検出するブレイク検出回路によ
り、ブレイクポイントの設定されている命令が実行され
た後に割込みを発生させ、命令の制御をモニタプログラ
ムに移して、レジスタの内容を見たり、メモリの内容を
見るといった処理を行う機能である。

第４図は第３図のパイプライン構造を持つデバッグ用
マイクロプロセッサのブレイク動作の流れを示したブロ
ック図である。バス制御ユニット２によりデータバス８
からのフェッチが行われる時、デバッグ用マイクロプロ
セッサ1a外部のブレイク検出回路21によりアドレスが、
ブレイクポイントのアドレスと一致した時にアクティブ
になるよう作られた、外部ブレイク（外部割込み）信号
６を同時にプリフェッチユニット３に取り込む。この外
部ブレイク信号６の情報は、フェッチされた命令22と共
に実行ユニット５まで持ち込まれる。

実行ユニット５内部には命令実行部９と割込み処理部
17とがあり、命令実行処理部９は実際に命令の実行をす
る所であり、割込み処理部17は割込みの発生をするなど
の処理を行う。実行ユニット５内の命令実行処理部９で
命令が実行された後、命令実行処理部９は命令実行終了
信号19を出力する。このタイミングでＤ−F/F24の出力
が割込み処理部17に入力され、アクティブの場合、つま
りいま実行された命令にブレイクポイントが設定されて
いた場合に割込みが発生される。

ここで高級言語で記述されたプログラムのデバッグを
行う場合を考える。高級言語で記述されたプログラムの
デバッグには、高級言語レベルでデバッグの行える高級
言語デバッガが用いられる。高級言語デバッガでブレイ
クポイントを利用する場合、指定されたラインの先頭で
ブレイクさせることが多い。高級言語の１ラインはいく
つかの機械語命令に展開されているわけであるから、高
級言語の１ラインの先頭でブレイクをかけるには、先頭
の機械語命令が実行される直前にブレイクをかけなくて
はならない。しかし、従来のデバッグ用マイクロプロセ
ッサでは命令実行後にブレイクしてしまうため、高級言
語１ラインの先頭の命令にブレイクポイントを設定する
ことはできない。このため従来は、高級言語１ラインの
先頭でのブレイクを行うため、デバッグ用マイクロプロ
セッサのブレイク機能を用いて、シングルステップ実行
をさせている。機械語命令をステップ実行させ、命令実
行後のプログラムカウンタとブレイクさせたいラインの
先頭アドレスとを比較することにより、高級言語のブレ
イクポイントに達したかを１ステップ実行ごとに判断
し、ソフトウェア的にブレイクを発生させている。

〔発明が解決しようとする課題〕

このように従来の高級言語でのブレイク機能では、プ
ログラムをシングルステップ実行させて、高級言語のブ
レイクポイントに達したかどうかをソフトウェアで判断
しブレイクを発生させているため、プログラムの実行に
時間がかかり、リアルタイムでのエミュレートが出来な
いなどの問題があった。

本発明の目的は、このような問題を解決し、命令の実
行に割込み発生を要求する割込み要求信号を入力させ、
割込みを命令の実行前に発生させるか、命令実行後に発
生させるかを選択する回路を有することにより、フェッ
チされた命令が実行される前にも割込みを発生させるこ
とを可能としたデバッグ用マイクロプロセッサを提供す
ることにある。

〔課題を解決するための手段〕

本発明の構成は、マイクロプロセッサがフェッチした
命令コードに対してこのマイクロプロセッサ外部からの
デバッグ用割込み発生要求があったとき、内部での前記
命令コードの実行までの処理と前記割込み要求の実行ま
での処理を同期化しているデバッグ用マイクロプロセッ
サにおいて、前記外部からのデバッグ用割込み要求信号
と前記命令コードが実行される直前を知らせる信号を利
用して作成され命令実行前にデバッグ用割込みの発生を
要求する第１の割込み要求信号およびこの第１の割込み
要求信号と命令の実行終了を知らせる信号とを利用して
作成され命令実行後にデバッグ用割込みの発生を要求す
る第２の割込み要求信号とをそれぞれ出力する割込み要
求信号作成回路と、マイクロプロセッサ内部に設けられ
切換信号を与えるレジスタの出力により、前記第１およ
び第２の割込み要求信号の一方を選択する選択回路とを
有することを特徴とする。

本発明において、割込み要求作成回路が、デバッグ用
割込み要求信号をデータ入力とし命令入力信号をクロッ
ク入力とし第１の割込み要求信号を出力する第１のフリ
ップフロップと、この第１のフリップフロップの出力を
データ入力とし命令実行終了信号をクロック入力として
第２の割込み要求信号を出力する第２のフリップフロッ
プとからなることもできる。

〔実施例〕

第１図は本発明の一実施例のブロック図である。本実
施例が第４図のデバッグ用マイクロプロセッサ1aと相違
する点を説明する。従来例では、実行ユニット５内の命
令実行処理部９からの命令実行の終了を知らせる命令実
行終了信号19の出力されるタイミングで外部ブレイク信
号６の情報を割込み処理部17へ入力していたが、本実施
例では、命令デコードユニット４から実行ユニット５に
命令が入ってきたことを示す信号を新たに作ることによ
り、命令が実行される前に割込みを発生させることを可
能にしている。

図において、実行ユニット５に取込まれた命令にブレ
イクポイントが設定されていた場合について説明する。
バス制御ユニット２によりデータバス８からのフェッチ
が行われる時、デバッグ用マイクロプロセッサ１の外部
のブレイク検出回路21により、外部ブレイク信号６がア
クティブにされる。この情報はフェッチされた命令22と
同時にプリフェッチユニット３に取込まれる。外部ブレ
イク信号６の情報は、フェッチした情報と共に実行ユニ
ット５まで持ち込まれる。

命令コードユニット４から実行ユニット５への情報の
移動を、第２図の模式図を用いて説明する。命令コード
ユニット４内部には、デコードされた命令25と外部ブレ
イク信号６の情報を持つバッファ27がある。この情報
は、それぞれ実行ユニット５内部の命令実行処理部９、
割込み制御部26へ送り込まれる。また命令デコードユニ
ット４はデコードされた命令25と外部ブレイク信号６の
情報を実行ユニット５に送り込む際に命令入力信号18を
アクティブにする。この命令入力信号18も割込み制御部
26へ送り込まれる。

次に、取込まれた命令の実行が終了した時に命令実行
処理部９は命令実行終了信号19をアクティブにする。

命令入力信号18、実行終了信号19の２つの信号はそれ
ぞれＤ−F/F10,D−F/F11に入力される。いま外部ブレイ
ク信号６はアクティブ、つまり、命令実行処理部９に取
込まれた命令にブレイクポイントが設定されているの
で、命令入力信号18が出力された時点で、Ｄ−F/F10の
出力がアクティブになる。次に、命令実行処理部９に取
込まれた命令の実行が終了したときに、命令実行終了信
号19が出力された時点でＤ−F/F11の出力がアクティブ
になる。このＤ−F/F10,11の出力がセレクタ14の入力A,
入力Ｂとして入力される。セレクタ14は、レジスタ16か
らの選択入力15により、セレクタの入力A,入力Ｂのどち
らかの入力を選択し、割込みの発生時期を、命令が実行
ユニット５に入ったときにするか命令の実行が終了され
た時にするか、つまり、割込みの発生時期を命令実直前
か命令実行直後にするかを決定する。

割込み処理部17へのセレクタ14からの出力をアクティ
ブにすることにより割込みを発生させる。割込み発生の
要求を受けた割込み処理部17は、後続の命令の実行を中
断して他のアドレスに実行を移す。

〔発明の効果〕

以上説明したように本発明は、デバッグ用マイクロプ
ロセッサにおいて、割込み発生の時点をブレイクポイン
トの命令の実行直前か、命令実行直後にもすることがで
きるので、高級言語デバッガでのブレイクにおいても、
ブレイクポイントを高級言語１ラインの先頭の機械語命
令に設定することにより、高級言語１ラインが実行され
る直前に割込みをかけることができる。このようなデバ
ッグ用マイクロプロセッサのブレイク機能を用いて、実
行速度を早く、リアルタイムの高級言語デバッガを実現
することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例のブロック図、第２図は、
第１図の命令デコードユニット４と実行ユニット５との
間の情報のやり取りを示す模式図、第３図は、従来のパ
イプライン構造をもつマイクロプロセッサの一例のブロ
ック図、第４図は第３図の実行ユニット５部分を詳細に
示したブロック図である。 1,1a……マイクロプロセッサ、２……バス制御ユニッ
ト、３……プリフェッチユニット、４……命令デコード
ユニット、５……実行ユニット、６……外部ブレイク信
号、７……アドレスバス、８……データバス、９……命
令実行処理部、10,11,24……Ｄ−F/F、14……セレク
タ、15……選択入力、16……レジスタ、17……割込み処
理部、18……命令入力信号、19……命令実行終了信号、
21……ブレイク検出回路、22……フェッチされた命令、
23……マイクロプロセッサ、25……デコードされた命
令、26……割込み制御部。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】マイクロプロセッサがフェッチした命令コ
   ードに対してこのマイクロプロセッサ外部からのデバッ
   グ用割込み発生要求があったとき、内部での前記命令コ
   ードの実行までの処理と前記割込み要求の実行までの処
   理を同期化しているデバッグ用マイクロプロセッサにお
   いて、前記外部からのデバッグ用割込み要求信号と前記
   命令コードが実行される直前を知らせる信号を利用して
   作成され命令実行前にデバッグ用割込みの発生を要求す
   る第１の割込み要求信号およびこの第１の割込み要求信
   号と命令の実行終了を知らせる信号とを利用して作成さ
   れ命令実行後にデバッグ用割込みの発生を要求する第２
   の割込み要求信号とをそれぞれ出力する割込み要求信号
   作成回路と、マイクロプロセッサ内部に設けられ切換指
   令を与えるレジスタの出力により、前記第１および第２
   の割込み要求信号の一方を選択する選択回路とを有する
   ことを特徴とするデバッグ用マイクロプロセッサ。
2. 【請求項２】割込み要求作成回路が、デバッグ用割込み
   要求信号をデータ入力とし命令入力信号をクロック入力
   とし第１の割込み要求信号を出力する第１のフリップフ
   ロップと、この第１のフリップフロップの出力をデータ
   入力とし命令実行終了信号をクロック入力として第２の
   割込み要求信号を出力する第２のフリップフロップとか
   らなる請求項１記載のデバッグ用マイクロプロセッサ。