JPH04117721A - プルアップ付入力回路 - Google Patents
プルアップ付入力回路Info
- Publication number
- JPH04117721A JPH04117721A JP2236443A JP23644390A JPH04117721A JP H04117721 A JPH04117721 A JP H04117721A JP 2236443 A JP2236443 A JP 2236443A JP 23644390 A JP23644390 A JP 23644390A JP H04117721 A JPH04117721 A JP H04117721A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- mosfet
- input circuit
- power supply
- current flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- WDQNIWFZKXZFAY-UHFFFAOYSA-M fentin acetate Chemical compound CC([O-])=O.C1=CC=CC=C1[Sn+](C=1C=CC=CC=1)C1=CC=CC=C1 WDQNIWFZKXZFAY-UHFFFAOYSA-M 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体集積回路におけるプルアップ付入力回
路に関する。
路に関する。
［従来の技術］
従来のプルアップ付入力回路のプルアップ用ＭＯＳＦＥ
Ｔは、第２図に示されるようにエンハンスメント型ＭＯ
ＳＦＥＴであった。
Ｔは、第２図に示されるようにエンハンスメント型ＭＯ
ＳＦＥＴであった。
［発明が解決しようとする課題］
従来のプルアップ付入力回路は前述したようにプルアッ
プ用ＭＯＳＦＥＴがエンハンスメント型ＭＯＳＦＥＴで
形成されている為、電ｆｉ電圧によりプルアップ用ＭＯ
ＳＦＥＴを流れる電流が変化するという問題点を有する
。
プ用ＭＯＳＦＥＴがエンハンスメント型ＭＯＳＦＥＴで
形成されている為、電ｆｉ電圧によりプルアップ用ＭＯ
ＳＦＥＴを流れる電流が変化するという問題点を有する
。
そこで本発明は従来のプルアップ付入力回路の問題点を
解決するもので、その目的とするところは、ブルア・ン
ブＭＯＳＦＥＴを流れる電ン蚕が電源電圧に依存せず定
電流であるプルアップ付入力回路を提供するところにあ
る。
解決するもので、その目的とするところは、ブルア・ン
ブＭＯＳＦＥＴを流れる電ン蚕が電源電圧に依存せず定
電流であるプルアップ付入力回路を提供するところにあ
る。
［課題を解決するための手段］
本発明のプルアップ付入力回路は、
ａ）ＭＯＳＦＥＴを用いた半導体集積回路においで、
ｂ）入力回路と、
Ｃ）前記入力回路内に設けられたプルアップ用ＭＯＳＦ
ＥＴとからなり、 ｄ）前記プルアップ用ＭＯＳＦＥＴがデプリーション型
ＭＯＳＦＥＴであることを特徴とする。
ＥＴとからなり、 ｄ）前記プルアップ用ＭＯＳＦＥＴがデプリーション型
ＭＯＳＦＥＴであることを特徴とする。
〔実 施 例ｊ
本発明の第１の実施例として第１図にプルアップ付入力
回路の回路図を示す。
回路の回路図を示す。
第１図において１０１は入力回路であり、１０３は入力
回路１０１の入力端子であり、１０４は入力回路１０１
の出力端子である。
回路１０１の入力端子であり、１０４は入力回路１０１
の出力端子である。
１０２はデブリ〜ジョンＰ型ＭＯＳＦＥＴであり、ソー
ス電極１０５とゲート電極１．０６がＶ。０に接続し、
ドレイン電極１０７が入力端子１０３に接続してプルア
ップ回路を形成している。
ス電極１０５とゲート電極１．０６がＶ。０に接続し、
ドレイン電極１０７が入力端子１０３に接続してプルア
ップ回路を形成している。
ここでデプリーションＰ型ＭＯＳ Ｆ ＥＴのゲト電極
１０６が■。Ｄに接続している為、ソース電極］０５と
ドレイン電極１０７の間の電位差が、デプリーションＰ
型ＭＯ５ＦＥ丁１０６のスレッショルド電圧以上になる
とソース・ドレイン間を流れる電流は電？Ｉ！電圧に依
存せず一定となる。
１０６が■。Ｄに接続している為、ソース電極］０５と
ドレイン電極１０７の間の電位差が、デプリーションＰ
型ＭＯ５ＦＥ丁１０６のスレッショルド電圧以上になる
とソース・ドレイン間を流れる電流は電？Ｉ！電圧に依
存せず一定となる。
このように第１図のようなプルアップ用ＭＯ３ＦＥＴに
デプリーションＰ型Ｍ ＯＳ Ｆ Ｅ Ｔを用いる構成
により、プルアップ用ＭＯＳＦＥＴを流れる電流が電源
電圧に依存せず一定であるプルアップ付入力回路を作成
することが出来る。尚１本発明の実施例におけるＭ Ｏ
Ｓ Ｆ Ｅ ＴのタイプをＮチャンネルとし、ｉｔ源の
関係を逆にすれば、プルダウン抵抗としても実施するこ
とができる。
デプリーションＰ型Ｍ ＯＳ Ｆ Ｅ Ｔを用いる構成
により、プルアップ用ＭＯＳＦＥＴを流れる電流が電源
電圧に依存せず一定であるプルアップ付入力回路を作成
することが出来る。尚１本発明の実施例におけるＭ Ｏ
Ｓ Ｆ Ｅ ＴのタイプをＮチャンネルとし、ｉｔ源の
関係を逆にすれば、プルダウン抵抗としても実施するこ
とができる。
［発明の効果］
以上述べたように、本発明によればプルアップ用ＭＯＳ
ＦＥＴをデプリーション型ＭＯＳＦＥＴにすることによ
り、プルアップ用Ｍ ＯＳ Ｆ Ｅ Ｔを流れる電流が
電源電圧に依存せず一定であるプルアップ付入力回路を
得られるという効果がある。
ＦＥＴをデプリーション型ＭＯＳＦＥＴにすることによ
り、プルアップ用Ｍ ＯＳ Ｆ Ｅ Ｔを流れる電流が
電源電圧に依存せず一定であるプルアップ付入力回路を
得られるという効果がある。
また、プルアップ用ＭＯＳＦＥＴのゲート電極の電位が
ソース電極の電源と同一であるため、パターンのレイア
ウトが容易で配線面積を縮小できるという効果もある。
ソース電極の電源と同一であるため、パターンのレイア
ウトが容易で配線面積を縮小できるという効果もある。
第１図は、本発明の第１の実施例を示すプルアップ付入
力回路の回路図である。 第２図は、従来例を示すプルアップ付入力回路の回路図
である。 １０１ 、２０１ ・ １０２ ・ ２０２ ・ １０３． １０４． １０５． １０６． １０７． ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ２０７ ・ ・入力回路 デプリーションＰ型ＭＯＳ ＥＴ ・エンハンスメントＰ型ＭＯ ＦＥＴ ・入力端子 出力端子 ・ソース電極 ・ゲート電極 ・ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）￥ ユ
力回路の回路図である。 第２図は、従来例を示すプルアップ付入力回路の回路図
である。 １０１ 、２０１ ・ １０２ ・ ２０２ ・ １０３． １０４． １０５． １０６． １０７． ２０３ ・ ２０４ ・ ２０５ ・ ２０６ ・ ２０７ ・ ・入力回路 デプリーションＰ型ＭＯＳ ＥＴ ・エンハンスメントＰ型ＭＯ ＦＥＴ ・入力端子 出力端子 ・ソース電極 ・ゲート電極 ・ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）￥ ユ
Claims (1)
- 【特許請求の範囲】 ａ）絶縁ゲート電界効果トランジスタ（以下、Ｍ＠Ｏ＠
ＳＦＥＴと略す）を用いた半導体集積回路において、 ｂ）入力回路と、 ｃ）前記入力回路内に設けられたプルアップ用Ｍ＠Ｏ＠
ＳＦＥＴとからなり、 ｄ）前記プルアップ用Ｍ＠Ｏ＠ＳＦＥＴがデプリーショ
ン型Ｍ＠Ｏ＠ＳＦＥＴであることを特徴とした、プルア
ップ付入力回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236443A JPH04117721A (ja) | 1990-09-06 | 1990-09-06 | プルアップ付入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236443A JPH04117721A (ja) | 1990-09-06 | 1990-09-06 | プルアップ付入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04117721A true JPH04117721A (ja) | 1992-04-17 |
Family
ID=17000831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236443A Pending JPH04117721A (ja) | 1990-09-06 | 1990-09-06 | プルアップ付入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04117721A (ja) |
-
1990
- 1990-09-06 JP JP2236443A patent/JPH04117721A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JPH0629826A (ja) | レベル変換回路 | |
| JPS5937585B2 (ja) | 相補性ｍｉｓ論理回路 | |
| KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
| JPH04117721A (ja) | プルアップ付入力回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JP2002158578A (ja) | インバータ回路 | |
| JPH0257345B2 (ja) | ||
| JPS63132527A (ja) | Ｃｍｏｓ論理回路 | |
| JPH04117722A (ja) | プルダウン付入力回路 | |
| JPH01154620A (ja) | 半導体集積回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JP2917693B2 (ja) | 半導体集積回路 | |
| JP2680815B2 (ja) | 論理ゲート回路 | |
| JP2674143B2 (ja) | 半導体集積回路 | |
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| JPS589355A (ja) | ダイナミツクデコ−ダ回路 | |
| JPH07283717A (ja) | Ｃｍｏｓインバータ回路の貫通電流防止回路 | |
| JPH06232728A (ja) | 入出力回路 | |
| JPH0364121A (ja) | ＢｉＣＭＯＳ論理装置 | |
| JPH04359561A (ja) | Ｃｍｏｓ集積回路 | |
| JPH0366156A (ja) | 半導体集積回路 | |
| JPS6315522A (ja) | 論理回路 | |
| JPS5922443A (ja) | 半導体入力バツフア装置 |