JPH04102358A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH04102358A
JPH04102358A JP22047290A JP22047290A JPH04102358A JP H04102358 A JPH04102358 A JP H04102358A JP 22047290 A JP22047290 A JP 22047290A JP 22047290 A JP22047290 A JP 22047290A JP H04102358 A JPH04102358 A JP H04102358A
Authority
JP
Japan
Prior art keywords
layer
wiring
board
thickness
thicker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22047290A
Other languages
English (en)
Inventor
Nobuhiko Miyawaki
宮脇 信彦
Rokuro Kanbe
六郎 神戸
Osamu Hisada
修 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP22047290A priority Critical patent/JPH04102358A/ja
Publication of JPH04102358A publication Critical patent/JPH04102358A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、基板にAl層とAu層とを備えた配線基板に
関し、特に集積回路パッケージに用いて[従来の技術] 集積回路用バラゲージや、マザーボードなどの配線基板
では、導電性に優れ、酸化などの劣化の少ないAuを用
いた配線が使用用途に応じて使用されている。
一方、配線基板に搭載される電気部品と、配線基板の配
線とを電気的に接続するために、配線基板の接続部分に
A9の配線を用いることがある。
配線基板の配線にlを用いる一例としては、電気部品と
の接続にAl材料を用いたボンディングワイヤを用いる
場合がある。これは、A9の配線は、Ap製ボンディン
グワイヤと接続の信頼性および接合強度に優れるためで
ある。
そこで、配線基板の配線の一部をAtJ層によって形成
し、他の部分の配線をAu層によって形成することが考
えられる。そこで、Al層とAu層とを電気的に接続す
るために、11層とAu層とを重ねて配線を形成すると
、Al層とAu層との重ね合わされた接合面に、Ajと
Auとの合金であるパープルブレイブが形成されてしま
う。
パープルブレイブは、Al1層とAu層との接合強度を
低下させてしまうとともに、抵抗値を上昇させる。この
ため従来では、第3図の集積回路用パッケージ101に
示すように、Al層102とAu層103とを重ね合わ
せること無く、Au層103の下地材104で、Al1
層102とAu層103との電気的な接続を行っていた
[発明が解決しようとする課題] しかるに、従来の技術は、AI層102とAu層103
とは、薄くかつ電気導電性に優れない下地材104を介
して電気的に接続されている。このため、Al層102
とAu層103との接続部分における電気抵抗値は、パ
ープルブレイブが発生した程ではないが、大きくなって
しまう。
本発明の目的は、Al層とAu層との接続抵抗値の小さ
な配線基板の提供にある。
[課題を解決するための手段] 上記の目的を達成するために、本発明の配線基板は、次
の技術的手段を採用する。
配線基板は、絶縁性材料よりなる基板と、この前記基板
に形成されたAJ層、および前記基板に形成されたAu
層を備えた配線とを具備する。
そして、前記配線は、前記Al1層の一部と前記Au層
の一部とが少なくとも重ねられ、この重ねられた前記A
l層と前記Au層との間には、厚さが5000A以上の
導電性の金属バリヤ屑が形成される。
[作用および発明の効果] Al層とAu層とは、金属バリヤ層を介して重ね合わさ
れる。金属バリヤ層は、厚さが5000A以上設けられ
ているため、AlとAuとの合金であるパープルプレイ
ブが形成されるのを防ぐことができる。
そして、AJ層とAu層とは、重なり代によって電気的
に接続される。このため、Ag層とAu層との間の電気
抵抗は、従来に比較して小さくすることができる。
[実施例] 次に、本発明の配線基板を、図に示す一実施例に基づき
説明する。
(実施例の構成) 第1図は集積回路用パッケージの要部断面図を示す。
集積回路用パッケージ1は、絶縁性の基板2と、この基
板2の表面に形成された配線3と、配l!3の表面にリ
ング状に形成されたオーバーコートガラス4とを備える
基板2は、アルミナ、ガラス、窒化アルミニウムなどの
セラミックス材料よりなり、中央部分に集積回路5が搭
載される凹部6を備える。
配線3は、基板2の凹部6の周囲の表面に多数形成され
、凹部6の内部に搭載される集積回路5と基板2の周囲
に接続されるリード端子7とを電気的に接続するもので
ある。なお、集積回路5と配線3との接続は、Ap製の
ボンディングワイヤ8によってなされる。また、配線3
とリード端子7との接続は、ろう付けまたは熱圧着によ
ってなされる。
オーバーコートガラス4は、集積回路5を搭載した後に
装着される封止キャップ〈図示しない〉の土台で、凹部
6の周囲の全周に亘って形成されている。
次に、配線3を詳しく説明する。
配線3は、ボンディングワイヤ8と接続される厚さが例
えば3μmはどのA9層9と、リード端子7と接続され
る厚さが例えば2〜4μmはどのAu層10とからなる
。なお1,1層9は、11製のボンディングワイヤ8と
の接@強度に優れ、かつ接続部分における接続抵抗も小
さいため、AfJ製のボンディングワイヤ8との接続に
大変適している。また、Au層10は、酸化などによる
劣化が小さく、かつ電気導電性に大変優れるため、微小
な電流を扱う集積回路用パッケージ1に大変適している
なお、Aj層9は、スパッタリングによって基板2の表
面に形成されたものである。また、Au層10は、下達
する下地材11の表面に、メツキ技術によって形成され
たものである。
Al1層9とAu層10との電気的な接続は、Al層9
の表面に、Au層10を一部重ね合わせることによって
行っている。このAg層9とAu層10との間には、厚
さが5000A以上の導電性の金属バリヤ層12が形成
されている。本実施例の金属バリヤ層12は、Au層1
0を基板2の表面に形成する目的で基板2の表面に形成
される下地材11を用いている。この下地材11は、基
板2やAj層9に直接スパッタリングによって形成され
た厚さ3000A以上のTi層と、このTi層の表面に
直接スパッタリングによって形成された厚さ2000A
以上のPd層とからなる。
(実験および実験結果〉 次に、金属バリヤ層12を5000Å以」−とした理由
を、実験例に基づいて説明する。
試験に用いた資料は、バリヤ層12が、3000A、4
000A、5000Aのもので、400℃の雰囲気中に
5分間保持する熱処理を、複数回行い、Ag層9とAu
層10とからなる配線抵抗値の変化を調べ、その試験結
果を第2図のグラフに示す、なお、第2図中、破線Aは
バリヤ層12が300OAの実験結果、−点鎖線Bはバ
リヤ層12が4000Aの実験結果、実!ICはバリヤ
層12が5000Aの実験結果を示す。
第2図のグラフに示されるように、バリヤ層12が、3
000A、4000Aのものは、熱処理回数が増加する
に従い、1層9とAu層10とからなる配線抵抗値が上
昇した。しかるに、バリヤ層12が、5000Aのもの
は、熱処理回数が増加しても、Al層9とAu層10と
からなる配線抵抗値は、はとんど上昇しなかった。
なお、バリヤ層12が3000Aのものは熱処理回数が
2回目で、4000Aのものは熱処理回数が3回目でパ
ープルブレイブが確認されたが、バリヤ層12が500
0Aのものは、パープルブレイブが確認されなかった。
〈実施例の効果) 上記に示したように、Aji層9とAu層1oとを重ね
合わせて形成しても、重ね合わされた部分にパープルプ
レイブが形成されない。
このため、従来技術に比較して、Ag層つとAU層10
とからなる配線の抵抗値を小さくすることができる。
(変形例) 本実施例では、Al層の表面に、Au層を重ね合わせた
が、逆にAu層の表面に、Ag層を重ね合わせても良い
金属バリヤ層に、Au層を形成する下地材を用いたが、
下地材とは別に金属バリヤ層を設けても良い。
金属バリヤ層の一例として、下層にTi、上層にPdを
用いたが、下層のTiに代えてCr、Zr、Taなど他
の金属を用いても良く、上層のPdに代えてMOlW、
Pt、Cu、Niなど他の金属を用いても良い。
本発明を集積回路用パッケージに適用した例を示したが
、集積回路用パッケージを搭載するマザーボードや、ト
ランジスタや抵抗体などの電気部品を搭載するプリント
基板に本発明を適用しても良い。
【図面の簡単な説明】
第1図および第2図は本発明の実施例を示すもので、第
1図は集積回路用パッケージの要部断面図、第2図は実
験結果のグラフである。 第3図は従来の集積回路用パッケージの要部断面図であ
る。 図中 1・・・集積回路用パッケージ 2・・・基板   3 ・配線 9・・・Al1層  1o・・・Au層12・・・金属
バリヤ層

Claims (1)

  1. 【特許請求の範囲】 1)(a)絶縁性材料よりなる基板と、 (b)(b−1)前記基板に形成されたAl層、および
    前記基板に形成されたAu層を備え、 (b−2)前記Al層の一部と前記Au層の一部とが少
    なくとも重ねられ、 (b−3)この重ねられた前記Al層と前記Au層との
    間に、厚さが5000Å以上の導電性の金属バリヤ層が
    形成された配線と を具備する配線基板。
JP22047290A 1990-08-21 1990-08-21 配線基板 Pending JPH04102358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22047290A JPH04102358A (ja) 1990-08-21 1990-08-21 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22047290A JPH04102358A (ja) 1990-08-21 1990-08-21 配線基板

Publications (1)

Publication Number Publication Date
JPH04102358A true JPH04102358A (ja) 1992-04-03

Family

ID=16751642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22047290A Pending JPH04102358A (ja) 1990-08-21 1990-08-21 配線基板

Country Status (1)

Country Link
JP (1) JPH04102358A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283624A (ja) * 1993-03-25 1994-10-07 Kyocera Corp 半導体素子収納用パッケージ
JP2008235728A (ja) * 2007-03-23 2008-10-02 Eudyna Devices Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283624A (ja) * 1993-03-25 1994-10-07 Kyocera Corp 半導体素子収納用パッケージ
JP2008235728A (ja) * 2007-03-23 2008-10-02 Eudyna Devices Inc 半導体装置

Similar Documents

Publication Publication Date Title
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US5648686A (en) Connecting electrode portion in semiconductor device
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
TW533519B (en) Semiconductor device and method for producing the same
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JPH0235475B2 (ja)
US5668410A (en) Projecting electrode structure having a double-layer conductive layer
JPH05503397A (ja) 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造
JPS63177463A (ja) 電力用半導体構成要素の微細構造にされた接触電極の製造方法
JPH04102358A (ja) 配線基板
JP2616063B2 (ja) バンプ電極の製造方法
JPS59229850A (ja) 半導体装置
JPH02168640A (ja) 異なる基板間の接続構造
JPH04312937A (ja) 半導体装置及びその製造方法
JPS5851543A (ja) 半導体装置
JPH06260538A (ja) 半導体装置
JPH0233929A (ja) 半導体装置
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JPH07130790A (ja) 半導体装置の電極構造
JPH0433347A (ja) はんだパッドの製造方法とはんだパッド
JPH0442537A (ja) 半導体装置及びその製造方法
JPS62261193A (ja) 電子部品
JPH08274472A (ja) 配線基板
JPH07176531A (ja) 配線構造、及び配線構造の形成方法
JPS60160644A (ja) 半導体集積回路装置