JPH06283624A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH06283624A JPH06283624A JP5066516A JP6651693A JPH06283624A JP H06283624 A JPH06283624 A JP H06283624A JP 5066516 A JP5066516 A JP 5066516A JP 6651693 A JP6651693 A JP 6651693A JP H06283624 A JPH06283624 A JP H06283624A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- semiconductor element
- gold
- wiring layer
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】内部に多数の電極を有する高密度化、高集積化
した半導体素子を収容することを可能とし、且つ半導体
素子の各電極を外部電気回路に確実、強固に電気的接続
することができる半導体素子収納用パッケージを提供す
ることにある。 【構成】薄膜形成技術により形成される複数個の配線層
５を有する絶縁基体１と蓋体２とから成り、内部に半導
体素子３を収容するための空所を有する半導体素子収納
用パッケージであって、前記各配線層５はアルミニウム
から成るアルミニウム領域５ａと金から成る金領域５ｂ
を有し、アルミニウム領域５ａに半導体素子３の電極が
アルミニウム細線６を介して接続され、金領域５ｂに外
部リード端子７が取着される。
した半導体素子を収容することを可能とし、且つ半導体
素子の各電極を外部電気回路に確実、強固に電気的接続
することができる半導体素子収納用パッケージを提供す
ることにある。 【構成】薄膜形成技術により形成される複数個の配線層
５を有する絶縁基体１と蓋体２とから成り、内部に半導
体素子３を収容するための空所を有する半導体素子収納
用パッケージであって、前記各配線層５はアルミニウム
から成るアルミニウム領域５ａと金から成る金領域５ｂ
を有し、アルミニウム領域５ａに半導体素子３の電極が
アルミニウム細線６を介して接続され、金領域５ｂに外
部リード端子７が取着される。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ（大規模集積回路
素子）等の半導体素子を収容するための半導体素子収納
用パッケージに関するものある。
素子）等の半導体素子を収容するための半導体素子収納
用パッケージに関するものある。
【０００２】
【従来の技術】従来、ＬＳＩ等の半導体素子を収容する
ための半導体素子収納用パッケージは電気絶縁材料から
成り、その上面略中央部に半導体素子を収容するための
空所を形成する凹部及び該凹部周辺から外周縁にかけて
導出された複数個のメタライズ配線層を有する絶縁基体
と、半導体素子の各電極を外部電気回路に電気的に接続
するために前記メタライズ配線層に銀ロウ等のロウ材を
介し取着された外部リード端子と、蓋体とから構成され
ており、絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着剤を介して接着固定するとともに半
導体素子の各電極を金細線やアルミニウム細線を介して
メタライズ配線層に接続し、しかる後、絶縁基体と蓋体
とをガラス、樹脂、ロウ材等から成る封止材で接合さ
せ、絶縁基体と蓋体とから成る容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。
ための半導体素子収納用パッケージは電気絶縁材料から
成り、その上面略中央部に半導体素子を収容するための
空所を形成する凹部及び該凹部周辺から外周縁にかけて
導出された複数個のメタライズ配線層を有する絶縁基体
と、半導体素子の各電極を外部電気回路に電気的に接続
するために前記メタライズ配線層に銀ロウ等のロウ材を
介し取着された外部リード端子と、蓋体とから構成され
ており、絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着剤を介して接着固定するとともに半
導体素子の各電極を金細線やアルミニウム細線を介して
メタライズ配線層に接続し、しかる後、絶縁基体と蓋体
とをガラス、樹脂、ロウ材等から成る封止材で接合さ
せ、絶縁基体と蓋体とから成る容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。
【０００３】尚、かかる従来の半導体素子収納用パッケ
ージは通常、絶縁基体が酸化アルミニウム質焼結体から
成り、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシ
ア(CO ) 、マグネシア(MgO) 等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法を
採用しシート状に成形することによってセラミックグリ
ーンシート( セラミック生シート) を得、しかる後、前
記セラミックグリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、高温( 約1600℃) で焼
成することによって製作される。
ージは通常、絶縁基体が酸化アルミニウム質焼結体から
成り、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシ
ア(CO ) 、マグネシア(MgO) 等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法を
採用しシート状に成形することによってセラミックグリ
ーンシート( セラミック生シート) を得、しかる後、前
記セラミックグリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、高温( 約1600℃) で焼
成することによって製作される。
【０００４】また前記絶縁基体に被着形成されるメタラ
イズ配線層はタングステン、モリブデン、マンガン等の
高融点金属粉末から成り、タングステン等の高融点金属
粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペ
ーストを絶縁基体となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布しておくことによって絶縁基体の所定位置に所定
形状に被着形成されている。
イズ配線層はタングステン、モリブデン、マンガン等の
高融点金属粉末から成り、タングステン等の高融点金属
粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペ
ーストを絶縁基体となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布しておくことによって絶縁基体の所定位置に所定
形状に被着形成されている。
【０００５】更に前記メタライズ配線層はその表面にニ
ッケル及び金が順次、メッキ法等により層着されてお
り、該ニッケル及び金によってメタライズ配線層が酸化
腐食するのを有効に防止するようになっている。
ッケル及び金が順次、メッキ法等により層着されてお
り、該ニッケル及び金によってメタライズ配線層が酸化
腐食するのを有効に防止するようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージはメタライズ配線層が
スクリーン印刷法を採用することによって形成されてお
り、その線幅は最低100μm 程度で微細高密度配線が不
可であることからその形成数に大きな制限があり、近時
の高密度化、高集積化して電極数が大きく増大した半導
体素子はメタライズ配線層が不足することとなって収容
できないという欠点を有していた。
来の半導体素子収納用パッケージはメタライズ配線層が
スクリーン印刷法を採用することによって形成されてお
り、その線幅は最低100μm 程度で微細高密度配線が不
可であることからその形成数に大きな制限があり、近時
の高密度化、高集積化して電極数が大きく増大した半導
体素子はメタライズ配線層が不足することとなって収容
できないという欠点を有していた。
【０００７】また前記メタライズ配線層はその最外面に
金が層着されているためメタライズ配線層と半導体素子
の電極とをアルミニウム細線を介して電気的に接続させ
た場合、メタライズ配線層とアルミニウム細線との接合
部に脆弱な金とアルミニウムの化合物が形成され、アル
ミニウム細線のメタライズ配線層への電気的接続の信頼
性が大幅に低下するという欠点も有していた。
金が層着されているためメタライズ配線層と半導体素子
の電極とをアルミニウム細線を介して電気的に接続させ
た場合、メタライズ配線層とアルミニウム細線との接合
部に脆弱な金とアルミニウムの化合物が形成され、アル
ミニウム細線のメタライズ配線層への電気的接続の信頼
性が大幅に低下するという欠点も有していた。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に多数の電極を有する高密度化、高
集積化した半導体素子を収容することを可能とし、且つ
半導体素子の各電極を外部電気回路に確実、強固に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
で、その目的は内部に多数の電極を有する高密度化、高
集積化した半導体素子を収容することを可能とし、且つ
半導体素子の各電極を外部電気回路に確実、強固に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
【０００９】
【課題を解決するための手段】本発明は薄膜形成技術に
より形成される複数個の配線層を有する絶縁基体と蓋体
とから成り、内部に半導体素子を収容するための空所を
有する半導体素子収納用パッケージであって、前記各配
線層はアルミニウムから成るアルミニウム領域と金から
成る金領域を有し、アルミニウム領域に半導体素子の電
極がアルミニウム細線を介して接続され、金領域に外部
リード端子が取着されることを特徴とするものである。
より形成される複数個の配線層を有する絶縁基体と蓋体
とから成り、内部に半導体素子を収容するための空所を
有する半導体素子収納用パッケージであって、前記各配
線層はアルミニウムから成るアルミニウム領域と金から
成る金領域を有し、アルミニウム領域に半導体素子の電
極がアルミニウム細線を介して接続され、金領域に外部
リード端子が取着されることを特徴とするものである。
【００１０】
【作用】本発明の半導体素子収納用パッケージによれ
ば、配線層を薄膜形成技術より形成したことから配線層
の微細高密度配線が可能となって半導体素子の電極数に
対応する配線層を形成することが可能となり、その結
果、高密度化、高集積化して電極数が増大した半導体素
子の収容が可能となる。
ば、配線層を薄膜形成技術より形成したことから配線層
の微細高密度配線が可能となって半導体素子の電極数に
対応する配線層を形成することが可能となり、その結
果、高密度化、高集積化して電極数が増大した半導体素
子の収容が可能となる。
【００１１】また配線層にアルミニウムから成るアルミ
ニウム領域と金から成る金領域を設け、金領域に外部リ
ード端子を取着させるとともにアルミニウム領域に半導
体素子の電極に接続されたアルミニウム細線を接続させ
たことから配線層とアルミニウム細線、配線層と外部リ
ード端子の取着接続が強固となり、これによって半導体
素子の各電極を外部電気回路に確実、且つ強固に電気的
接続することが可能となる。
ニウム領域と金から成る金領域を設け、金領域に外部リ
ード端子を取着させるとともにアルミニウム領域に半導
体素子の電極に接続されたアルミニウム細線を接続させ
たことから配線層とアルミニウム細線、配線層と外部リ
ード端子の取着接続が強固となり、これによって半導体
素子の各電極を外部電気回路に確実、且つ強固に電気的
接続することが可能となる。
【００１２】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は絶縁基体、２は蓋体である。この絶縁
基体１と蓋体２とで半導体素子３を収容する容器４が構
成される。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は絶縁基体、２は蓋体である。この絶縁
基体１と蓋体２とで半導体素子３を収容する容器４が構
成される。
【００１３】前記絶縁基体1 はその上面中央部に半導体
素子3 を収容するための空所を形成する凹部1aが設けて
あり、該凹部1a底面には半導体素子３がガラス、樹脂等
の接着剤を介して接着固定される。
素子3 を収容するための空所を形成する凹部1aが設けて
あり、該凹部1a底面には半導体素子３がガラス、樹脂等
の接着剤を介して接着固定される。
【００１４】前記絶縁基体1 は窒化アルミニウム質焼結
体、炭化珪素質焼結体、酸化アルミニウム質焼結体、ム
ライト質焼結体等の電気絶縁材料から成り、例えば、窒
化アルミニウム質焼結体から成る場合には、主原料とし
ての窒化アルミニウム(AlN)に焼結助剤としてのイット
リア(Y2 O 3 ) 、カルシア(CaO) 、マグネシア(MgO)と
適当な有機溶剤、溶媒を添加混合して泥漿状となし、次
に前記泥漿物を従来周知のドクターブレード法やカレン
ダーロール法を採用することによってセラミックグリー
ンシート( セラミック生シート) に成形し、しかる後、
前記セラミックグリーンシートに適当な打ち抜き加工を
施すとともに複数枚積層し、高温( 約1800℃) で焼成す
ることによって製作される。
体、炭化珪素質焼結体、酸化アルミニウム質焼結体、ム
ライト質焼結体等の電気絶縁材料から成り、例えば、窒
化アルミニウム質焼結体から成る場合には、主原料とし
ての窒化アルミニウム(AlN)に焼結助剤としてのイット
リア(Y2 O 3 ) 、カルシア(CaO) 、マグネシア(MgO)と
適当な有機溶剤、溶媒を添加混合して泥漿状となし、次
に前記泥漿物を従来周知のドクターブレード法やカレン
ダーロール法を採用することによってセラミックグリー
ンシート( セラミック生シート) に成形し、しかる後、
前記セラミックグリーンシートに適当な打ち抜き加工を
施すとともに複数枚積層し、高温( 約1800℃) で焼成す
ることによって製作される。
【００１５】また前記絶縁基体1 には凹部1a周辺から外
周縁にかけて複数個の配線層5 が被着形成されており、
該配線層5 の凹部1a周辺部には半導体素子3 の電極がア
ルミニウム細線6 を介して電気的に接続され、また絶縁
基体1 の外周縁に導出する部位には外部リード端子7 が
半田等のロウ材を介して接合される。
周縁にかけて複数個の配線層5 が被着形成されており、
該配線層5 の凹部1a周辺部には半導体素子3 の電極がア
ルミニウム細線6 を介して電気的に接続され、また絶縁
基体1 の外周縁に導出する部位には外部リード端子7 が
半田等のロウ材を介して接合される。
【００１６】前記絶縁基体1 に設けた配線層5 はアルミ
ニウムや金等の金属から成り、スパッタリング法、蒸着
法、イオンプレーティング法、フォトリソグラフィ技術
等の薄膜形成技術を採用することによって絶縁基体1 の
上面に所定パターンに複数個形成される。
ニウムや金等の金属から成り、スパッタリング法、蒸着
法、イオンプレーティング法、フォトリソグラフィ技術
等の薄膜形成技術を採用することによって絶縁基体1 の
上面に所定パターンに複数個形成される。
【００１７】前記配線層5 は薄膜形成技術により形成さ
れ、該薄膜形成技術により形成される配線層5 はその線
幅が約30μm 程度の細いものとして高密度配線が可能と
なり、その結果、配線層5 の数を内部に収容する半導体
素子3 の電極数に対応させて形成することができ、これ
によってパッケージ内部に高密度化、高集積化して電極
数が増大した半導体素子を収容することが可能となる。
れ、該薄膜形成技術により形成される配線層5 はその線
幅が約30μm 程度の細いものとして高密度配線が可能と
なり、その結果、配線層5 の数を内部に収容する半導体
素子3 の電極数に対応させて形成することができ、これ
によってパッケージ内部に高密度化、高集積化して電極
数が増大した半導体素子を収容することが可能となる。
【００１８】また前記薄膜形成技術によって形成される
配線層5 はアルミニウムから成るアルミニウム領域5aと
金から成る金領域5bを有し、アルミニウム領域5aには半
導体素子3 の電極がアルミニウム細線6 を介して接続さ
れるようになっており、一方金領域には外部リード端子
7 が取着されるようになっている。この場合、アルミニ
ウム細線6 は配線層5 のアルミニウム領域5aに接続され
るためアルミニウム細線6 と配線層5 との接合部に脆弱
な化合物が形成されることは一切なく、アルミニウム細
線6 と配線層5 とが強固に接続し、また外部リード端子
7 は配線層5 のロウ材と濡れ性が良い金から成る金領域
5bに半田等を介して接続されるため両者は強固に接合
し、これによって半導体素子3 の各電極は配線層5 及び
外部リード端子7 を介して外部電気回路に確実、且つ強
固に電気的接続することが可能となる。
配線層5 はアルミニウムから成るアルミニウム領域5aと
金から成る金領域5bを有し、アルミニウム領域5aには半
導体素子3 の電極がアルミニウム細線6 を介して接続さ
れるようになっており、一方金領域には外部リード端子
7 が取着されるようになっている。この場合、アルミニ
ウム細線6 は配線層5 のアルミニウム領域5aに接続され
るためアルミニウム細線6 と配線層5 との接合部に脆弱
な化合物が形成されることは一切なく、アルミニウム細
線6 と配線層5 とが強固に接続し、また外部リード端子
7 は配線層5 のロウ材と濡れ性が良い金から成る金領域
5bに半田等を介して接続されるため両者は強固に接合
し、これによって半導体素子3 の各電極は配線層5 及び
外部リード端子7 を介して外部電気回路に確実、且つ強
固に電気的接続することが可能となる。
【００１９】尚、前記配線層5 の金領域5bは絶縁基体1
上にニッケル(Ni)、タングステン(W) 、タンタル(Ta)、
クロム(Cr)、チタン(Ti)、モリブデン(Mo)等から成る接
着層と銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(P
t)等から成る導電層とを順次、蒸着法やスパッタリング
法、イオンプレーティング法によって被着させるととも
にこれをフォトリソグラフィ技術により所定パターンに
加工し、しかる後、前記所定パターンに加工された接着
層及び導電層表面に金(Au)をメッキ法により層着させる
ことによって形成される。
上にニッケル(Ni)、タングステン(W) 、タンタル(Ta)、
クロム(Cr)、チタン(Ti)、モリブデン(Mo)等から成る接
着層と銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、白金(P
t)等から成る導電層とを順次、蒸着法やスパッタリング
法、イオンプレーティング法によって被着させるととも
にこれをフォトリソグラフィ技術により所定パターンに
加工し、しかる後、前記所定パターンに加工された接着
層及び導電層表面に金(Au)をメッキ法により層着させる
ことによって形成される。
【００２０】また前記配線層5 のアルミニウム領域5aは
絶縁基体1 上に一部が金領域5bに重なるようにしてアル
ミニウム(Al)から成る膜を蒸着法やスパッタリング法、
イオンプレーティング法により被着させ、しかる後、こ
のアルミニウム膜をフォトリソグラフィ技術により所定
パターンに加工することによって絶縁基体1 上に被着形
成される。この場合、アルミニウム膜の下方に予めニッ
ケル(Ni)、タングステン(W) 、タンタル(Ta)、クロム(C
r)、チタン(Ti)、モリブデン(Mo)等から成る層を介在さ
せておくと絶縁基体1 とアルミニウム膜との被着強度が
極めて強いものとなり、絶縁基体1 へのアルミニウム領
域5aの被着強度が強固となる。従って、絶縁基体1 の上
面に配線層5 のアルミニウム領域5aを被着形成させる際
にはアルミニウム領域5aの下方に予めニッケル(Ni)、タ
ングステン(W) 、タンタル(Ta)、クロム(Cr)、チタン(T
i)、モリブデン(Mo)等を介在させておくことが好まし
い。
絶縁基体1 上に一部が金領域5bに重なるようにしてアル
ミニウム(Al)から成る膜を蒸着法やスパッタリング法、
イオンプレーティング法により被着させ、しかる後、こ
のアルミニウム膜をフォトリソグラフィ技術により所定
パターンに加工することによって絶縁基体1 上に被着形
成される。この場合、アルミニウム膜の下方に予めニッ
ケル(Ni)、タングステン(W) 、タンタル(Ta)、クロム(C
r)、チタン(Ti)、モリブデン(Mo)等から成る層を介在さ
せておくと絶縁基体1 とアルミニウム膜との被着強度が
極めて強いものとなり、絶縁基体1 へのアルミニウム領
域5aの被着強度が強固となる。従って、絶縁基体1 の上
面に配線層5 のアルミニウム領域5aを被着形成させる際
にはアルミニウム領域5aの下方に予めニッケル(Ni)、タ
ングステン(W) 、タンタル(Ta)、クロム(Cr)、チタン(T
i)、モリブデン(Mo)等を介在させておくことが好まし
い。
【００２１】更に前記配線層5 の金領域5bに接合される
外部リード端子7 は銅等の金属材料から成り、該外部リ
ード端子7 は内部に収容する半導体素子3 を外部電気回
路に電気的に接続させる作用を為す。
外部リード端子7 は銅等の金属材料から成り、該外部リ
ード端子7 は内部に収容する半導体素子3 を外部電気回
路に電気的に接続させる作用を為す。
【００２２】前記外部リード端子7 としては、例えばポ
リイミドフィルムに所定幅の銅(Cu)箔を多数被着させた
TAB リードが好適に使用され、該TAB リードはポリイミ
ドフィルムの全面に銅箔をエポキシ樹脂等により接着
し、しかる後、銅箔をエッチングにより所定パターンに
食刻することによって製作される。
リイミドフィルムに所定幅の銅(Cu)箔を多数被着させた
TAB リードが好適に使用され、該TAB リードはポリイミ
ドフィルムの全面に銅箔をエポキシ樹脂等により接着
し、しかる後、銅箔をエッチングにより所定パターンに
食刻することによって製作される。
【００２３】また一方、前記絶縁基体1 はその上面に椀
状の蓋体2 が絶縁基体1 の凹部1aを塞ぐようにしてガラ
ス、樹脂等から成る接着材を介して接合され、これによ
って絶縁基体1 と蓋体2 とから成る容器4 内部に半導体
素子3 が気密に収容される。
状の蓋体2 が絶縁基体1 の凹部1aを塞ぐようにしてガラ
ス、樹脂等から成る接着材を介して接合され、これによ
って絶縁基体1 と蓋体2 とから成る容器4 内部に半導体
素子3 が気密に収容される。
【００２４】前記蓋体2 は窒化アルミニウム質焼結体、
炭化珪素質焼結体、酸化アルミニウム質焼結体、ムライ
ト質焼結体等の電気絶縁材料から成り、例えば、窒化ア
ルミニウム質焼結体から成る場合には、主原料としての
窒化アルミニウム(AlN) に焼結助剤としてのイットリア
(Y2 O 3 ) 、カルシア(CaO) 、マグネシア(MgO) と適当
な有機溶剤、溶媒を添加混合して原料粉末を調整し、次
に前記原料粉末を所定金型内に充填するとともにこれを
一定圧力を押圧して成形品を形成し、しかる後、前記成
形品を約1800℃の高温で焼成することによって製作され
る。
炭化珪素質焼結体、酸化アルミニウム質焼結体、ムライ
ト質焼結体等の電気絶縁材料から成り、例えば、窒化ア
ルミニウム質焼結体から成る場合には、主原料としての
窒化アルミニウム(AlN) に焼結助剤としてのイットリア
(Y2 O 3 ) 、カルシア(CaO) 、マグネシア(MgO) と適当
な有機溶剤、溶媒を添加混合して原料粉末を調整し、次
に前記原料粉末を所定金型内に充填するとともにこれを
一定圧力を押圧して成形品を形成し、しかる後、前記成
形品を約1800℃の高温で焼成することによって製作され
る。
【００２５】前記蓋体2 は絶縁基体1 の凹部1a内に半導
体素子3 を接着固定するとともに該半導体素子3 の電極
を配線層5 にボンディングワイヤ6 を介して電気的に接
続した後、絶縁基体1 の上面に内部に収容する半導体素
子3 を気密に封止するごとくガラス、樹脂等を介して接
合される。
体素子3 を接着固定するとともに該半導体素子3 の電極
を配線層5 にボンディングワイヤ6 を介して電気的に接
続した後、絶縁基体1 の上面に内部に収容する半導体素
子3 を気密に封止するごとくガラス、樹脂等を介して接
合される。
【００２６】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1 の凹部1a底面に、半導体素子
3 をガラス、樹脂、ロウ材等の接着材を介して接着固定
するとともに該半導体素子3 の各電極をボンディングワ
イヤ6 を介して配線層5 に電気的に接続し、しかる後、
絶縁基体1 の上面に蓋体2 をガラス、樹脂を介して接合
させ、絶縁基体1 と蓋体2 とからなる容器4 内部に半導
体素子3 を気密に封止することによって製品としての半
導体装置が完成する。
ージによれば、絶縁基体1 の凹部1a底面に、半導体素子
3 をガラス、樹脂、ロウ材等の接着材を介して接着固定
するとともに該半導体素子3 の各電極をボンディングワ
イヤ6 を介して配線層5 に電気的に接続し、しかる後、
絶縁基体1 の上面に蓋体2 をガラス、樹脂を介して接合
させ、絶縁基体1 と蓋体2 とからなる容器4 内部に半導
体素子3 を気密に封止することによって製品としての半
導体装置が完成する。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、配線層を薄膜形成技術より形成したことから配
線層の微細高密度配線が可能となって半導体素子の電極
数に対応する配線層を形成することが可能となり、その
結果、高密度化、高集積化して電極数が増大した半導体
素子の収容が可能となる。
よれば、配線層を薄膜形成技術より形成したことから配
線層の微細高密度配線が可能となって半導体素子の電極
数に対応する配線層を形成することが可能となり、その
結果、高密度化、高集積化して電極数が増大した半導体
素子の収容が可能となる。
【００２９】また配線層にアルミニウムから成るアルミ
ニウム領域と金から成る金領域を設け、金領域に外部リ
ード端子を取着させるとともにアルミニウム領域に半導
体素子の電極に接続されたアルミニウム細線を接続させ
たことから配線層とアルミニウム細線、配線層と外部リ
ード端子の取着接続が強固となり、これによって半導体
素子の各電極を外部電気回路に確実、且つ強固に電気的
接続することが可能となる。
ニウム領域と金から成る金領域を設け、金領域に外部リ
ード端子を取着させるとともにアルミニウム領域に半導
体素子の電極に接続されたアルミニウム細線を接続させ
たことから配線層とアルミニウム細線、配線層と外部リ
ード端子の取着接続が強固となり、これによって半導体
素子の各電極を外部電気回路に確実、且つ強固に電気的
接続することが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・配線層 ５ａ・・・・・アルミニウム領域 ５ｂ・・・・・金領域 ６・・・・・・アルミニウム細線 ７・・・・・・外部リード端子
Claims (1)
- 【請求項１】薄膜形成技術により形成される複数個の配
線層を有する絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する半導体素子収納用パ
ッケージであって、前記各配線層はアルミニウムから成
るアルミニウム領域と金から成る金領域を有し、アルミ
ニウム領域に半導体素子の電極がアルミニウム細線を介
して接続され、金領域に外部リード端子が取着されるこ
とを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066516A JPH06283624A (ja) | 1993-03-25 | 1993-03-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066516A JPH06283624A (ja) | 1993-03-25 | 1993-03-25 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283624A true JPH06283624A (ja) | 1994-10-07 |
Family
ID=13318103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066516A Pending JPH06283624A (ja) | 1993-03-25 | 1993-03-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283624A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04102358A (ja) * | 1990-08-21 | 1992-04-03 | Ngk Spark Plug Co Ltd | 配線基板 |
-
1993
- 1993-03-25 JP JP5066516A patent/JPH06283624A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04102358A (ja) * | 1990-08-21 | 1992-04-03 | Ngk Spark Plug Co Ltd | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06283624A (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144953A (ja) | 電子部品収納用パツケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318456B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH05206358A (ja) | 半導体素子収納用パッケージ | |
| JPH0521495A (ja) | 半導体装置 | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JPH0637205A (ja) | セラミック配線基板 |