JPH0398140A - パラレルバスシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、パラレルバスを使用して複数の装置の間でデ
ータの授受を行うパラレルバスシステムに関し、更に詳
しくは、マスタ装置とスレーブ装置とがパラレルバスを
介して粘ばれたパラレルバスシステムであって、システ
ムの故障時の保守性の改善に関する。

く従来の技術〉 パラレルバスを使用して複数の装置の間でデータの授受
を行うパラレルバスシステムにおいて、データの信頼性
を確保するために、従来よりパリティピット等を付加し
てエラーチェックを行う手法が用いられている。

このような手法による動作は、データの書込み／読み出
しに応じて以下の動作を行う。

（ａ）ＣＰＵ等のマスタ装置からメモリ装置あるいはＩ
／Ｏ装置等のスレーブ装置へデータ書き込む場合 マスタ装置にてデータにバリティを付加し、これを受信
したスレーブ装置では、データのチェックを行い、正常
であればマスタ装置に対してバスの制御信号にて応答を
返すと共に、内部へのデータの格納を実行する。チェッ
クでエラーが検出されると、マスタ装置への応答信号を
返さず、内部へのデータ格納も行なわない。

（ｂ）マスタ装置からスレーブ装置内のデータを読み出
す場合 スレーブ装置内の記憶手段にパリティが付加されていれ
ば、スレーブ装置では内部記憶手段からデータを読み出
して、エラーチェックを行いそれが正常であれば、マス
タ装置に対して応答信号と共にデータを返信する。エラ
ーチェックでエラーが検出されると、マスタ装置への応
答を返さない。

記憶手段にパリティピットが付加されていない場合、バ
リティを付加してマスタ装置にデータを返信する。マス
タ装置では、返信データのエラーチェックを行い、それ
が正常であれば内部に取り込むことになる。

く発明が解決しようとする課題〉 この様なシステムにおいて、故障が発生してマスタ装置
からスレーブ装置へのアクセスに対してスレーブ装置が
無応答になった場合、故障場所を特定し保守を行う必要
がある。

しかし、スレーブ装置が無応答になる原因としては、バ
スを制御する制御部の故障、データ伝送部がエラー検出
を行う場合などがあり、故障時の保守や点検が容易でな
いという問題点があった。

本発明は、この様な点に鑑みてなされたもので、パラレ
ルバスを利用してデータの授受を行うシステムにおいて
、故障が発生した場合の詳細情報を可能な限り伝達でき
るようにし、故障発生に対してその点検保守が容易に行
えるようにすることを目的とする。

く課題を解決するための手段〉 前記した課題を解決する本発明は、 マスタ装置とスレーブ装置とがマルチプレクス方式のパ
ラレルバスを介して結ばれたパラレルバスシステムであ
って、 前記スレーブ装置に、 マスタ装置からアクセスを受けた時、それがライト動作
であればマスタ装置の送出するデータを、リード動作で
あれば、内部に符号情報を含めて記憶しているデータを
エラーチェックするデータエラー検出部と、 前記データエラー検出部がエラーを検出した時、マスタ
装置に対する応答信号と共に、データ転送時使用してい
ないアドレス信号にエラー情報を返信し、エラーが検出
されないときは、正常情報を返信するエラー情報返信部
とを設け、 前記マスタ装置に、 スレーブ装置に対してデータのリード／ライトを指示す
るマイクロプロセッサと、 スレーブ装置から応答があった場合、エラー情報を格納
するエラー情報格納部と、 エラー情報格納部に格納された情報をマイクロプロセッ
サから読み出せるようにした読み出し手段とを 設けて構成される。

く作用〉 スレーブ装置内のデータエラー検出部は、ライト動作で
あればマスタ装置の送出するデータを、リード動作であ
れば、内部に符号情報を含めて記憶しているデータをエ
ラーチェックする。

エラー情報返信部は、マスタ装置に対してエラーチェッ
クの結果得られたエラー情報を返信する。

マスタ装置内のエラー情報格納部はスレーブ装置から転
送されたエラー情報を格納する。

エラー情報格納部に格納された情報を、マスタ装置内の
マイクロプロセッサや外部から読み出すことにより、故
障時の詳細情報を知ることが可能となる。

く実施例〉 以下図面を用いて、本発明の実施例を詳細に説明する。

第１図は、本発明の一実施例を示す構成ブロック図であ
る。図において、ＭＳはマスタ装置、ＳＲはスレーブ装
置、ＢＳは両者の間を結ぶパラレルバスで、１〜ｍビッ
トの転送を担当する信号線Ｌ１、ｍ＋１〜ｎビットの転
送を担当する信号線Ｌ２、チェックビットの転送を担当
する信号ＩＩＩＬ３、制御信号の転送を担当する信号線
Ｌ４で構成されている。

このパラレルバスＢＳは、ｎビットのアドレス情報の転
送は信号線Ｌ１と信号線Ｌ２を使用し、ｍビット（ｎ　
＞ｍ）のデータ情報の転送には、アドレスｎビットの信
号線Ｌ１を使用するようになっている。また、少なくと
もデータ転送時にはエラーチェックのための符号情報ｋ
ビットを信号線Ｌ３を使用して転送する。

スレーブ装置ＳＲにおいて、１１は内部の各種の情報や
データが格納される内部記憶部、１２はマスタ装置から
アクセスを受けた時、それがライト動作であればマスタ
装置の送出するデータを、またリード動作であれば、内
部に符号情報を含めて記憶しているデータをエラーチェ
ックするデータエラー検出部、１３はデータエラー検出
部１２がエラーを検出した時、マスタ装置ＭＳに対する
応答信号と共に、データ転送時使用していないアドレス
信号の（ｎ−ｍ）ビットにエラー情報を返信し、エラー
が検出されないときは、正常情報を返信するエラー情報
返信部である。

マスタ装置ＭＳにおいて、２１はスレーブ装置に対して
データのリード／ライトを指示するマイクロプロセッサ
、２２はスレーブ装置ＳＲから応答があった場合、エラ
ー情報を格納するエラー情報格納部、２３はエラー情報
格納部２２に格納された情報をマイクロプロセッサ２１
または外部装置（図示せず）から読み出せるようにした
読み出し手段である。

このように構成したシステムの動作を、ライト動作とリ
ード動作とに分けて説明すれば、以下の通りである。

（ライト動作） 第２図は、この状態での動作の一例を示すタイムチャー
トである。

（ａ）〜（ｅ）はいずれも信号線Ｌ４を介して転送され
るコントロール信号で、アドレスストローブＡＳ，アド
レス●アクノウレッジＡＴＡＣＫ，データストローブＤ
Ｓ，データ●アクノウレッジＤＴＡＣＫ及びライト動作
指示ＷＲＩＴＥは、いずれもローアクティブとする。

はじめに、マスタ装置ＭＳは、信号線Ｌ１とＬ２を用い
て（ｆ），　　（ｇ）に示すようにアドレス情報をスレ
ーブ装置ＳＲに送ると共に、（ｅ）に示すようにライト
動作の指示を行う。

次に、アドレス情報が整定した時点で、（ａ）に示すよ
うにアドレスストローブＡＳ７’がアクテ／イブになり
、スレーブ装置ＳＲはこのストローブＡＳを受けて、ア
ドレス・アクノウレッジＡＴＡＣＫを（ｂ）に示すよう
にアクティブにして応答する。

続いて、マスタ装置ＭＳは、アドレス情報を引上げ、ラ
イトデータを（ｆ）に示すように信号線Ｌ１を使用して
送出すると共に、（ｈ）に示すように信号線Ｌ３を使用
してチェック情報を送出する。そして、これらが整定し
た時点で（Ｃ）に示すように、データ◆ストローブＤＳ
をアクティブにする。

スレーブ装置ＳＲにおいて、信号線Ｌ１及びＬ３を使用
して転送されたライトデータとチェック情報から、・エ
ラーチェックを行い、それが正常であれば転送されたデ
ータを内部記憶部１１に取り込むと共に、（ｇ）に示す
ようにエラー情報に正常のコードを返信する。また、（
ｄ）に示すようにデータ●アクノウレッジＤＴＡＣＫを
アクティブにする。

これに対して、エラーチェックの結果、エラーが検出さ
れた場合、転送されたデータは取り込まないで、エラー
情報にライトデータエラーを示すコードを返信し、デー
タ・アクノウレッジＤＴＡＣＫをアクティブにする。

マスタ装置ＭＳは、データ・アクノウレッジＤＴＡＣＫ
の返信と、エラー情報の正常コードを認識し、サイクル
を終了する。エラー情報がデータエラーを示すコードで
ある場合、所定のエラー処理を行うことになる。

（リード動作） 第３図は、この状態での動作の一例を示すタイムチャー
トである。

（ａ）〜（ｅ）はいずれも信号線Ｌ４を介して転送され
るコントロール信号で、（ｅ）に示すＷＲＩＴＥ信号は
インアクティブになっている他は、アドレス情報の送出
までは、第２図のライト動作と同様に行われる。

マスタ装置ＭＳは、アドレス情報を引き上げた後、デー
タ・ストロープＤＳを（Ｃ）に示すようにアクティブに
する。スレーブ装置ＳＲは、データ・ストローブＤＳの
アクティブを受け、内部のデータ記憶部１１の内容を転
送された該当アドレスから読み出し、データエラー検出
部１２がエラーチェックする。

ここでエラーチェックの結果が正常であれば、リードデ
ータとエラー情報に正常コードを返信し、（ｄ）に示す
ようにデータアクノウレッジＤＴＡＣＫをアクティブに
する。エラーチェックの拮果エラーが検出された場合、
エラー情報にリードデータエラーのコードを返信する。

マスタ装置ＭＳは、転送されたエラー情報をエラー情報
格納部２２に格納し、データアクノウレッジＤＴＡＣＫ
を受けとると、エラー情報が正常であればリードデータ
を内部へ取り込み、サイクルを終了する。エラー情報が
エラーを示せば、所定のエラー処理を行う。

この場合、エラー情報は読み出し手段２３を通じて、マ
イクロプロセッサ２１あるいは外部から読み出して、エ
ラー発生の要因などを分析することができる。

なお、上記の実施例ではスレーブ装置ＳＲは、パラレル
バスに一つだけ結ばれている例を示しているが、実際に
は複数のスレーブ装置が接続されるものとする。

く発明の効果〉 以上詳細に説明したように、本発明によれば、ライト動
作時やリード動作時において、エラーが発生した場合、
エラー情報がマスタ装置ＭＳのエラー情報格納部に格納
されるもので、マスタ装置が送出したライトデータのエ
ラーや、スレーブ装置からのリードデータのエラーを適
確に知ることができ、システムの故陣時の保守や点検を
容易にできる。また、データ転送時に使用していないア
ドレス信号線を使用するようにしているので、物理的な
信号配線数が増加することはない。更にエラー情報転送
のための特別な制御信号を必要とせず、本来の機能を実
現するための制御信号だけでエラー情報を伝えることが
できるので全体回路を簡単にできる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構或ブロック図、第２
図及び第３図は本発明システムにおいて、ライト動作及
びリード動作のタイムチャートである。 ＭＳ・・・マスタ装置　　　ＳＲ・・・スレーブ装置Ｂ
Ｓ・・・パラレルバス　　１１・・・内部記憶部１２・
・・データエラー検出部 １３・・・エラー情報返信部 ２１・・・マイクロプロセッサ ２２・・・エラー情報格納部 ２３・・・読み出し手段

Claims (1)

1. 【特許請求の範囲】 マスタ装置とスレーブ装置とがマルチプレクス方式のパ
   ラレルバスを介して結ばれたパラレルバスシステムであ
   って、 前記スレーブ装置に、 マスタ装置からアクセスを受けた時、それがライト動作
   であればマスタ装置の送出するデータを、リード動作で
   あれば、内部に符号情報を含めて記憶しているデータを
   エラーチェックするデータエラー検出部と、 前記データエラー検出部がエラーを検出した時、マスタ
   装置に対する応答信号と共に、データ転送時使用してい
   ないアドレス信号にエラー情報を返信し、エラーが検出
   されないときは、正常情報を返信するエラー情報返信部
   とを設け、 前記マスタ装置に、 スレーブ装置に対してデータのリード／ライトを指示す
   るマイクロプロセッサと、 スレーブ装置から応答があった場合、エラー情報を格納
   するエラー情報格納部と、 エラー情報格納部に格納された情報をマイクロプロセッ
   サから読み出せるようにした読み出し手段とを 設けたことを特徴とするパラレルバスシステム。