JPH0380552A - 集積回路実装用テープ - Google Patents
集積回路実装用テープInfo
- Publication number
- JPH0380552A JPH0380552A JP21792889A JP21792889A JPH0380552A JP H0380552 A JPH0380552 A JP H0380552A JP 21792889 A JP21792889 A JP 21792889A JP 21792889 A JP21792889 A JP 21792889A JP H0380552 A JPH0380552 A JP H0380552A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- tape
- integrated circuit
- heat dissipating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 description 7
- 239000011295 pitch Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）方式による集積回路実装用テープに関
し、特に超多端子、狭リード幅を必要とする集積回路実
装用テープの構造に関する。
Ｂｏｎｄｉｎｇ）方式による集積回路実装用テープに関
し、特に超多端子、狭リード幅を必要とする集積回路実
装用テープの構造に関する。
従来、超多ビン、狭リード幅を必要とするこの種の端子
接続は、大規模集積回路チップ（以下ＬＳＩチップと略
記する）の周縁部にバンプを形成し、ポリイミドフィル
ム上のデバイスホール内に形成されたリードフレームと
、当該バンプを接続するＴＡＢ技術により行なわれてい
た。すなわち第６図及び第７図に示す構造となっていた
。このようにデバイスホール５とスプロケットホール６
とが設けられたポリイミドフィルム７に所定の本数のリ
ードフレーム３部と、放熱部４を有するメツキ配線９が
接着剤８により固定されている。
接続は、大規模集積回路チップ（以下ＬＳＩチップと略
記する）の周縁部にバンプを形成し、ポリイミドフィル
ム上のデバイスホール内に形成されたリードフレームと
、当該バンプを接続するＴＡＢ技術により行なわれてい
た。すなわち第６図及び第７図に示す構造となっていた
。このようにデバイスホール５とスプロケットホール６
とが設けられたポリイミドフィルム７に所定の本数のリ
ードフレーム３部と、放熱部４を有するメツキ配線９が
接着剤８により固定されている。
Ｂ、をＬＳＩチップ１のバンプ２にボンディングする。
上述した従来の超多端子、狭す−ド幅を必要とする集積
回路装置のテープ構造では、ポリイミドフィルム７と密
着している金属部分は、リードフレーム３とそれに接続
されているメツキ配線９のみであるため、ボンディング
時のボンディングツール１０から伝達される熱の放散が
悪く、温度が下がらない為、リードフレーム３の伸び、
ポリイミドフィルム７とリードフレーム３及びメツキ配
線９の接着部分８での剥れ、ポリイミドフィルム７の変
形及び収縮を起こしてしまうという欠点がある。
回路装置のテープ構造では、ポリイミドフィルム７と密
着している金属部分は、リードフレーム３とそれに接続
されているメツキ配線９のみであるため、ボンディング
時のボンディングツール１０から伝達される熱の放散が
悪く、温度が下がらない為、リードフレーム３の伸び、
ポリイミドフィルム７とリードフレーム３及びメツキ配
線９の接着部分８での剥れ、ポリイミドフィルム７の変
形及び収縮を起こしてしまうという欠点がある。
その結果、リード相互間のリードピッチＰの不揃いを起
こし、リードフレーム３のインナーリード部Ｂ１とバン
プ２との接続の後、リードフレーり離し、アウターリー
ドボンディングを行う場合にこのピッチＰの不揃いによ
り、ボンディングが正常に行なえないという欠点がある
。
こし、リードフレーム３のインナーリード部Ｂ１とバン
プ２との接続の後、リードフレーり離し、アウターリー
ドボンディングを行う場合にこのピッチＰの不揃いによ
り、ボンディングが正常に行なえないという欠点がある
。
本発明の目的は、リードフレームのインナーリード部と
ＬＳＩチップのバンプとのボンディングの際、加わる熱
の放散を良好にし、アウターリード部のピッチの不揃い
を緩和し、良好なアウターリードボンディングが行なえ
る集積回路実装用テープを提供することにある。
ＬＳＩチップのバンプとのボンディングの際、加わる熱
の放散を良好にし、アウターリード部のピッチの不揃い
を緩和し、良好なアウターリードボンディングが行なえ
る集積回路実装用テープを提供することにある。
本発明の集積回路装置のテープ構造は、リードフレーム
とデバイスホールの外側とが同一金属材料から成り、デ
バイスホール近傍の周囲にリードフレームのリード厚ｔ
よりも厚い（寸法Ｔ）放熱部を有している。このような
構成により、ＬＳＩチップとリードフレームとのボンデ
ィングの際に加わる熱は表面積を大きく形成した放熱部
はもとより放熱部の外側のテープ部金属からも放散され
るため、より効率的な放熱を行なうことができる。
とデバイスホールの外側とが同一金属材料から成り、デ
バイスホール近傍の周囲にリードフレームのリード厚ｔ
よりも厚い（寸法Ｔ）放熱部を有している。このような
構成により、ＬＳＩチップとリードフレームとのボンデ
ィングの際に加わる熱は表面積を大きく形成した放熱部
はもとより放熱部の外側のテープ部金属からも放散され
るため、より効率的な放熱を行なうことができる。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例を示す平面図であり、
第２図は第１図のＡ−Ａ’線断面図である。Ｌ Ｓ、
Ｉデフ１１表面の外縁部にはリードフレーム３との接続
を行なうバンプ２が形成されている。一方、銅箔を周知
の露光とエツチング技術によりインナーリード部Ｂ！及
びアウターリード部Ｂ。を有するリードフレーム３とデ
バイスホール５と放熱部４とスプロケットホール６を形
成した後、所定の金メツキ（又はスズメツキ）を施して
ＬＳＩチップ実装用テープが形成されている。
第２図は第１図のＡ−Ａ’線断面図である。Ｌ Ｓ、
Ｉデフ１１表面の外縁部にはリードフレーム３との接続
を行なうバンプ２が形成されている。一方、銅箔を周知
の露光とエツチング技術によりインナーリード部Ｂ！及
びアウターリード部Ｂ。を有するリードフレーム３とデ
バイスホール５と放熱部４とスプロケットホール６を形
成した後、所定の金メツキ（又はスズメツキ）を施して
ＬＳＩチップ実装用テープが形成されている。
ここで放熱部４は放熱効果を高めるためリードフレーム
３の肉厚ｔに比べ厚い寸法Ｔになるように形成されてい
る。
３の肉厚ｔに比べ厚い寸法Ｔになるように形成されてい
る。
次に第３図（ａ）〜（ｃ）を参照してＬＳＩチップ１と
リードフレーム３とのボンディングについて説明する。
リードフレーム３とのボンディングについて説明する。
第３図（ａ）のようにＬＳＩチップ１のバンプ２とＬＳ
Ｉチップ実装用テープのリードフレーム３とを１対１の
インナーリード部Ｂ、に目合わせして両者をボンディン
グツール１０により第３図（ｂ）のように同時に加熱圧
着してインナーリード部Ｂ、をボンディングする。ここ
で実装用テープのデバイスホール５近傍に放熱部４を形
成しているので第３図（Ｃ）に示すようにボンディング
中にボンディングツール１０から供給される熱は、リー
ドフレーム３を通してデバイスホール５の周囲に形成さ
れた放熱部４に拡がり、その表面より放熱することが可
能となる。そのため、リードフレーム３及びテープ表面
での温度上昇を大幅におさえられるので、リードフレー
ム３の伸び及び変形を緩和することができる。また、本
発明のＬＳＩチップ実装用テープは全体が銅箔に金メツ
キを施したものであるので、従来のようにボンディング
時に加わる熱によってポリイミドフィルムからはがれる
事がなく、放熱部４より外側のテープ部からも放熱され
るためピッチの不揃いやリードフレーム３部の切り離し
の際の変形も防止することができる。
Ｉチップ実装用テープのリードフレーム３とを１対１の
インナーリード部Ｂ、に目合わせして両者をボンディン
グツール１０により第３図（ｂ）のように同時に加熱圧
着してインナーリード部Ｂ、をボンディングする。ここ
で実装用テープのデバイスホール５近傍に放熱部４を形
成しているので第３図（Ｃ）に示すようにボンディング
中にボンディングツール１０から供給される熱は、リー
ドフレーム３を通してデバイスホール５の周囲に形成さ
れた放熱部４に拡がり、その表面より放熱することが可
能となる。そのため、リードフレーム３及びテープ表面
での温度上昇を大幅におさえられるので、リードフレー
ム３の伸び及び変形を緩和することができる。また、本
発明のＬＳＩチップ実装用テープは全体が銅箔に金メツ
キを施したものであるので、従来のようにボンディング
時に加わる熱によってポリイミドフィルムからはがれる
事がなく、放熱部４より外側のテープ部からも放熱され
るためピッチの不揃いやリードフレーム３部の切り離し
の際の変形も防止することができる。
第４図は本発明の第２の実施例の平面図であり、第５図
はＢ−Ｂ’線断面図である。本実施例では、デバイスホ
ール５を取り囲むように形成された放熱部４がリードフ
レーム３の厚さｔより厚い寸法Ｔの複数の凸状として設
けられている。そのため第１図及び第２図に示した第１
の実施例よりも放熱面積を増すことが出きるのでさらに
放熱特性が優れているという利点がある。
はＢ−Ｂ’線断面図である。本実施例では、デバイスホ
ール５を取り囲むように形成された放熱部４がリードフ
レーム３の厚さｔより厚い寸法Ｔの複数の凸状として設
けられている。そのため第１図及び第２図に示した第１
の実施例よりも放熱面積を増すことが出きるのでさらに
放熱特性が優れているという利点がある。
以上説明したように本発明は同一金属材料から構成され
たＬＳＩチップ実装用テープにおいて、リードフレーム
３とデバイスホール近傍の周囲に放熱部４を形成するこ
とにより、インナーリードボンディング時のボンディン
グツールＩＯからの熱は、放熱部４及び放熱部４の外側
のテープ部から十分に放熱できるのでリードフレーム３
の伸び及び変形が防止でき、リード相互間のリード間ピ
ッチＰを確保できる効果がある。結果的に、アウターリ
ードボンディングが正常に行なえるという効果がある。
たＬＳＩチップ実装用テープにおいて、リードフレーム
３とデバイスホール近傍の周囲に放熱部４を形成するこ
とにより、インナーリードボンディング時のボンディン
グツールＩＯからの熱は、放熱部４及び放熱部４の外側
のテープ部から十分に放熱できるのでリードフレーム３
の伸び及び変形が防止でき、リード相互間のリード間ピ
ッチＰを確保できる効果がある。結果的に、アウターリ
ードボンディングが正常に行なえるという効果がある。
第１図は本発明の第１の実施例を説明するための集積回
路実装用テープの平面図、第２図は第１図のＡ−Ａ’線
断面図、第３図（ａ）〜（ｃ）はＴＡＢ法によるＬＳＩ
チップを本発明の集積回路実装用テープへの組み立てを
説明するための工程断面図、第４図は本発明の第２の実
施例を説明するための平面図、第５図は第４図のＢ−Ｂ
’線断面図、第６図は従来技術による平面図、第７図は
第６図のＣ−Ｃ’線断面図である。 １・・・・・・ＬＳＩチップ、２・・・・・・バンプ、
３・・・・・・リードフレーム、４・・・・・・放熱部
、５・・・・・・デバイスホール、６・・・・・・スプ
ロケットホール、７・・・・・・ポリイミドフィルム、
８・・・・・・接着剤、９・・・・・・メツキ配線、１
０・・・・・・ボンディングツール、Ｐ・・・・・・リ
ード間ピッチ％ＢＩ・・・・・・インナーリード部％
Ｂｏ・・・・・・アウターリード部、ｔ・・・・・・リ
ードフレーム厚寸法、Ｔ・・・・・・放熱部属寸法。
路実装用テープの平面図、第２図は第１図のＡ−Ａ’線
断面図、第３図（ａ）〜（ｃ）はＴＡＢ法によるＬＳＩ
チップを本発明の集積回路実装用テープへの組み立てを
説明するための工程断面図、第４図は本発明の第２の実
施例を説明するための平面図、第５図は第４図のＢ−Ｂ
’線断面図、第６図は従来技術による平面図、第７図は
第６図のＣ−Ｃ’線断面図である。 １・・・・・・ＬＳＩチップ、２・・・・・・バンプ、
３・・・・・・リードフレーム、４・・・・・・放熱部
、５・・・・・・デバイスホール、６・・・・・・スプ
ロケットホール、７・・・・・・ポリイミドフィルム、
８・・・・・・接着剤、９・・・・・・メツキ配線、１
０・・・・・・ボンディングツール、Ｐ・・・・・・リ
ード間ピッチ％ＢＩ・・・・・・インナーリード部％
Ｂｏ・・・・・・アウターリード部、ｔ・・・・・・リ
ードフレーム厚寸法、Ｔ・・・・・・放熱部属寸法。
Claims (1)
- 【特許請求の範囲】 １、大規模集積回路チップ表面の周縁部に形成された複
数個のバンプに、対応する複数のリードフレームを一括
してボンディング接続して成る集積回路実装用テープに
おいて、前記リードフレームを含む実装用テープが同一
金属材料で形成され、かつ、前記リードフレームが形成
されたデバイスホールの周囲を取り囲むように形成され
た放熱部を有することを特徴とする集積回路実装用テー
プ。 ２、前記放熱部がリードフレームの厚さよりも厚く形成
されていることを特徴とする特許請求の範囲第１項記載
の集積回路実装用テープ。 ３、前記放熱部が前記デバイスホールを取り囲む数条の
厚膜金属部から形成されていることを特徴とする特許請
求の範囲第１項記載の集積回路実装用テープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21792889A JPH0380552A (ja) | 1989-08-23 | 1989-08-23 | 集積回路実装用テープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21792889A JPH0380552A (ja) | 1989-08-23 | 1989-08-23 | 集積回路実装用テープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0380552A true JPH0380552A (ja) | 1991-04-05 |
Family
ID=16711920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21792889A Pending JPH0380552A (ja) | 1989-08-23 | 1989-08-23 | 集積回路実装用テープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0380552A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501625A (ja) * | 1972-11-16 | 1975-01-09 | ||
| JPS568863A (en) * | 1979-07-02 | 1981-01-29 | Mitsubishi Electric Corp | Substrate for semiconductor device |
| JPH02177342A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | 集積回路実装用テープ |
-
1989
- 1989-08-23 JP JP21792889A patent/JPH0380552A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501625A (ja) * | 1972-11-16 | 1975-01-09 | ||
| JPS568863A (en) * | 1979-07-02 | 1981-01-29 | Mitsubishi Electric Corp | Substrate for semiconductor device |
| JPH02177342A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | 集積回路実装用テープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869887A (en) | Semiconductor package fabricated by using automated bonding tape | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| JPH0955455A (ja) | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| JP2000286374A (ja) | 半導体集積回路装置 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| JPH11307674A (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP2771203B2 (ja) | 集積回路実装用テープ | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0380552A (ja) | 集積回路実装用テープ | |
| EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2000164792A (ja) | 半導体装置およびその製造方法 | |
| JP2954112B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPS59152656A (ja) | 半導体装置 | |
| JPH032345B2 (ja) | ||
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP3016380B2 (ja) | 半導体装置 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JP3258298B2 (ja) | 半導体装置用放熱板の製造方法 | |
| JPH06177545A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH04163930A (ja) | 集積回路装置 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPH09116049A (ja) | 半導体装置及びその製造方法 |