JP3016380B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3016380B2 JP3016380B2 JP19515897A JP19515897A JP3016380B2 JP 3016380 B2 JP3016380 B2 JP 3016380B2 JP 19515897 A JP19515897 A JP 19515897A JP 19515897 A JP19515897 A JP 19515897A JP 3016380 B2 JP3016380 B2 JP 3016380B2
- Authority
- JP
- Japan
- Prior art keywords
- ball
- solder
- substrate
- mounting
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
特にボールグリッドアレイ(Ball GridArr
ay、以下「BGA」という)のパッケージ構造を有す
る半導体装置及びその製造方法に関する。
に伴い半導体パッケージの多ピン化、高密度化がますま
す要求されている。これに伴って、リードの狭ピッチ化
による一括リフローでの基板実装が困難になってきたた
め、周辺リード型パッケージに代表されるQFP(Qua
d Flat Package)から、ピッチを拡大できる面格子
端子型パッケージに代表されるBGAへと移行しつつあ
る。
り多ピン化の他に、高消費電力化も進んでおり、このた
め多ピンでありながら、高速動作化、高熱放散性に優れ
たパッケージの開発要求も増えている。キャビティーダ
ウンタイプのプラスチックBGA(以下「PBGA」と
いう)パッケージは、上記要求を満足するように開発さ
れた実装性に優れた半導体装置である。
イプが一般的であるが、このタイプでは、チップは、ガ
ラスエポキシ材等を用いた配線基板に直接取付けられる
ため放熱性に欠ける。また、外形が大きくなると、片面
封止構造であるため、基板が反りやすく、実装不良の原
因となる。このため、多ピン系には向いていない。
れらの問題点をカバーするのが、キャビティーダウンタ
イプのPBGAパッケージである。
図4(a)に断面図として示すように、中央にホール1
0を設けたガラスエポキシ材等の基板2の片面に、ホー
ル10をふさぐように、熱伝導率の大きい金属のヒート
スラグ3が取付けられ、チップ1は基板2のホール10
内に位置するように、ヒートスラグ3に導電性のエポキ
シ系樹脂等で直接固着される。
パターンは、導電性金属のワイヤー4で接続され、チッ
プ1と接続部は、封止樹脂5で封止される。
ヒートスラグ3搭載面の反対側には、ホール10を取り
囲むように、同一径の半田ボール取付電極(以下「ボー
ルランド」という)7がグリッド状に配列され、このボ
ールランド7上に外部接続端子として半田ボール6が取
付けられている。図4(b)は、基板の裏面(半田ボー
ル取付け側)の平面図であり、図4(a)は図4(b)
のA−A′線断面図である。
BGAは、チップ1がヒートスラグ3上に直接固着され
るので、放熱性に優れている。ヒートスラグ3にはCu
が用いられることが多い。また、基板2に多層基板を用
いれば高速動作化にも優れる。
ティーダウンタイプPBGAにおいては、実装信頼性、
中でも、耐温度サイクル性が低いという問題点がある。
その理由として以下の3つが考えられる。
ージの自重が大きく、実装時に、半田ボール6が潰れて
しまい、スタンドオフが低い。ここで、「スタンドオ
フ」とは、実装後のパッケージ基板と実装基板間の距離
をいう。
板の材質として、熱膨張係数の大きいガラスエポキシ樹
脂を使用しているので、パッケージ外周に向かって半田
接続部に大きな応力が発生する。
がリジッドで応力緩和性に乏しい。
おける温度サイクル時に半田接続部にかかるせん断応力
とスタンドオフの関係は式(1)で与えられる。
応力は、スタンドオフhが大きいほど小さいことがわか
る。これは、比較的柔らかい半田ボール部で応力が緩和
されるためであり、さらにボール高さが大きいほど緩和
力が大きくなるためである。
記載しているように、パッケージ外周に向かって大きな
応力が発生することも理解できる。即ち、応力は、パッ
ケージ中央から最も距離の離れているパッケージコーナ
ー部で最大となる。従って、キャビティーダウンPBG
Aパッケージは、コーナー部での半田ボールのオープン
不良が発生しやすく、実装信頼性が低い。
うと、条件にもよるが、キャビティーアップタイプの1
/2〜1/3のサイクル数でオープン不良が発生し、オ
ープン箇所は、そのほとんどが、パッケージコーナー部
の半田接続部である。
図4を参照して、パッケージ基板2のボールランド7と
半田ボール6の界面であることが多い。
有しており、Cuは熱膨張係数は基板2と同程度であっ
ても熱伝導率が大きいために、ヒートスラグ3は基板2
に比べて急激な伸縮を繰り返すことになる。
かる応力はますます大きくなる。しかし、ここで、実装
基板側のボールランド7と半田ボール6の界面にかかる
応力は半田ボール6により多少緩和される。従って、最
も応力の大きい箇所はパッケージ基板2のボールランド
7と半田ボール6の界面となり、剥離箇所はパッケージ
コーナー部のこの部分に集中すると考えられる。
として、図5に平面図で示すように、少なくとも4つの
コーナー部のうち、半田ボールを配置しない、半田ボー
ルのコーナーミッシングを設けた構成もあるが、この場
合、外部端子数が少なくなるという問題点を有してい
る。
る応力を小さくしようとすると、ボールピッチが狭くな
り、配線の引き回しに支障をきたす。
公報には、反りによる実装時の接続不良を低減するた
め、図6(a)に示すように、パッケージ外周部のボー
ルランド7の径を内周よりも大きくするようにしたBG
A半導体装置の構成が提案されている。上記公報に記載
の半導体装置のように、ボールランド7の径を大きくし
て半田ボール6との接触面積を大きくとると、ボールラ
ンド7と半田の接着強度が増し信頼性が向上する。
2号公報記載のBGA半導体装置では、反りがあること
を前提としているため、反りのない場合には、図6
(b)に示すように、ボールランド7の径に合わせて半
田ボール6の高さに差が出てしまう。これは、ボールラ
ンドの面積を変えることにより半田ボールの高さが変わ
るためである。
ケージでは、その複雑な構造のために、反りの向き・程
度を事前に予測することは極めて困難であり、図6に示
した方法を用いることは適当ではない。逆に、キャビテ
ィーダウンPBGAパッケージでは、キャビティーアッ
プタイプに比べ、反りは小さく、パッケージの自重によ
るボール潰れで、現状のコプラナリティーは、吸収でき
ているので、コプラナリティーを変に操作しない方が良
い。
記載のBGA半導体装置において、仮に、半田ボール高
さを揃えようとすると、ボールランド7(図6参照)に
合わせて半田ボール6の半田容量を変えなければならな
くなり、ボール搭載作業が繁雑になる。
ケージ外周全てに配置すると、ボール間距離が狭く、ボ
ールブリッジが発生しやすくなってしまう。
ダウンタイプのPBGAパッケージは、実装後の耐温度
サイクル性試験でパッケージコーナー部に位置する半田
ボールが剥離してオープン不良が発生しやすく、実装信
頼性が低いという、という問題点を有している。
PBGAパッケージは、(1)パッケージが重く、実装
時に半田ボールが潰れてしまいスタンドオフが低く、半
田ボール部での応力緩和性に乏しい、(2)外形サイズ
が大きいのに加えて基板材質には熱膨張係数の大きいガ
ラスエポキシ等を使用しているので、パッケージ外周に
向かって半田接緩部に大きな応力が発生する、(3)多
層基板を利用しているため、基板がリジッドで応力緩和
性に乏しい、等による。
記従来技術においても、コーナーミッシングにおけるボ
ール数の削減や、外形縮小による狭ボールピッチ化およ
び配線引き回しへの悪影響、ランド径変更によるボール
高さの不均一化等といった問題点を有している。
するためになされたものであって、実装後の耐温度サイ
クル性を向上させたBGA型半導体装置およびその製造
方法を提供することを目的とする。
め、本発明によるBGA半導体装置は、半導体チップ
と、配線パターンを有する基板と、少なくともチップ
と、チップ電極と基板の配線パターンの接続部を覆う封
止樹脂と、基板の片面に外部接続端子として取付けられ
た半田ボールから構成される半導体装置において、前記
半田ボールが前記配線パターンを有する基板の同一面上
に設けられ、少なくとも4つのコーナーに位置する半田
ボールの取付電極の径が、他の箇所の取付電極の径より
も大きく、少なくとも前記4つのコーナーの半田ボール
は、他の箇所の半田ボールの半田容量の複数倍とされ、
且つ前記4つのコーナーに位置する半田ボールの高さが
他の箇所の半田ボールと同じ高さであることを特徴とす
る半導体装置を提供する。
を有する基板と、前記半導体チップと前記半導体チップ
の電極と前記基板の配線パターンの接続部を少なくとも
覆う封止樹脂と、前記基板の片面に外部接続端子として
取付けられた半田ボールと、を備えてなる半導体装置の
製造方法において、少なくとも4つのコーナーに位置す
る半田ボールの取付電極の径が、他の箇所の取付電極の
径よりも大きく、使用する半田ボールは1サイズとし、
前記4つのコーナーの取付電極の上部に位置するボール
取付マスク治具のホールの径は前記半田ボールが複数入
るような大きさとされ、他の箇所のホールの径は前記半
田ボールが1ケずつ入る大きさとされ、前記ボール取付
マスク治具を基板上に配置させた状態でリフローを通し
て、半田ボールを前記取付電極に接合し、これにより、
且つ前記半田ボール高さは他の箇所の半田ボールと同じ
とする、ことを特徴とする半導体装置の製造方法を提供
する。
ば、実装後の耐温度サイクル性試験において、パッケー
ジコーナー部の、パッケージ基板のボールランドと半田
ボールの界面に大きな応力が生じても、ボールランドと
半田ボールの接触面積を大きくすることで接着強度が増
強されるので、従来よりもボールランドと半田ボールの
剥離が発生しなくなり、実装信頼性が向上する。
の半田を取り付けると半田ボール高さが変化するが、本
発明では径を大きくしたボールランドに取り付ける半田
ボールは半田容量を多くして、半田ボール高さを全て均
一にするのでコプラナリティーへの影響は少ない。
度をあげることで実装信頼性を向上させるので、コーナ
ーミッシングのようにピン数に影響を与えることがな
い。さらにコーナー部のボールランド径だけを大きくす
るのであれば、配線の引き回しに影響を与えることもな
い。
に説明する。本発明のBGA半導体装置は、その好まし
い実施の形態において、中央にホールを設けた配線パタ
ーンを有する基板(図1(a)の2)と、基板の片面に
ホール(図1の10)を塞ぐように取付けられたヒート
スラグ(図1の3)と、基板のホール内に位置するよう
にヒートスラグに直接固着された半導体チップ(図1の
1)と、から成り、チップの電極と基板の配線パターン
は導電性金属のワイヤー(図1の4)によって電気的に
接続され、封止樹脂(図1の5)により、少なくともチ
ップ(図1の1)とワイヤー接続部とが封止され、基板
のヒートスラグ取付面と反対側の面に、ホールを取り囲
むように、グリッド状に配列されたボールランド(図1
の7)が設けられ、複数の半田ボール(図1の6)が取
り付けられて構成されている。そして、パッケージの外
周コーナーに位置する少なくとも4つのボールランドの
径は他の箇所より大きく、ボールの半田容量も多くして
ある(図1(b)参照)。
く、本発明の実施例について図面を参照して以下に詳細
に説明する。
半導体装置の構成を示す断面図であり、図1(b)は、
本発明の一実施例のボール配列を示す平面図である。な
お、図1(a)は、図1(b)ののA−A′線断面図で
ある。
A半導体装置は、中央にホール10を設けた配線パター
ンを有する基板2と、基板2の片面にホール10を塞ぐ
ように取付けられたヒートスラグ3と、基板のホール内
に位置するようにヒートスラグ3に直接固着された半導
体チップ1から成り、チップ1の電極と基板2の配線パ
ターンは導電性金属のワイヤー4によって電気的に接読
され、封止樹脂5により少なくともチップ1とワイヤー
接続部は封止され、基板2のヒートスラグ取付面と反対
側の面にホール10を取り囲むようにグリッド状に配列
された複数のボールランド7が設けられ、複数のボール
ランド7にそれぞれ複数の半田ボール6が取り付けられ
た構造になっている。
の最外周コーナーに位置する4つのボールランドの径は
他の箇所より大きく、ボールの半田容量も多くしてあ
る。
pm/℃のガラスエポキシ基板、BTレジンを用い、配
線パターンは、Cuで形成してある。
のCu材を用い、封止樹脂5にはα=15ppm/℃の
エポキシ樹脂を用いた。
Auワイヤー4で接続した。また、半田ボール6の材質
に、はSn63%、Pb37%の共晶半田を用いた。
寸法が45.0mmSQ、基板2の厚さ1.88mm、
ヒートスラグ3の外形寸法22.5mmSQ、ボール配
列は1.27mmピッチのペリメーター配列で672
p、搭載する半田ボールの搭載前の大きさがφ0・76
mmである。
ランド部を説明するための部分拡大断面図である。図2
に示すように、4コーナー以外のボールランド7の寸法
は0.8mmで、S/R開口径11は0.63mmであ
る。なお、図2において、16はS/R(ソルダレジス
ト)、12はボールランド径である。
ボールランド7Aのそれぞれにφ0.76mmの半田ボ
ール2ヶを搭載したときのボール高さが、4コーナー以
外のランド径0・8mm、S/R開口径0.63mmの
ボールランド7にφ0.76mmの半田ボールを1ヶを
搭載したときのボール高さと同じになるように設計し
た。
定するが、ボール強度を保つ意味でS/R開口径を大き
くする場合は、ボールランド径も大きくする方が望まし
い。半田容量が2倍の場合にボール高さが同じになるよ
うなS/R開□径を近似的に算出すると、0・93mm
となる。これに合わせて、ボールランド径を、1.10
mmとした。
ランド7Aの接触面積が約2倍に増加するので、半田ボ
ール6Aとボールランド7Aの接着強度も約2倍に増加
する。また、ボール高さを揃えるので、ボールランド径
変更による実装時の接続不良が増えることもない。
態で耐温度サイクル性試験を実施した場合、パッケージ
コーナーの半田接続部に大きな応力がかかり、コーナー
部の半田ボールの剥離によるオープン不良が多発してい
たが、本実施例では半田ボール6Aとボールランド7A
の接着強度が従来より増加したため、半田ボール6Aの
剥離が発生しなくなり、実装信頼性が向上した。
に示すような製造方法で実現できる。図3は、本発明の
BGA半導体装置の製造方法の一実施例を工程順に説明
するための工程断面図である。
片側の面のボールランド7にフラックス13を塗布す
る。
ル取付マスク治具14を位置よくセッティングする。
ク治具14の、ボールを位置決めするためのホール15
に半田ボール6を流し込んでセットする。
は1サイズのみで、パッケージ4コーナーのボールラン
ド7Aの上部に位置する治具のホール15Aの径は半田
ボール6が2ヶずつ入るような大きさになっている。そ
の他のホール16の径は、半田ボール6が1ケずつ入る
大きさである。
取付マスク治具14を載せたままリフローを通して、半
田ボール6をボールランド7に接着する。このとき、4
つのコーナー部に搭載された2ヶの半田ボール6は、こ
こで一つの大きなボールとなる。
ル付けは完了する(図3(e)参照)。
発明は上記実施例に限定されるものではなく、本発明の
原理に準ずる各種変形を含むことは勿論である。例え
ば、パッケージ基板はプラスチック基板に限るものでは
なく、本実施例と同様にパッケージコーナー部のボール
接続部に最も大きな応力が発生するものには全て同様に
適用できる。
ビティーダウンタイプに限るものではなく、キャビティ
ーアップタイプに適用することも可能である。但し、こ
の場合は、応力が最もかかるボール接続部の位置が異な
るので、十分に応力のかかり方を検討した後、設計する
必要がある。
記記載の効果を奏する。
ドと半田ボールの剥離の発生を回避し、実装信頼性を向
上する、ということである。
後の耐温度サイクル性試験においてコーナー部のパッケ
ージ基板のボールランドと半田ボールの界面に大きな応
力が生じ、半田ボール剥離が発生するため実装信頼性が
低かったが、本発明のBGA半導体装置によれば、ボー
ルランドと半田ボールの接触面積を大きくすることで接
着強度が増強されるので、ボールランドと半田ボールの
剥離が発生しなくなり、実装信頼性を向上する。
の半田を取り付けると半田ボール高さが変化するが、本
発明によれば、径を大きくしたボールランドに取り付け
る半田ボールは半田容量を多くして、半田ボール高さを
全て均一にするのでコプラナリティーへの影響は少な
い。
半田ボールの接着強度をあげることで実装信頼性を向上
させたものであり、コーナーミッシングのようにピン数
に影響を与えることがない。さらにコーナー部のボール
ランド径のみをを大きくするのであれば、配線の引き回
しに影響を与えることもない。
よれば、同一サイズの半田ボールをボールランドに複数
搭載することで、取付半田ボールの半田容量を多くする
ので、煩雑な作業をすることなしに、ボールランド径を
大きくした半田ボールの半田容量を他の半田ボールより
多くすることが可能となる。
温度サイクル性を向上させた半導体装置を提供すること
が可能である。
(a)は断面図、(b)は平面図である。
明するための部分拡大断面図である。
明する工程断面図である。
り、(a)は断面図、(b)は平面図である。
面図である。
示す図であり、(a)は平面図、(b)は(a)のA−
A′線断面図である。
Claims (2)
- 【請求項1】半導体チップと、配線パターンを有する基
板と、前記半導体チップと前記半導体チップの電極と前
記基板の配線パターンの接続部を少なくとも覆う封止樹
脂と、前記基板の片面に外部接続端子として取付けられ
た半田ボールと、を備えてなる半導体装置において、 前記半田ボールが前記配線パターンを有する基板の同一
面上に設けられ、少なくとも4つのコーナーに位置する
半田ボールの取付電極の径が、他の箇所の取付電極の径
よりも大きく、少なくとも前記4つのコーナーの半田ボ
ールは、他の箇所の半田ボールの半田容量の複数倍とさ
れ、且つ前記4つのコーナーに位置する半田ボールの高
さが他の箇所の半田ボールと同じ高さであることを特徴
とする半導体装置。 - 【請求項2】半導体チップと、配線パターンを有する基
板と、前記半導体チップと前記半導体チップの電極と前
記基板の配線パターンの接続部を少なくとも覆う封止樹
脂と、前記基板の片面に外部接続端子として取付けられ
た半田ボールと、を備えてなる半導体装置の製造方法に
おいて、 少なくとも4つのコーナーに位置する半田ボールの取付
電極の径が、他の箇所の取付電極の径よりも大きく、 使用する半田ボールは1サイズとし、 前記4つのコーナーの取付電極の上部に位置するボール
取付マスク治具のホールの径は前記半田ボールが複数入
るような大きさとされ、他の箇所のホールの径は前記半
田ボールが1ケずつ入る大きさとされ、前記ボール取付
マスク治具を基板上に配置させた状態でリフローを通し
て、半田ボールを前記取付電極に接合し、これにより、
且つ前記半田ボール高さは他の箇所の半田ボールと同じ
とする、ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19515897A JP3016380B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19515897A JP3016380B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1126637A JPH1126637A (ja) | 1999-01-29 |
JP3016380B2 true JP3016380B2 (ja) | 2000-03-06 |
Family
ID=16336403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19515897A Expired - Fee Related JP3016380B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3016380B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6128756B2 (ja) * | 2012-05-30 | 2017-05-17 | キヤノン株式会社 | 半導体パッケージ、積層型半導体パッケージ及びプリント回路板 |
-
1997
- 1997-07-04 JP JP19515897A patent/JP3016380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1126637A (ja) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5708567A (en) | Ball grid array semiconductor package with ring-type heat sink | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
JP3627158B2 (ja) | 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法 | |
US5739588A (en) | Semiconductor device | |
US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
US6300685B1 (en) | Semiconductor package | |
KR100587081B1 (ko) | 개선된 열방출 특성을 갖는 반도체 패키지 | |
US6844219B2 (en) | Semiconductor device and lead frame therefor | |
KR100392720B1 (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2000232186A (ja) | 半導体装置およびその製造方法 | |
JP3016380B2 (ja) | 半導体装置 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JP3587043B2 (ja) | Bga型半導体装置及び該装置に用いるスティフナー | |
US20050035444A1 (en) | Multi-chip package device with heat sink and fabrication method thereof | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP2768315B2 (ja) | 半導体装置 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JP4677152B2 (ja) | 半導体装置 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP2685039B2 (ja) | 半導体装置 | |
JP2000216282A (ja) | エリアアレイ電極型デバイス、それを実装する配線基板構造、及び回路基板実装体、並びにその実装方法 | |
JP3271500B2 (ja) | 半導体装置 | |
US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |