JPH0378066A - デバイス切断方法 - Google Patents

デバイス切断方法

Info

Publication number
JPH0378066A
JPH0378066A JP2205333A JP20533390A JPH0378066A JP H0378066 A JPH0378066 A JP H0378066A JP 2205333 A JP2205333 A JP 2205333A JP 20533390 A JP20533390 A JP 20533390A JP H0378066 A JPH0378066 A JP H0378066A
Authority
JP
Japan
Prior art keywords
channel
byte mode
control unit
data
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2205333A
Other languages
English (en)
Other versions
JPH0623967B2 (ja
Inventor
Maurice E Carey
モーリス・エドワード・カレイ
Gerald H Miracle
ジエラルド・ホルト・ミラクル
James T Moyer
ジエームズ・セオドレ・モイヤー
Richard A Neuner
リチヤード・アンドリユー・ヌーナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0378066A publication Critical patent/JPH0378066A/ja
Publication of JPH0623967B2 publication Critical patent/JPH0623967B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はデータ処理装置に関し、特に制御ユニットとチ
ャネルを接続する拡張ユニットに関する。
B、従来技術および課題 ユニット  つた■ 0サブシスームにつ支ビζ I10サブシステムの一般的構成はよ(知られているが
、理解を助けるために本発明に適用されるシステムの概
要を簡単に説明する。拡張ユニットを有しないシステム
ではI10デバイスと主プロセツサ・メモリ間のデータ
転送において、デバイスからメモリまでに制御ユニット
、直列リンクまたは並行バス、チャネル、データ・ステ
ーシャ・そしてデータ・ステーシャとメモリの中央プロ
セッサを接続するコンポーネントを含むこととなる。デ
ータ転送に係るデータはメモリが保持し、さらにメモリ
はチャネル・プログラム■10デバイスと現転送データ
に関する情報を持った制御ブロックを持つ。制御ユニッ
トは特定のデバイスの特定要求に対するチャネルの一船
釣コマント構成を持つ。
チャネルと制御ユニットが直列リンクで接続されている
とすると、リンクはデータおよび制御情報を直列に転送
する。チャネルと制御ユQットが並行バスで接続されて
いるとすると、データはOEMIプロトコルと呼ばれる
プロトコルに従って転送される。拡張ユニットはチャネ
ルの直列リンクおよび制御ユニットの並行バスとを接続
可能である。並行バスはチャネルと制御ユニットおよび
転送を制御するタグ・ラインとよばれる他ライン間のバ
イト転送のための2つのセットを有している。拡張ユニ
ットのプロトコルは直列チャネルのプロトコルと並行バ
ス制御ユニットのプロトコルの橋渡しをする。並行バス
によって制御ユニットに接続されたチャネルを並行チャ
ネルと呼び、直列リンクによって制御ユニットに接続さ
れたチャネルを直列チャネルと呼ぶ、チャネルは特定の
マイクロ・コードがロードされた場合に直列チャネルま
たは拡張チャネルとなる。ここまでの拡張チャネルおよ
び拡張チャネルの説明によって以下説明する本発明は十
分に理解されることと思う、並行バス拡張およびI10
サブシステムにおけるOEMfバス構成、拡張チャネル
および拡張ユニットに使用されるすべてのフレーム構成
については本件米国出願と同日米国特許出願39275
4号を参照されたい。
バイト・モー  よびノンバイ ・モー  −゛バイス 本説明において、デバイスとそれらの制御ユニットは2
つの特徴を持っている。並行バスとどのようにして接続
、切断がなされるが、およびデータ・バイトがどのよう
にして並行バス上を転送するかである。制御ユニットお
よびデバイスは物理的に接続状態のままである。初期選
択と言われる処理では複数デバイスの1つおよび関連制
御ユニットがバスおよび関連チャネルと論理接続する・
デバイスおよびその制御ユニットが切断されると、他の
複数デバイスはいくつかのバスおよびチャネルとの接続
が可能となる。
バイト・モード・デバイス(バイト多重デバイスともい
う)はバイトが転送され、または初期選択(かつ、いか
なるバイトも未転送)の後、切断可能である。−船釣に
バイト・モード・デバイスは1バイト転送の後切断され
る。ノンバイト・モード・デバイス(バースト・モード
・デバイスということもある)はすべての処理を通じて
接続状態にある。
デ:ノji1動二り 並行バス上のいくつかのデータ転送はインターロックさ
れている。各バイトについて、制御ユニットはサービス
・イン(あるいはデータ・インと呼ばれる関連タグ)と
呼ばれるタグを発生し、チャネルはサービス・アウト(
あるいはデータ・アウトと呼ばれる関連タグ)と呼ばれ
るタグを発生する。データ・ストリーミングと呼ばれる
データ転送モードにおいて、制御ユニットおよびチャネ
ルはバイトの転送時および受領時にこれらのタグを発生
する。しかし、タグは時間的にオーバーラツプされる必
要はない。データ・ストリーミング中、これらのタグは
制御ユニットによってカウントされ、イン・タグおよび
アウト・タグのカウントが比較されてバイト・ロスのチ
エツクがされて、結果がチャネルへ送られる。
−M的に、カード・パンチのような低速デバイスもバイ
ト・モードおよびインターロック・モードで動作する。
磁気ディスク・ドライブのような高速デバイスは通常、
ノン・バイト・モードおよびデータ・ストリーミング・
モードで動作する。
他の組合せも他のデバイスでは有効である。例えば、バ
イト・モード・デバイスがコマンド受領に接続され、読
み取り処理のためのバッファ充填のごとき予備処理の実
行時には切断され、さらにデータ・ストリーミング・モ
ードでデータの高速転送時には再接続される。
C1発明の概要および解決課題 本技術の1つの目的は従来並行チャネルが処理してきた
ようなバイト・モードおよびノンバイト・モード両者の
処理実行可能な拡張ユニットを提供することである。前
述の米国特許出願第392754号に記載のフレーム構
成が本発明の拡張ユニットおよび、この拡張ユニットが
バイト・モードとノンバイト・モードの両者の処理を実
行可能とする拡張ユニットの処理のために用いられてい
る。
本発明のもう1つの目的はデータ・ストリーミング・モ
ードでバイト・モード装置の処理を実行可能とする拡張
ユニットを提供することである。
いくつかの従来の並行チャネルはバイト・モード装置の
処理をデータ・ストリーミング・モードで行っていた。
本発明では並行制御ユニットは修正(公知技術によって
)され、チャネルおよび拡張ユニットの処理実行中、デ
ータ・ストリーミングの遅延がされるようにしである。
これは直列リンク上の伝播フレームの時間遅延によって
なされる。
他の特徴については以下の実施例の説明から明らかにな
ることと思われる。
D、実施例 1゛のシスームについて 第1図には中央プロセッサ12、主メモリ13、チャネ
ル15、主メモリとともにチャネル15と他のチャネル
(図示せず)と接続されたデータ・ステーシャ16、I
10デバイス17a、17b。
17c、デバイスに接続された制御ユニツ)19a、1
9b、および拡張ユニット22が示されている。拡張ユ
ニット22は並行バス24によって制御ユニットに接続
され、双方向直列リンク18.20によってチャネルに
接続されている。
デバイスおよびその制御装置には各種の接続タイプおよ
びデータ転送タイプを割当てることが可能である。制御
ユニット19aおよびそのデバイス17aと17bはバ
イト・モードで動作し、制御ユニット19bとそのデバ
イス17cはノンバイト・モードで動作する。(バイト
・モード制御ユニットは通常1つ以上のデバイスととも
に動作するが、図面中に描かれたデバイス数はこれを考
慮したものではない)バイト・モード・デバイス17a
はインターロック・モードで動作し、バイト・モード・
デバイス17bはデータ・ストリーミング・モードで動
作する。制御ユニット19aは後に述べるようにデータ
・ストリーミング・モードの処理に適するように修正さ
れることが望ましいが、デバイスおよびその制御ユニッ
トはOEMlプロトコルに従った従来のものである。
シ1アル・フレーム・フォーマット 直列リンク1B、20上のフレームはフレーム・コンテ
ント・バイトと呼ばれる1つ以上のバイト、フレーム・
スタート・バイト、フレーム・エンド・バイトを有する
。チャネルおよび拡張ユニットの両者はフレームを転送
しない間はアイドル・キャラクタを転送する。フレーム
中に含まれるバイトの1つはそのフレーム・タイプを示
す0例えば、データ・フレーム、制御フレーム・テスト
・フレーム、コマンド・フレーム、状況フレーム等であ
る。バイトのいくつかはフラグまたはコードを送り、い
くつかのバイトは他の情報を送る。
フレーム構成の詳細は前述の米国特許出願392754
号に記載されている。しかし、このフレーム構成はこの
プロトコルの下で転送されるデータの1例として示すに
過ぎないものである。
祈…這択盈よグ朗所 並行バス上で特定のI10デバイスの選択あるいは他の
処理のための連続ステップが実行される。
このシーフンスにおいて、制御ユニットはCCWからコ
マンド・バイトを受領し、デバイスがコマンドを実行可
能かを示す状況バイトを戻す。初期選択シーケンスの一
部としてセレクト・アウトおよびホールド・アウトがバ
ス上に発生され、制御ユニットはオペレーショナル・イ
ンの信号を発生する。デバイスが選択されると、セレク
ト・アウトおよびホールド・アウトが消えるまで切断で
きない、従来から、バイト・モード・デバイスを伴うチ
ャネル処理は初期選択の後ホールド・アウトおよびセレ
クト・アウトを消去し、その後デバイスの切り離しがさ
れる。ノンバイト・モード・デバイスを伴うチャネル処
理はデータ転送が完了し、制御ユニットがデバイス・終
了状況を与えるまでこれらのタグを放棄することはない
。初期選択のために、拡張チャネルおよび拡張ユニット
はパラレル・バス上におけるこの従来からの処理を協同
して実行する。
デ!す≦り旧支碌 この連続ステップの最初の段階において、チャネルはア
イドル・・すなわち、スタート・サブチャネルや実行関
連命令を持たない状態にある。チャネルはポーリング可
能(Enable Polling)とするためにコー
ド(hex OA)を伴ってアウトバウンド制御フレー
ムを転送する。ステップのその後のシーケンスはバイト
・モード・デバイスがバイト・モード処理を続行するた
めの再結合の準備が出来た時に続けられる。
1、拡張ユニットはOEMIプロトコルにおいて普通実
行されるようにセレクト・アウトおよびホールド・アウ
トを送出し、チャネルに実行応答(Response 
Executed)のためにコード(hex 82)を
伴ってインバウンド制御フレームを転送する。
この例において、デバイスは再結合の準備が完了してい
る。ブロッキングのセレクト・アウトの標準ステップが
実行され、オペレーショナル・イン(Operatio
nal In)が発生され、バス・イン(Bus In
)にデバイス・アドレスが送出され、アドレス・インの
タグの発生が行なわれる。
2、拡張ユニットはチャネルに対して接続制御ユニット
のためのコード(hex8A)および第3のバイト中の
デバイス・アドレスを伴って制御フレームを転送する。
(拡張ユニットはデバイス接続理由については知らない
。デバイスはポーリング・シーケンスとの接続によりデ
バイス初期か処理を開始し、バイト・モードで処理を続
行するか、または第2状況を送出することも可能である
。)3、チャネルは主メモリにアクセスし、制御フレー
ム中のアドレスによって識別されたデバイスの制御ブロ
ックをフェッチする。
4、ステップ2に連続して、拡張ユニットはバス・アウ
ト(Bos 0ut)上にすべてOビットのバイトを送
出し、デバイス・アドレスを承認するためにコマンド・
アウト(Command 0ur)を出力する。
制御ユニットはアドレス・イン(Address In
)を消失させ、拡張ユニットはコマンド・アウト(Co
ma+and 0ut)を消失させる。
5、制御ユニットはサービス・イン(Serviice
In)またはデータ・イン(Data In)を出力し
データ転送を続行させる。(サービス・イン(Serv
iceIn)はインターロック・モードでデータ転送を
開始させ、デ、−タ・イン(Data In)はデータ
・ストリーミング・モードでデータ転送を開始させる)
デバイスおよび制御ユニットはここで接続完了である。
6、サービス・インまたはデータ・インに応答して、拡
張ユニットはチャネルに対してデータ再接続のためのコ
ード(hex9A)を伴ってインバウンド制御フレーム
を転送する。制御ユニットからのタグはそれ自体ではデ
バイス再接続状態と出来ないことに注意されたい。デバ
イスが再結合されない場合はチャネルは後で述べる適当
な処理を実行する。
チャネルがデータ再接続フレームを受領した後は、以下
に示すステップを実行する。
7、チャネルはデバイスがバイト・モード・デバイスで
あるかを確認するため主メモリ中の制御ブロックをテス
トする。(デバイスがバイト・モード・デバイスでない
ときはチャネルによって使用される構成テーブルにエラ
ーが生じ、それが訂正されるまで処理の続行は不可能と
なる)。
8、デバイスがバイト・モード・デバイスである場合、
チャネルはデータ転送モードのためのサブチャネルをテ
ストする。デバイスが現状においてデータ転送モードに
ない場合はチャネルは選択リセットと呼ばれる従来から
の処理を実行する(コードhex72とともに制御フレ
ームを使用して行なわれる)。
9、デバイスがデータ転送モードにあるとき、チャネ)
L/ ハロ1認ユニツトに対してサブチャネルからの活
動コマンドを含むコマンド更新(Coa+mandUp
date)フレームを転送するとともに、デバイス°ア
ドレス・フラグ、デバイスが最初に選択された時点で使
用されたパラメータを転送する。1つのパラメータであ
るバイト・モード(Byte Mode)はデバイスが
バイト・モードであることを示すためにセットされる。
データ転送が読み取り処理である場合、読み取りデータ
要求がこのコマンド更新フレームあるいは連続する読み
取りデータ要求フレーム中において拡張ユニットに転送
される。
データ転送が書き込み処理であればチャネルは1つある
いは、それ以上の書き込みデータ・フレームを転送する
10、  拡張ユニットがコマンド更新フレームを受領
し、1バイト以上のデータまたは終了フラグを転送する
能力を有するときは、拡張ユニットはサービス・アウト
、データ・アウト、またはコマンド・アウト(ストップ
)によってサービス・イン、データ・インに対して応答
する。
11、  デバイスが切断された後は拡張ユニットは制
御ユニットの切断を示すコード(hex92)を伴って
制御フレームを転送する。、(バイト・モード・デバイ
スはデータ転送が終了するまで終了状況(ending
 5tatus)を出すことはない)チャネルは次にデ
バイスが再接続されたときに処理を続行できるようにデ
バイスの制御ブロックを更新する。拡張チャネルによる
これらの処理はバイト・モード・デバイスの処理のため
に構築された並行チャネルにおいて実行されている。
−−・ストリーミングの ステップ6において、制御ユニットはインターロック・
モードのデータ転送を開始するためのサービス・インを
生成するか、またはデータ・ストリーミング・モードで
開始するためのデータ・インを生成する。読み取り処理
においては、制御ユニットはサービス・アウトが生成さ
れ、サービス・インが消失するまで待期する。サービス
・アウトが並行バス上に現れたときに、制御ユニットは
次のバイトをバス・イン上に出し、データ転送を続ける
ためにサービス・インを送出する。このようにインター
ロック・モードではステップ6からステップ9に至るま
でタグ・シーケンスが遅延を発生させる。
データ・ストリーミング・モードにおける読み取り処理
において、制御ユニットはバス上のデータ・アウトの発
生を待つことなく第1バイトの直後にバス上に第2バイ
トを送出し、サービス・インを送出する。読み取りデー
タ転送はインターロック処理で述べたようにステップの
終了まで開始されないことが望ましい。結果として制御
ユニットは他のデータ転送でもよく知られているインタ
ーロック・モードで第1バイトを転送するように修正さ
れる。
E6発明の効果 上述のごとく、本発明によればバイト・モードおよびイ
ン・バイト・モード両者の処理実行可能な拡張ユニット
が実現できる。
【図面の簡単な説明】
第1図は本発明に係る拡張チャネル、拡張ユニットおよ
び制御ユニットの構成を示すブロック図である。 12・・・中央プロセッサ、13・・・主メモリ15・
・・チャネル、16・・・データ・ステーシャ17a、
17b、17 c−デバイス 19a、19b・・・制御ユニット、22・・・拡張ユ
ニット

Claims (2)

    【特許請求の範囲】
  1. (1)バイト・モード・デバイスおよびノンバイト、モ
    ード・デバイスを制御可能な制御ユニットと、 上記制御ユニットに接続され、所定プロトコルに従つて
    データ転送を実行する並行バスと、データ転送のための
    チャネル・プログラムを実行するチャネルとを有するデ
    ータ処理装置であり、チャネルの直列リンクに対する接
    続手段、リンク上のフレームの授受手段、並行バスに対
    する接続手段、並行バス上でのデータ転送およびデータ
    転送に係わる処理を実行する手段とを有する拡張ユニッ
    トを有し、 上記拡張ユニットは、 バイト・モード・デバイスとしての切断をデバイスに認
    めるプロトコルに従つてバイト・モード・デバイスの初
    期選択を実行する手段と、 チャネルからのフレームに応答して並行バス上でのポー
    リング・シーケンスを開始する手段を持つデバイス再接
    続手段と、 ポーリング・シーケンス実行中に並行バス上のデバイス
    リアドレスに応答して、デバイス・アドレスを持つ制御
    フレームをチャネルに転送する手段と、 活動コマンド、関連フラグ、パラメータを含むチャネル
    からの連続するフレームに応答してデータ転送を続行す
    る手段と、 制御ユニットによる切断に応答して、制御ユニットが切
    断されたことを示すフレームをチャネルに対して転送す
    る手段とを有し、 上記チャネルはデバイスが再接続されたときに処理を続
    行可能とするためにデータ転送の制御ブロックを更新す
    る機能を持ち、 データ転送が完了したことを示すフレームをチャネルに
    対して転送する手段とを有することを特徴とするデータ
    処理装置。
  2. (2)上記拡張ユニットは、チャネルからのコマンド・
    フレーム中のパラメータ(バイト・モード)を検知する
    手段を有し、パラメータがデバイスがバイト・モード・
    デバイスであることを示す場合には制御ユニットを初期
    選択の後に切断し、パラメータがデバイスはノンバイト
    ・モードであることを示しているときは初期選択後の切
    断を回避するようなバス上のタグ・ラインを処理する手
    段とを有することを特徴とする請求項1のデータ処理装
    置。
JP2205333A 1989-08-11 1990-08-03 デバイス切断方法 Expired - Lifetime JPH0623967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39262989A 1989-08-11 1989-08-11
US392629 1989-08-11

Publications (2)

Publication Number Publication Date
JPH0378066A true JPH0378066A (ja) 1991-04-03
JPH0623967B2 JPH0623967B2 (ja) 1994-03-30

Family

ID=23551372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2205333A Expired - Lifetime JPH0623967B2 (ja) 1989-08-11 1990-08-03 デバイス切断方法

Country Status (3)

Country Link
US (1) US5559972A (ja)
EP (1) EP0412269A3 (ja)
JP (1) JPH0623967B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8230816B2 (en) 2004-11-24 2012-07-31 Richell U.S.A., Inc. Freestanding pet barrier
JP5170957B2 (ja) * 2003-09-25 2013-03-27 コンビ株式会社 乳幼児用フェンス

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867648A (en) * 1996-10-09 1999-02-02 General Signal Corporation High speed heterogeneous coupling of computer systems using channel-to-channel protocol

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425664A (en) * 1975-11-26 1984-01-10 Bell Telephone Laboratories, Incorporated Multiport programmable digital data set
US4156111A (en) * 1977-05-18 1979-05-22 Honeywell Information Systems Inc. Apparatus for transition between network control and link control
US4205200A (en) * 1977-10-04 1980-05-27 Ncr Corporation Digital communications system utilizing controllable field size
US4463421A (en) * 1980-11-24 1984-07-31 Texas Instruments Incorporated Serial/parallel input/output bus for microprocessor system
US4396984A (en) * 1981-03-06 1983-08-02 International Business Machines Corporation Peripheral systems employing multipathing, path and access grouping
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
US4453211A (en) * 1981-04-28 1984-06-05 Formation, Inc. System bus for an emulated multichannel system
US4494194A (en) * 1982-09-30 1985-01-15 Burroughs Corporation Line support processor for data transfer system
US4577317A (en) * 1983-04-15 1986-03-18 Ics Electronics Corporation Method for extending a parallel data bus
US4571671A (en) * 1983-05-13 1986-02-18 International Business Machines Corporation Data processor having multiple-buffer adapter between a system channel and an input/output bus
US4623997A (en) * 1984-12-13 1986-11-18 United Technologies Corporation Coherent interface with wraparound receive and transmit memories
US4712176A (en) * 1985-02-11 1987-12-08 International Business Machines Corp. Serial channel interface with method and apparatus for handling data streaming and data interlocked modes of data transfer
US4860200A (en) * 1985-07-03 1989-08-22 Tektronix, Inc. Microprocessor interface device for coupling non-compatible protocol peripheral with processor
JPH0816891B2 (ja) * 1985-10-01 1996-02-21 株式会社日立製作所 チヤネルシステム
JP2550311B2 (ja) * 1985-11-20 1996-11-06 株式会社日立製作所 磁気デイスクの多重制御方式
JPS62251951A (ja) * 1986-04-22 1987-11-02 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション デ−タ処理システム
US4787029A (en) * 1986-09-29 1988-11-22 Gte Communication Systems Corporation Level converting bus extender with subsystem selection signal decoding enabling connection to microprocessor
US4975869A (en) * 1987-08-06 1990-12-04 International Business Machines Corporation Fast emulator using slow processor
US4837680A (en) * 1987-08-28 1989-06-06 International Business Machines Corporation Controlling asynchronously operating peripherals
JPS6470858A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Data transfer system
WO1989002633A1 (en) * 1987-09-21 1989-03-23 Unisys Corporation Peripheral controller
US4947366A (en) * 1987-10-02 1990-08-07 Advanced Micro Devices, Inc. Input/output controller incorporating address mapped input/output windows and read ahead/write behind capabilities
US4878173A (en) * 1988-05-16 1989-10-31 Data General Corporation Controller burst multiplexor channel interface
US4866609A (en) * 1988-06-22 1989-09-12 International Business Machines Corporation Byte count handling in serial channel extender with buffering for data pre-fetch
US4939735A (en) * 1988-07-21 1990-07-03 International Business Machines Corporation Information handling system having serial channel to control unit link
US4959833A (en) * 1989-03-08 1990-09-25 Ics Electronics Corporation Data transmission method and bus extender

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170957B2 (ja) * 2003-09-25 2013-03-27 コンビ株式会社 乳幼児用フェンス
US8230816B2 (en) 2004-11-24 2012-07-31 Richell U.S.A., Inc. Freestanding pet barrier

Also Published As

Publication number Publication date
EP0412269A2 (en) 1991-02-13
US5559972A (en) 1996-09-24
JPH0623967B2 (ja) 1994-03-30
EP0412269A3 (en) 1992-02-26

Similar Documents

Publication Publication Date Title
US4562533A (en) Data communications system to system adapter
US5434980A (en) Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link
US5944797A (en) Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link
US5317692A (en) Method and apparatus for buffer chaining in a communications controller
US6449289B1 (en) Multi-processor bus protocol system
JPH0526221B2 (ja)
JPH0378066A (ja) デバイス切断方法
JP3500565B2 (ja) メッセージ分割通信方法及び通信システム
EP0055741B1 (en) Input/output system and method of communication for peripheral devices in data processing system
JPH05175966A (ja) 多重伝送方法
JPS6236940A (ja) 自動車内デ−タ通信装置
US7512082B1 (en) Tracking transaction status for a bus system providing legacy bus compatibility
JP2713204B2 (ja) 情報処理システム
JP4666369B2 (ja) Usbデバイス
JP2573790B2 (ja) 転送制御装置
JPS59119439A (ja) バツフア・ビジ−回避方式
JPH0478249A (ja) 通信制御方法
JPH02149049A (ja) 通信制御方式
JPS6294042A (ja) 通信制御装置
JPH02210932A (ja) 制御装置
JPS6394362A (ja) バス結合装置
WO1982000374A1 (en) Input/output processor and method of communication for data processing system
JPH0830536A (ja) 入出力システムおよびチャネル装置、入出力装置
JPH0457437A (ja) データ伝送制御装置
JPS62164345A (ja) 通信制御装置