JPH0377116A - バス中継回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ業上の利用分野） この発明は、多段バス構成の通信装置により、制御信号
の有意期間に送出信号をデータバス上に送出し、その送
出信号を多段のバスに中継・伝送するバス中継回路に関
するものである。

（従来の技術） 第３図は例えば「インタフェース回路の設計Ｊ猪飼国夫
著（ＣＱ出版株式会社昭和５８年１２月２０日発行、第
３７頁）に記載されたこの種の従来のバス中継回路をよ
り理解し易いように変形して示した図である。同図にお
いて、（ｌａ）　、　（ｌｂ）は送出回路、（２）は中
継回路、（３）は各送出回路（ｌａ）　。

（ｌｂ）及び中継回路（２）に共通接続されたデータバ
ス、（４）はデータバス（３）を“Ｈ”レベルにプルア
ップするプルアップ抵抗Ｒ６を示し、上記送出回路（ｌ
ａ）　、　（１ｂ）には、例えば送出回路（１ａ）には
、バス（３）にデータを送出するタイミングを示す”Ｌ
”レベルを有意とする制御信号Ｇｏ　（５）を生成する
制御回路（６）　　　アウトプットイネーブル端子０Ｅ
を有し、これに上記制御信号Ｃｏ　（５）を加えること
により、その有意期間のみデータＤ。を反転させて送出
信号ＳＤｏとしてデータバス（３）上に送出する３ステ
ートのデータバスドライバゲ−１−（７）を有する。ま
た、上記中継回路（２）には、波形の整形と増幅を行う
データ中継ドライバゲート（８）を有し、（９）はその
中１！侶号Ｒ５Ｄである。なお、送出回路（１ｂ）にも
上記送出回路（１ａ）と同−構成のものを有する。

次に、動作について説明する。送出回路（ｌａ）の制御
回路（６）から“Ｌ”レベルの制御信号Ｇｏ　（５）が
データバスドライバゲート（７）のアウトプ・ントイネ
ーブル端子ＯＥに加えられると、制御信号Ｃ０（５）の
有意の′Ｌ”レベルである期間のみ送出信号ＳＤ、はデ
ータバス（３）に送出され、中継回路（２）のデータ中
継トイラバゲート（８）により波形整形及び増幅され、
中継信号Ｒ５Ｄ　（９）が中継出力される。

〔発明が解決しようとする課題〕

従来のバス中継回路は、上記のように構成されているの
で、送出回路（１）　　（（ｌａ）　、　（ｌｂ）の総
称）により出力される送出信号ＳＤｏを受信する中継回
路（２）が信号の識別誤りを起こすことがある。

このことをＳ４図を用いて説明する。制御信号ｃｏ　（
５）が有意の°“Ｌ”レベルでデータバスドライバゲー
ト（７）のイネーブル期間ｔ。で送出信号ＳＤ。

が送出され、このイネーブル期間ｔ、の終了時点でデー
タバスドライバゲート（７）の出力はハイインピーダン
ス状態となる。一般に、データバス（３）に接続される
各送出回路（１）の全データバスドライバゲート（７）
がハイインピーダンス状態のときに、データバス（３）
のレベルを確定し、インピーダンスを下げるためにプル
アップ抵抗Ｒｏ　（４）でプルアップしてデータバス（
３）を安定したＨ”レベルに維持している。

しかしながら、第４図に示した送出信号ＳＤＯのように
、これがＬ“レベルである期間に、制御信号ｃｏ　（５
）のイネーブル期間ｔ、が終了してしまうと、プルアッ
プ抵抗（４）、送出回路（ｌａ）　、　（ｌｂ）の浮遊
容量等によって決まる時定数を持ってそのレベルは徐々
に増大する。

一方、データバス（３）上の送出信号ＳＤ０を受信する
側のデータ中継ドライバゲート（８）は、送出信号ＳＤ
Ｏの電圧レベルを判定するための閾値ＶＴ）Ｉを有して
おり、送出信号ＳＤＯのレベルが閾値ＶＴＨに立上がる
までの電圧上昇時間としてｔＤＴＨを要したとすれば、
この分だけ送出信号ＳＤ０のレベル状態が延長されたよ
うに受信側での中継回路には見える。

そのため、送出信号ＳＤｏを受信する中継回路（２）が
、送出信号ＳＤ、のレベル“Ｌ”レベルを条件にデータ
を処理する回路構成をとる場合には、無意信号を有意信
号として識別誤りを起こしてしまうというような問題点
があった。

これに対し、電圧上昇時間ｔ。Ｔ□を短縮するべく、送
出信号ＳＤｏのプルアップ抵抗（４）の抵抗値を下げる
という方法があるが、この方法の場合、消費電流が増大
するという欠点があり、特に、送出信号ＳＤｏがパラレ
ルである時には、この消費電流の増大が著しく、使用す
る電源の容量増大及びこれに伴ない装置が高価となる問
題があった。

この発明は、上記の問題点を解消するためになされたも
ので、データバス上の送出信号を受信する中継回路が無
意信号を有意信号として識別誤りする事態を未然に防止
することのできるバス中継回路を得ることを目的とする
。

〔課題を解決するための手段〕

この発明に係るバス中継回路は、制御信号の有意期間に
送出信号をデータバス上に送出し、その送出信号を他段
のバスに中継伝送するバス中継回路において、プルアッ
プ（またはプルダウン〉抵抗でプルアップ（またはプル
ダウン）されたデータの伝送を行うデータバスと、上記
プルアップ（またはプルダウン）抵抗より抵抗値の小さ
いプルアップ抵抗でプルアップ（またはプルダウン）さ
れた制御信号の伝送を行う制御信号バスと、制御信号の
有意期間に上記データバスに送出データを送出すると共
に、上記制御信号バスに上記制御信号を送出する送出回
路と、上記データバス上の送出データと上記制御信号バ
ス上の制御信号を受け、受信した制御信号の有意期間の
み上記送出データを中継出力する中継回路とを備えたも
のである。

（作用） この発明におけるバス中継回路は、制御信号バスがデー
タバスに比べ低抵抗でプルアップ（またはプルダウン）
されているため、制御信号バス上で、電圧上昇の時間ｔ
ＣＴＨの短縮した制御信号が得られ、中継回路において
、この制御信号の有意期間のみ送出データを中継出力す
るようにしているため、データバス上の送出データの電
圧上昇時間ｔＤＴＨが長くても送出データの識別誤りを
防止できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図において、従来のバス中継回路を示した第３図と
同一の符号を付したものは、それぞれ同一の要素を示す
。そして、これら以外の（ｌＯ）は各送出回路（１）及
び中継回路（２）に共通接続され、制御信号ｃ０（５）
を伝送する制御信号バス、（１１）は制御信号バス（１
０）を°゛Ｈ”レベルにするプルアップ抵抗ＲＱ（４）
に比べ低抵抗値のプルアップ抵抗Ｒ１、（１２）はアウ
トプットイネーブル端子ＯＥを有し、これに制御信号（
５）を加えることにより、その有意期間のみ制御信号Ｇ
ｏ　（５）を制御信号ｃ１として制御信号バス（ｌＯ）
上に送出する３ステートの制御信号バスドライバゲート
、（１３）は中継回路（２）において制御信号Ｃ１の波
形の整形と増幅を行って制御信号Ｃ２として出力する中
継ドライバゲート、（１４）はアウトプットイネーブル
端子ＯＥを有し、これに制御信号中継ドライバゲート（
１３）の出力である制御信号Ｃ２を加えることにより、
そのＬ”レベルの有意期間のみイネーブルとなる中継選
択回路、（１５）は中継選択回路（１４）から出力され
る中継出力データＲ５Ｄい　（１６）は中継出力データ
Ｒ５Ｄ、をプルアップする抵抗である。

上記のように構成された本実施例の動作を以下に説明す
る。

先ず、制御回路（６）より出力された制御信号Ｃ０（５
）はデータバスドライバゲート（７）のアウトプットイ
ネーブル端子ＯＥに加えられる。これによりデータＤ０
が制御信号Ｃ３（５）の有意期間中にデータバスドライ
バゲート（７）から送出データＳＤ０としてデータバス
（３）に送出される。同様に制御信号Ｃ３（５）は制御
信号バスドライバゲート（１２）のアウトプットイネー
ブル端子ＯＥと入力端子に加えられ、制御信号Ｃｏ　（
５）がそれ自身の有意期間中に制御信号バスドライバゲ
ート（１２）から制御信号Ｃ０として制御信号バス（１
０）に送出される。そして、送出データＳＤ、と制御信
号Ｃ１は中継回路（２）内で各々データ中継ドライバゲ
ート（８）と制御信号中継ドライバゲート（１３）によ
って波形整形及び増幅が行われた後に、中継選択回路（
１４）に人力される。制御信号中継ドライバゲート（１
３）の出力である制御信号Ｃ２は中継選択回路（１４）
のアウトプットイネーブル端子ＯＥに加えられ、これに
より制御信号Ｃ２のデータ中継ドライバゲート（８）の
出力である中継データＲ５Ｄ　（９）が中継選択回路（
１４）から中継出力データＲ５Ｊ　（１５）として出力
される。中継出力データＲ５Ｄ＋　（１５）は制御信号
Ｃ２の有意期間が終わると、プルアップ抵抗（１６）に
よりＨ”　レベルに立上る。

すなわち、本実施例を第２図のタイムチャートで補足説
明すると、制御信号Ｃ６（５）が“Ｌ”レベルのｔＥ期
間送出回路（１）より送出信号ＳＤ０がデータバス（３
）に送出される。同時に、制御信号Ｃ１も制御信号バス
（１０）に送出される。制御信号Ｇｏ　（５）のＬ”レ
ベルの有意期間上つが終り制御信号Ｃ０（５）が“Ｌ”
レベルへ立上ると、制御信号バス（１０）とデータバス
（３）上の制御信号Ｃ１及び送出データＳＤＯは、それ
ぞれプルアップ抵抗Ｒ１（１１）とＲＱ　（４）により
′Ｈ”レベルへ立上がろうとする。

ここで、制御信号バス（１０）をプルアップする抵抗Ｒ
，（１１）の抵抗値が抵抗値Ｒ８（４）に比べ小さく設
定しているため、制御信号中継ドライバゲート（１３）
が制御信号Ｃ１の立上りを“Ｈ”レベルと識別する閾値
ＶＴＨに至るまでの制御信号Ｃ１の電圧上昇時間ｔＣＴ
Ｈは、データバス（３）のプルアップ抵抗Ｒ８（４）に
よりデータ中継ドライバゲート（８）が送出データＳＤ
Ｏの立上りを“Ｈ”レベルと識別する閾値ＶＴ）ｌに至
るまでの送出データＳＤＯの電圧上昇時間ｔｏＴイに比
べて短くなる。そのため、制御信号中継ドライバゲート
（１３）から出力される制御信号Ｃ２の立上りはデータ
中継ドライバゲート（８）から出力される中継信号Ｒ５
Ｄ　（９）の立上りに比べ電圧上昇時間ｔＤＴＨから電
圧上昇時間ｔＣＴ）Ｉを差し引いた（　ｔＤＴ）Ｉ””
　ｔｃＴＨ）時間早く立上がる。中継選択回路（１４）
は制御信号Ｃ２の（ｔｃ＋　ｔｃｔＨ）の“Ｌ”レベル
期間のみ中継信号Ｒ５Ｄ　（９）を出力するよう動作す
るため、中継出力Ｒ５Ｄ、　（１５）は、”　Ｌ　”レ
ベルがｔＣＴＨ時間のみ延長された信号波形として出力
され、Ｒ５Ｄ　（９）に比べ（ｔｏＴＨ−ｔｃｒｓ）だ
け早くレベルが確定される。

また、ｔＴＨは、ｔｃＴＨ時間と中継出力Ｒ５Ｄ＋　（
１５）が閾値ＶＴＨに至るまでの電圧上昇時間ｔ。Ｔ□
との和で与えられる。

なお、電圧上昇時間ｔＤＴ□は、プルアップ抵抗（１６
）と中継選択回路（１４）の負荷容量との時定数である
が、中継選択回路（１４）の負荷がデータバスの負荷に
比べ極めて少ないため、送出データｓＤｏの電圧上昇時
間ｔｏＴ□に比べて非常に短くなる。例えば、中継選択
回路（１４）の負荷が通常１個、データバスの負荷がｎ
個、プルアップ抵抗Ｒ８（４）とプルアップ抵抗（１６
）を同一の抵抗値とした場合、中継出力Ｒ５ＤＩ　（１
５）の電圧上昇時間ｔ。Ｔ□は送出データＳＤｏの電圧
上昇時間ｔ。丁□に比べｔ　／　ｎとなる。

なお、上記実施例では、データバス（３）がプルアップ
されている場合について説明したが、プルダウンされて
いる場合も同様の効果がある。

また、中継選択回路（１４）をアウトプットイネーブル
端子ＯＥ付で構成したが、これは中継信号Ｒ５Ｄ（９）
と制御信号Ｃ２のオアゲートでも構成できる。

また、制御信号ドライバゲート（１２）をアウトプット
イネーブル端子ＯＥ端子付で構成したが、これはオーブ
ンコレクタゲートでも構成が可能となる。

（発明の効果） 以上のように、この発明によれば、低抵抗でプルアップ
した制御信号バスを設けて送出回路により送出データと
制御信号を同時にバスに出力すると共に、中継回路内に
中継選択回路を設けて制御信号の有意期間のみ中継デー
タを有効したので、データの識別誤りを防止できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は同
実施例の動作を説明するためのタイムチャート、第３図
は従来の構成を示す回路図、第４図は従来技術の課題を
説明するためのタイムチャートである。 （ｌａ）、（ｌｂ）は送出口路 （２）は中継回路 （３はデータバス （４はプルアップ抵抗Ｒ０ （５）は制御信号Ｃ０ （６は制御回路 （７はデータバスドライバゲート （８）はデータ中継ドライバゲート （９は中８１信号Ｒ５Ｄ ｌＯは制御信号バス １１）はプルアップ抵抗Ｒ１ １２は制御信号バスドライバゲート １３は制御信号中継ドライバゲート １４）は中継選択回路 １５）は中継出力Ｒ５Ｄ。 １６）はプルアップ抵抗 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 制御信号の有意期間に送出信号をデータバス上に送出し
   、その送出信号を他段のバスに中継伝送するバス中継回
   路において、プルアップ（またはプルダウン）抵抗でプ
   ルアップ（またはプルダウン）されたデータの伝送を行
   うデータバスと、上記プルアップ（またはプルダウン）
   抵抗より抵抗値の小さいプルアップ抵抗でプルアップ（
   またはプルダウン）された制御信号の伝送を行う制御信
   号バスと、制御信号の有意期間に上記データバスに送出
   データを送出すると共に、上記制御信号バスに上記制御
   信号を送出する送出回路と、上記データバス上の送出デ
   ータと上記制御信号バス上の制御信号を受け、受信した
   制御信号の有意期間のみ上記送出データを中継出力する
   中継回路とを備えたことを特徴とするバス中継回路。