JPS5831630A - パルス信号送受信方式 - Google Patents
パルス信号送受信方式Info
- Publication number
- JPS5831630A JPS5831630A JP12943181A JP12943181A JPS5831630A JP S5831630 A JPS5831630 A JP S5831630A JP 12943181 A JP12943181 A JP 12943181A JP 12943181 A JP12943181 A JP 12943181A JP S5831630 A JPS5831630 A JP S5831630A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- signal
- reception
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル信号による2装置間の双方向送受信
を2線式伝送路を用いて半2重通信として行なう時分割
双方向送受信方式に関するものである。
を2線式伝送路を用いて半2重通信として行なう時分割
双方向送受信方式に関するものである。
双方向の情報伝送の手法の一つとして、2線式伝送路に
より送信と受信とを交互に行なう半2重通信方式がある
が、従来の方式では、2線式伝送路に対して送信回路と
受信回路とを物理的に切シ換えて、伝送路に接続するこ
とによシ双方向の情報を通信していた。この切換接続を
行なうに当たシ、送受信不可能時間を生じさせないよう
にするには、スイッチング時間の早い接点素子が必要で
あり、また、使用伝送路長に距離制限を与えないように
するには、導通抵抗値の低い接点素子が必要となるので
、従来技術ではこの両者の特性のどちらかを犠牲にして
切換え接続を行なうことによシ、半2重ぼ信を実現して
いた。
より送信と受信とを交互に行なう半2重通信方式がある
が、従来の方式では、2線式伝送路に対して送信回路と
受信回路とを物理的に切シ換えて、伝送路に接続するこ
とによシ双方向の情報を通信していた。この切換接続を
行なうに当たシ、送受信不可能時間を生じさせないよう
にするには、スイッチング時間の早い接点素子が必要で
あり、また、使用伝送路長に距離制限を与えないように
するには、導通抵抗値の低い接点素子が必要となるので
、従来技術ではこの両者の特性のどちらかを犠牲にして
切換え接続を行なうことによシ、半2重ぼ信を実現して
いた。
本発明は送信回路と受信回路とを伝送路端で切換えるこ
となく、又使用伝送路長に距離制限を与えることもなく
、送信回路と受信回路とを同時に伝送路に接続した状態
で、2線式伝送路を用いて・ぐルス信号による時分割双
方向の半2重通信を提供することを目的とするものであ
シ、以下詳細に説明する。
となく、又使用伝送路長に距離制限を与えることもなく
、送信回路と受信回路とを同時に伝送路に接続した状態
で、2線式伝送路を用いて・ぐルス信号による時分割双
方向の半2重通信を提供することを目的とするものであ
シ、以下詳細に説明する。
第1図は本発明の一実施例を示すブロック図であシ、1
は送信データのパルス信号入力端子、2は受信データの
・臂ルス信号出力端子、1e4a2線式伝送路の接続端
子、5は送信回路、6は受信回路、7は送受信回路選択
端子である。第1図においては゛、送信回路5の出力端
と受信回路60入力端とが2線式振送路に接続されてお
シ、送受信回路選択端子7によシ送信回路5と受信回路
6の切換えが行われるものであシ、第1図の具体的回路
を第2図に示す。
は送信データのパルス信号入力端子、2は受信データの
・臂ルス信号出力端子、1e4a2線式伝送路の接続端
子、5は送信回路、6は受信回路、7は送受信回路選択
端子である。第1図においては゛、送信回路5の出力端
と受信回路60入力端とが2線式振送路に接続されてお
シ、送受信回路選択端子7によシ送信回路5と受信回路
6の切換えが行われるものであシ、第1図の具体的回路
を第2図に示す。
)1
第2図において、51はTフリツプフロツプ、5 j
# 53はNAND回路、s4*55は反転増幅回路、
6ノは差動増幅回路、62は線路等化回路、63は絶対
値回路、64はピーク値検出及び比較回路、81は可変
損失回路、82は受信信号振幅制御回路、R3,R4は
各々伝送路特性インピーダンスの歿に等しいインピーダ
ンスをもつ抵抗、1から7は第1図に示すものと同じで
ある。
# 53はNAND回路、s4*55は反転増幅回路、
6ノは差動増幅回路、62は線路等化回路、63は絶対
値回路、64はピーク値検出及び比較回路、81は可変
損失回路、82は受信信号振幅制御回路、R3,R4は
各々伝送路特性インピーダンスの歿に等しいインピーダ
ンスをもつ抵抗、1から7は第1図に示すものと同じで
ある。
第2図に示した回路のうち、まず送信回路5の動作を第
3図を用いて説明する。第3図は送信時における送信回
路5の各個所における信号波形を示し、信号データaは
送信ノ4ル、ス信号を示す。送信時においては送、受信
回路選択端子1が論理″″1#の状態になっておシ、送
信データのパルス信号人!力端子1から送信すべきRZ
倍信号 Return t。
3図を用いて説明する。第3図は送信時における送信回
路5の各個所における信号波形を示し、信号データaは
送信ノ4ル、ス信号を示す。送信時においては送、受信
回路選択端子1が論理″″1#の状態になっておシ、送
信データのパルス信号人!力端子1から送信すべきRZ
倍信号 Return t。
Zero信号)が入力され、′AND回路10ノの出力
である信号データaには送信・ぐルス信号がそのiま現
われる。次に送信データaはTフリッグ70゜7’51
の動作によ多信号の周期が2倍とな、9T71°リツプ
フロツプ51の出力Q−石に紘各々波形bCを生ずる゛
。更にこの波形booと送信データaとの否定論理積を
NAND回路52.53でとることによシ波形d、eを
生じ、該信号波形d、eを反転増幅回路54.55に入
力して、増幅を行な155時に信号の伝送路送出レベル
の設定を行って波形f、gの組合せのバイポーラ信号を
生じ、抵抗R3、R4ならびに接続端子3.4を介して
2線式伝送路へ送出する。ここで反転増幅回路54゜5
5は第2図に示すように波形dを各々の一側な20らび
に+側の入力として、波形eを各々の+側ならびに一側
の入力とし、第3図に示すように波形d + eの各々
の信号の変化時をとらえて対称形のバイポーラ信号ta
gを作る。そして送出信号データaが信号@1#の時は
上述の動作によシ2線式伝送路にはバイポーラ信号が現
われるが、送出信号データaが信号″″0#の場合には
Tフリ、7670ツ7’51が動作しないので反転増幅
回路54゜550出力は@0#の状態を維持する。又こ
の場合抵抗R3とR4の抵抗値は各々伝送路特性インピ
ーダンスの輪に設定されている為インピーダンス不整合
による信号電圧の減衰は起こらず、更に伝送路から見て
反転増幅回路54.55が伝送路終端となるため反射も
生じない。
である信号データaには送信・ぐルス信号がそのiま現
われる。次に送信データaはTフリッグ70゜7’51
の動作によ多信号の周期が2倍とな、9T71°リツプ
フロツプ51の出力Q−石に紘各々波形bCを生ずる゛
。更にこの波形booと送信データaとの否定論理積を
NAND回路52.53でとることによシ波形d、eを
生じ、該信号波形d、eを反転増幅回路54.55に入
力して、増幅を行な155時に信号の伝送路送出レベル
の設定を行って波形f、gの組合せのバイポーラ信号を
生じ、抵抗R3、R4ならびに接続端子3.4を介して
2線式伝送路へ送出する。ここで反転増幅回路54゜5
5は第2図に示すように波形dを各々の一側な20らび
に+側の入力として、波形eを各々の+側ならびに一側
の入力とし、第3図に示すように波形d + eの各々
の信号の変化時をとらえて対称形のバイポーラ信号ta
gを作る。そして送出信号データaが信号@1#の時は
上述の動作によシ2線式伝送路にはバイポーラ信号が現
われるが、送出信号データaが信号″″0#の場合には
Tフリ、7670ツ7’51が動作しないので反転増幅
回路54゜550出力は@0#の状態を維持する。又こ
の場合抵抗R3とR4の抵抗値は各々伝送路特性インピ
ーダンスの輪に設定されている為インピーダンス不整合
による信号電圧の減衰は起こらず、更に伝送路から見て
反転増幅回路54.55が伝送路終端となるため反射も
生じない。
次に第2図に示す受信回路6の動作を第4図を用いて説
明する。第4図は受信時における受信回路6の各個所に
おける信号波形を示し、波形fI。
明する。第4図は受信時における受信回路6の各個所に
おける信号波形を示し、波形fI。
g′は2線式伝送路から接続端子3,4に送られそくる
減衰されたバイポーラ信号である。受信時においては送
受信回路選択端子7が論理”0#の状態になっておシ、
対向装置(図示せず)から送信され、てくるバイポーラ
信号が1.線路減衰を受けて波形f′とg′のような波
形で接続端子3.4に入力される。この時、抵抗R3、
R4は信号送出をしていない信号増幅回路54 # 5
5を介して伝送路の終端抵抗となるので、各々伝送路特
性インピーダンスのAの抵抗値に設定すると、インピー
ダンス不整合を生じない。そしてまず接続端子・3,4
に送出された波形f′9g′を差動増幅回路61に入力
し、波形りに示す波形歪をもったバイポーラ波形を生ず
る。ここで差動増幅回路6ノは送信回路5の出力端に設
けた抵抗R3,R4による伝送路終端条件に影響を与え
ない程度の十分大きな入力インピーダンスを有している
。次に該波形りはNチャンネル電界効果トランジスタ(
FET)11と増幅器14から構成される可変損失回路
81に入力され、さらに受信信号増幅制御回路82以降
にて自動利得制御を受ける。可変損失回路8ノでは、F
ETJJが他端をアースにして受信信号線と接続されて
おシ、又増幅器14の入力には送受信回路選択端子7が
NOT回路103を介して接続され、該増幅器14の出
力をFEj7Jのダート側に接続してFETJJの導通
抵抗値を変化できるようにしている。すなわち受信時に
おいては送受信回路選択端子7が論理″′0#となりて
おり、NOT回路103で反転されて増幅器14に入力
される為、該増幅器14の出力は最大電圧となJ、FE
TJJのオン抵抗は最大となる。その為、可変損失回路
8ノを通過する信号ははとんど減衰を受けずに受信信号
振幅制御回路82に入力される。次に波形iの信号は受
信信号振幅制御回路82を通って線路等化回路62に行
き、そこで信号00レベル付近における雑音を除去して
波形歪を補正し、波形jを生ずる。波形jの信号は絶対
値回路63でバイI−ラ信号からユニポーラ信号に変換
されて波形kを生じ、更にピーク値検出及び比較回路6
4でピーク値を検出し、そのピーク値で決まる量刑値で
量刑されて、波形mで示すノfルス信号が作成される。
減衰されたバイポーラ信号である。受信時においては送
受信回路選択端子7が論理”0#の状態になっておシ、
対向装置(図示せず)から送信され、てくるバイポーラ
信号が1.線路減衰を受けて波形f′とg′のような波
形で接続端子3.4に入力される。この時、抵抗R3、
R4は信号送出をしていない信号増幅回路54 # 5
5を介して伝送路の終端抵抗となるので、各々伝送路特
性インピーダンスのAの抵抗値に設定すると、インピー
ダンス不整合を生じない。そしてまず接続端子・3,4
に送出された波形f′9g′を差動増幅回路61に入力
し、波形りに示す波形歪をもったバイポーラ波形を生ず
る。ここで差動増幅回路6ノは送信回路5の出力端に設
けた抵抗R3,R4による伝送路終端条件に影響を与え
ない程度の十分大きな入力インピーダンスを有している
。次に該波形りはNチャンネル電界効果トランジスタ(
FET)11と増幅器14から構成される可変損失回路
81に入力され、さらに受信信号増幅制御回路82以降
にて自動利得制御を受ける。可変損失回路8ノでは、F
ETJJが他端をアースにして受信信号線と接続されて
おシ、又増幅器14の入力には送受信回路選択端子7が
NOT回路103を介して接続され、該増幅器14の出
力をFEj7Jのダート側に接続してFETJJの導通
抵抗値を変化できるようにしている。すなわち受信時に
おいては送受信回路選択端子7が論理″′0#となりて
おり、NOT回路103で反転されて増幅器14に入力
される為、該増幅器14の出力は最大電圧となJ、FE
TJJのオン抵抗は最大となる。その為、可変損失回路
8ノを通過する信号ははとんど減衰を受けずに受信信号
振幅制御回路82に入力される。次に波形iの信号は受
信信号振幅制御回路82を通って線路等化回路62に行
き、そこで信号00レベル付近における雑音を除去して
波形歪を補正し、波形jを生ずる。波形jの信号は絶対
値回路63でバイI−ラ信号からユニポーラ信号に変換
されて波形kを生じ、更にピーク値検出及び比較回路6
4でピーク値を検出し、そのピーク値で決まる量刑値で
量刑されて、波形mで示すノfルス信号が作成される。
該・母ルス信号は前記受信回路を選択するNOT回路1
03の出力とAND回路102にて論理積をとられ、受
信データのノ4ルス信号出カ端子2に出力される。ζこ
でピーク値検出及び比較回路64は第2図に示すごとく
、絶対値回路63の出力(波形にの信号)を比較器15
の一方の入力とし、前記絶対値回路63の出力のピーク
値をVとした場合に比較器15の他方の入力が量刑値 2 ■T H=(R,+ R,) vp となる′ように
抵抗R1゜R2とコンデンサを接続して前記比較器15
の他方の入力としている。比較器15では波形にと量刑
値v1Hとを比較し、波形にの信号が量刑値V□よシ高
いレベルの場合は論理″1#、vTHよシ低いレベルの
場合は論理″′0#とじて波形mで示f ノf ルス信
号を作成している。又前記絶対値回路63の出力をコン
デンサC8にて一定の電圧となし、該一定電圧を受信信
号振幅制御回路82の増幅器16へ入力し、該増幅器1
6の出力と基準電位vccとを比較器17にて比較し、
該比較器ノーの出力によって導通抵抗値を制御されるN
チャンネル電界効果トランジスタ(FET)12を他端
をアースにして線路等化回路62と可変損失回路81の
間に接続する。そして絶対値回路63の出力のレベルに
応じて線路等化回路62へ入力、する信号のレベルを補
償させることによシ利得を自動制御している。又ピーク
値検出及び比較回路64のピークホールド時間特性は、
受信信号情報ノfルスの持続時間以上であることが望ま
しいが、以上の説明による2線式伝送路による時分割双
方向通信では、送信と受信とが交互に行なわれる為、受
信回路には送信回路動作時に自己の送信信号が入力する
。したがって該送信信号によってピーク値検出及び比較
回路64が動作してピークホールドしないようにする為
、送信時に可変損失回路81の通過信号iのレベルが受
信信号のレベルよシも充分小さくなるように送受信回路
選択端子7の信号によって前記通過信号1を減衰できる
ようにしている。この場合、送受信のレベル差に充分な
差異を得ることができない場合には、可変損失回路81
を差動増幅回路61と受信信号振幅制御回路820間に
複数個直列に挿入し、送受信回路選択端子7の信号によ
って前記複数個の可変損失回路8ノを制御して通過信号
iに現われる自己の送信信号レベルを伝送路から到来す
る受信信号レベルよシ十分小さくすることもできる。
03の出力とAND回路102にて論理積をとられ、受
信データのノ4ルス信号出カ端子2に出力される。ζこ
でピーク値検出及び比較回路64は第2図に示すごとく
、絶対値回路63の出力(波形にの信号)を比較器15
の一方の入力とし、前記絶対値回路63の出力のピーク
値をVとした場合に比較器15の他方の入力が量刑値 2 ■T H=(R,+ R,) vp となる′ように
抵抗R1゜R2とコンデンサを接続して前記比較器15
の他方の入力としている。比較器15では波形にと量刑
値v1Hとを比較し、波形にの信号が量刑値V□よシ高
いレベルの場合は論理″1#、vTHよシ低いレベルの
場合は論理″′0#とじて波形mで示f ノf ルス信
号を作成している。又前記絶対値回路63の出力をコン
デンサC8にて一定の電圧となし、該一定電圧を受信信
号振幅制御回路82の増幅器16へ入力し、該増幅器1
6の出力と基準電位vccとを比較器17にて比較し、
該比較器ノーの出力によって導通抵抗値を制御されるN
チャンネル電界効果トランジスタ(FET)12を他端
をアースにして線路等化回路62と可変損失回路81の
間に接続する。そして絶対値回路63の出力のレベルに
応じて線路等化回路62へ入力、する信号のレベルを補
償させることによシ利得を自動制御している。又ピーク
値検出及び比較回路64のピークホールド時間特性は、
受信信号情報ノfルスの持続時間以上であることが望ま
しいが、以上の説明による2線式伝送路による時分割双
方向通信では、送信と受信とが交互に行なわれる為、受
信回路には送信回路動作時に自己の送信信号が入力する
。したがって該送信信号によってピーク値検出及び比較
回路64が動作してピークホールドしないようにする為
、送信時に可変損失回路81の通過信号iのレベルが受
信信号のレベルよシも充分小さくなるように送受信回路
選択端子7の信号によって前記通過信号1を減衰できる
ようにしている。この場合、送受信のレベル差に充分な
差異を得ることができない場合には、可変損失回路81
を差動増幅回路61と受信信号振幅制御回路820間に
複数個直列に挿入し、送受信回路選択端子7の信号によ
って前記複数個の可変損失回路8ノを制御して通過信号
iに現われる自己の送信信号レベルを伝送路から到来す
る受信信号レベルよシ十分小さくすることもできる。
以上説明したように、本発明は2線式伝送路に送信回路
5と受信回路6とを同時に接続したままで/(’ルス信
号による時分割双方向伝送が行なえるので、従来技術に
比較して送受信の切替時間がなくなシ、送受信不可能時
間を生じさせず、又送信回路に伝送路特性インピーダン
スに一致した出力インピーダンスをもたせ゛、更に受信
回路に受信信号のレベルに応じて利得を自動的に制御で
きるようにしている為、伝送路長の制限を受けないとい
う利点がある。
5と受信回路6とを同時に接続したままで/(’ルス信
号による時分割双方向伝送が行なえるので、従来技術に
比較して送受信の切替時間がなくなシ、送受信不可能時
間を生じさせず、又送信回路に伝送路特性インピーダン
スに一致した出力インピーダンスをもたせ゛、更に受信
回路に受信信号のレベルに応じて利得を自動的に制御で
きるようにしている為、伝送路長の制限を受けないとい
う利点がある。
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の一実施例の具体的回路、第3図は第2図に示す
送信回路の各部の電圧波形を示す説明図、第4図は第2
図に示す受信回路の各部の電圧波形を示す説明図である
。 1・・・送信データのパルス信号入力端子、2・・・受
信データの・母ルス信号出力端子、3,4・・・2a式
伝送路の接続端子、5・・・送信回路、6・・・受信回
路、7・・・送受信回路選択端子、51・・・Tフリッ
プ70ツノ、52.53・・・NANDAND回路、5
5・・・反転増幅回路、61・・・差動増幅回路、62
・・・線路等化回路、63・・・絶対値回路、64・・
・ピーク値楕出及び比較回路、81・・・可変損失回路
、82・・・受信信号振幅制御回路、101.10;j
・・・AND回路、103・・・NOT回路、11.1
2・・・Nチャンネル電界効果トランジスタ(FET)
、14.16・・・増幅器、15.17・・・比較器、
R1、R2,R3゜R4・・・抵抗、C1・・・コンデ
ンサ。 第1図
本発明の一実施例の具体的回路、第3図は第2図に示す
送信回路の各部の電圧波形を示す説明図、第4図は第2
図に示す受信回路の各部の電圧波形を示す説明図である
。 1・・・送信データのパルス信号入力端子、2・・・受
信データの・母ルス信号出力端子、3,4・・・2a式
伝送路の接続端子、5・・・送信回路、6・・・受信回
路、7・・・送受信回路選択端子、51・・・Tフリッ
プ70ツノ、52.53・・・NANDAND回路、5
5・・・反転増幅回路、61・・・差動増幅回路、62
・・・線路等化回路、63・・・絶対値回路、64・・
・ピーク値楕出及び比較回路、81・・・可変損失回路
、82・・・受信信号振幅制御回路、101.10;j
・・・AND回路、103・・・NOT回路、11.1
2・・・Nチャンネル電界効果トランジスタ(FET)
、14.16・・・増幅器、15.17・・・比較器、
R1、R2,R3゜R4・・・抵抗、C1・・・コンデ
ンサ。 第1図
Claims (1)
- 【特許請求の範囲】 2線式伝送路を用いて半2重通信を行なう・臂ルス信号
送受信方式において、伝送路特性インビー。 ダンスに一致した出力イン♂−ダンスを有する送信回路
の出力端と、受信信号レベルを可変する損失回路と受信
信号の自動利得制御回路とを有し前記送信回路による伝
送路終端条件に影響を与えない十分大きな入力インピー
ダンスを持つ受信回路の入力端とを前記伝送路に接続し
、前記損失回路の減衰量を送受信回路選択信号によシ送
信時と受信時とで切シ替えてパルス送信又はA?ルス受
信を行なうことを特徴とするA’lス信号送受信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12943181A JPS5831630A (ja) | 1981-08-20 | 1981-08-20 | パルス信号送受信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12943181A JPS5831630A (ja) | 1981-08-20 | 1981-08-20 | パルス信号送受信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5831630A true JPS5831630A (ja) | 1983-02-24 |
Family
ID=15009315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12943181A Pending JPS5831630A (ja) | 1981-08-20 | 1981-08-20 | パルス信号送受信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5831630A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62217733A (ja) * | 1986-03-19 | 1987-09-25 | Oki Electric Ind Co Ltd | デ−タ伝送装置における自動利得制御回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068723A (ja) * | 1973-10-22 | 1975-06-09 | ||
JPS50151410A (ja) * | 1974-05-24 | 1975-12-05 | ||
JPS54114006A (en) * | 1978-02-24 | 1979-09-05 | Minoru Akiyama | Pulse signal alternate transmission/reception type two- way information transmission system |
JPS57103439A (en) * | 1980-10-08 | 1982-06-28 | Pei Jieraaru | Device for minimizing remote crosstalk between half double digital transmission lines |
-
1981
- 1981-08-20 JP JP12943181A patent/JPS5831630A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068723A (ja) * | 1973-10-22 | 1975-06-09 | ||
JPS50151410A (ja) * | 1974-05-24 | 1975-12-05 | ||
JPS54114006A (en) * | 1978-02-24 | 1979-09-05 | Minoru Akiyama | Pulse signal alternate transmission/reception type two- way information transmission system |
JPS57103439A (en) * | 1980-10-08 | 1982-06-28 | Pei Jieraaru | Device for minimizing remote crosstalk between half double digital transmission lines |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62217733A (ja) * | 1986-03-19 | 1987-09-25 | Oki Electric Ind Co Ltd | デ−タ伝送装置における自動利得制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243623A (en) | Switchable multi-mode transceiver interface device | |
US5398261A (en) | Integrated circuit having controller impedances and application to transceivers, in particular for communication between units of a system | |
US7215144B2 (en) | Pre-emphasis driver with constant impedance | |
US3993867A (en) | Digital single signal line full duplex method and apparatus | |
US20040145394A1 (en) | Output buffer circuit having pre-emphasis function | |
GB2305082A (en) | Wave shaping transmit circuit | |
US7702004B2 (en) | Simultaneous bidirectional differential signalling interface | |
US6304106B1 (en) | CMOS bi-directional current mode differential link with precompensation | |
EP1014615B1 (en) | Full duplex transmission | |
US5347538A (en) | Transceiver for bidirectional link, integrated circuit including the transceiver, and application to communication between units of a system | |
GB1533266A (en) | Equalization circuits | |
US4631733A (en) | Transceiver | |
US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
JPS5831630A (ja) | パルス信号送受信方式 | |
US20080049872A1 (en) | Method and device for matching output impedance of a transmitter | |
WO2000045507A1 (en) | Data pulse receiver | |
JPH04249945A (ja) | 信号伝送方法及び回路 | |
US3943296A (en) | Method and apparatus for reducing noise in pam time division networks | |
WO2004053927A2 (en) | Simultaneous bidirectional differential signalling interface | |
CA1086398A (en) | Communication system using a multidirectional repeater | |
US3609662A (en) | Serial pulse digital transmission system | |
US4052556A (en) | Circuit arrangement for balancing a two wire full duplex data transmission system | |
JPS58219826A (ja) | 双方向性送受信回路 | |
JPS5873256A (ja) | 送受信回路 | |
JPH03145351A (ja) | スキュー補正回路 |