JPH0373139B2 - - Google Patents
Info
- Publication number
- JPH0373139B2 JPH0373139B2 JP59147702A JP14770284A JPH0373139B2 JP H0373139 B2 JPH0373139 B2 JP H0373139B2 JP 59147702 A JP59147702 A JP 59147702A JP 14770284 A JP14770284 A JP 14770284A JP H0373139 B2 JPH0373139 B2 JP H0373139B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- silicon
- substrate
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 85
- 238000000034 method Methods 0.000 description 27
- 239000000377 silicon dioxide Substances 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高性能半導体装置に関連する。
半導体集積回路の微小化が進むにつれ、半導体
装置の横方向密度が増大してきた。又この装置は
横方向に対する電気的絶縁部を使用する様になつ
た。しかしながら凹みに絶縁酸化物を与える手順
を含む多くの従来の方法は表面で最大の幅を有
し、内部に向うにつれて先細りになる溝を切り、
深さが増大するにつれ狭くなる形の横方向絶縁領
域を与え、十分な深さの絶縁を与えるためウエハ
表面の望ましくない程広い幅を使用していた。
装置の横方向密度が増大してきた。又この装置は
横方向に対する電気的絶縁部を使用する様になつ
た。しかしながら凹みに絶縁酸化物を与える手順
を含む多くの従来の方法は表面で最大の幅を有
し、内部に向うにつれて先細りになる溝を切り、
深さが増大するにつれ狭くなる形の横方向絶縁領
域を与え、十分な深さの絶縁を与えるためウエハ
表面の望ましくない程広い幅を使用していた。
米国特許第3972754号は写真食刻過程、及び熱
的酸化を使用して基板中に伸びる凹み内の２酸化
ケイ素領域が形成される、ケイ素半導体基板中に
絶縁された領域を与える方法を説明している。そ
の後酸化されないで残されている基板の表面部分
に基板の表面の導電型と反対の導電型の不純物が
一様に導入される。その後、反対導電型の層が基
板の表面上にエピタキシヤルに付着される（装置
の密度及び性能を改良するにはウエハ表面の選択
領域上にエピタキシヤル層が与えられる選択的エ
ピタキシヤル・プロセスが好ましい）。さらに従
来ウエハ表面はエピタキシヤル成長の前により平
面にされなければならない事が知られている。特
に写真食刻過程に使用されるマスク及び基板間に
酸化物が侵入した個所に形成された小さなこぶ
（小鳥の頭もしくは小鳥のくちばしとも呼ばれる）
は窒化物層の如き側壁の帽子によつて保護した後
に平坦化技法によつて除去されるが、平坦部を作
る事によつてかくされなければならない。次の過
程で凹んだ酸化物の領域がエピタキシヤル層から
基板内に形成された凹んだ２酸化ケイ素領域と整
置状態で接触する様に形成される。この方法は深
い絶縁部を与えられるが、酸化物のこぶが形成さ
れるという問題を残し、さらに第２の凹んだ絶縁
部が必要とされるので、複雑である。実際通常の
マスクの交差により、第２の凹みを第１の凹みに
完全に整列させる事は不可能である。さらに、エ
ピタキシヤル層は例えば２乃至４ミクロンの如く
比較的厚く、装置の速度を減じている。この様に
酸化物のこぶは平坦度に悪影響を与え、回路密度
を低下させ、一般に装置の速度を遅くしている。
的酸化を使用して基板中に伸びる凹み内の２酸化
ケイ素領域が形成される、ケイ素半導体基板中に
絶縁された領域を与える方法を説明している。そ
の後酸化されないで残されている基板の表面部分
に基板の表面の導電型と反対の導電型の不純物が
一様に導入される。その後、反対導電型の層が基
板の表面上にエピタキシヤルに付着される（装置
の密度及び性能を改良するにはウエハ表面の選択
領域上にエピタキシヤル層が与えられる選択的エ
ピタキシヤル・プロセスが好ましい）。さらに従
来ウエハ表面はエピタキシヤル成長の前により平
面にされなければならない事が知られている。特
に写真食刻過程に使用されるマスク及び基板間に
酸化物が侵入した個所に形成された小さなこぶ
（小鳥の頭もしくは小鳥のくちばしとも呼ばれる）
は窒化物層の如き側壁の帽子によつて保護した後
に平坦化技法によつて除去されるが、平坦部を作
る事によつてかくされなければならない。次の過
程で凹んだ酸化物の領域がエピタキシヤル層から
基板内に形成された凹んだ２酸化ケイ素領域と整
置状態で接触する様に形成される。この方法は深
い絶縁部を与えられるが、酸化物のこぶが形成さ
れるという問題を残し、さらに第２の凹んだ絶縁
部が必要とされるので、複雑である。実際通常の
マスクの交差により、第２の凹みを第１の凹みに
完全に整列させる事は不可能である。さらに、エ
ピタキシヤル層は例えば２乃至４ミクロンの如く
比較的厚く、装置の速度を減じている。この様に
酸化物のこぶは平坦度に悪影響を与え、回路密度
を低下させ、一般に装置の速度を遅くしている。
さらに、従来技法のすべての手順で付着される
金属と装置のコンタクト領域の整列に関して問題
がある。コンタクトが金属によつて完全に覆われ
ず、不整置があるためにコンタクト領域よりも大
きな金属領域を与える必要があるので装置の信頼
性及び密度が犠牲にされる。
金属と装置のコンタクト領域の整列に関して問題
がある。コンタクトが金属によつて完全に覆われ
ず、不整置があるためにコンタクト領域よりも大
きな金属領域を与える必要があるので装置の信頼
性及び密度が犠牲にされる。
本発明の目的は、絶縁分離領域の側端表面にお
ける上記のこぶを除去すると共に、サブコレクタ
領域からエピタキシヤル層内への拡散を実質的に
防止する半導体集積装置の製造方法を提供する事
である。
ける上記のこぶを除去すると共に、サブコレクタ
領域からエピタキシヤル層内への拡散を実質的に
防止する半導体集積装置の製造方法を提供する事
である。
本発明の概念によれば、サブコレクタ層を有す
るケイ素半導体基板の第１絶縁分離領域に隣接し
て該領域よりも深い位置まで第２絶縁分離領域を
形成し、これらの主要な熱処理サイクルの完了後
にエピタキシヤル層をサブコレクタ層上に成長さ
せる点にその特徴がある。
るケイ素半導体基板の第１絶縁分離領域に隣接し
て該領域よりも深い位置まで第２絶縁分離領域を
形成し、これらの主要な熱処理サイクルの完了後
にエピタキシヤル層をサブコレクタ層上に成長さ
せる点にその特徴がある。
本発明に従う半導体集積装置の製造方法は次の
段階から成る。
段階から成る。
ケイ素半導体基板表面に形成されたサブコレク
タ層を囲んで該層の下方の上記基板内へ延びてい
る酸化物成長の第１絶縁分離領域を有する上記基
板を準備する段階、 上記分離領域の側端に隣接した上記サブコレク
タ層の表面から上記分離領域の底部よりも深く上
記基板内に幅狭い略垂直の溝を形成する段階、 上記溝の内壁に酸化ケイ素膜を形成し、次に該
溝を誘電材料で充填して第２絶縁分離領域を形成
する段階、 上記サブコレクタの上面に薄いエピタキシヤル
層を成長し、該エピタキシヤル層に集積回路用の
能動装置領域を形成する段階。
タ層を囲んで該層の下方の上記基板内へ延びてい
る酸化物成長の第１絶縁分離領域を有する上記基
板を準備する段階、 上記分離領域の側端に隣接した上記サブコレク
タ層の表面から上記分離領域の底部よりも深く上
記基板内に幅狭い略垂直の溝を形成する段階、 上記溝の内壁に酸化ケイ素膜を形成し、次に該
溝を誘電材料で充填して第２絶縁分離領域を形成
する段階、 上記サブコレクタの上面に薄いエピタキシヤル
層を成長し、該エピタキシヤル層に集積回路用の
能動装置領域を形成する段階。
第１図乃至第１０図は、本発明の好ましい実施
例を示す。先ず第２図を参照するにＰ−型の、例
えば10オームcmの固有抵抗を有する適切な半導体
材料、例えばケイ素材のウエハ１上に、表面全体
にわたつて不純物が一様に導入されケイ素材のＮ
＋サブコレクタ層３の埋没領域が形成される。こ
のＮ＋サブコレクタ層３を形成するための不純物
の一様な導入は通常の如くリン、ヒ素、アンチモ
ン等を熱的に拡散して、例えば1021原子／cm3の表
面濃度を与える。もしくはＮ＋層３は通常のイオ
ン・インプランテーシヨンによつて形成され得
る。
例を示す。先ず第２図を参照するにＰ−型の、例
えば10オームcmの固有抵抗を有する適切な半導体
材料、例えばケイ素材のウエハ１上に、表面全体
にわたつて不純物が一様に導入されケイ素材のＮ
＋サブコレクタ層３の埋没領域が形成される。こ
のＮ＋サブコレクタ層３を形成するための不純物
の一様な導入は通常の如くリン、ヒ素、アンチモ
ン等を熱的に拡散して、例えば1021原子／cm3の表
面濃度を与える。もしくはＮ＋層３は通常のイオ
ン・インプランテーシヨンによつて形成され得
る。
図示された構造体は集積回路の一部である事に
注意されたい。
注意されたい。
次に凹んだ２酸化ケイ素部を与える技術分野で
周知の方法で２酸化ケイ素の下層５及び窒化ケイ
素の上層７より成る複合マスクが形成される。例
えば２酸化ケイ素層５は通常の手段で約1000Åの
厚さに熱的に成長される。次に窒化ケイ素層７は
シラン及びアンモニアの蒸着化学反応の如き任意
の通常の手段で形成される。窒化ケイ素層７は通
常のRFスパツタ付着技法によつても付着され得
る。次に第３図に通常の写真食刻技法によつて、
３層３，５及び７のすべてを通し、ケイ素基板１
に達する開孔２が形成される。この開孔を形成す
る一つの方法は開孔２を画定する写真製版技法を
使用し、次にCF4を使用する方向性のRIEを使用
して、ケイ素層１中に所望の深さ、約0.4ミクロ
ンの深さ迄殆んど垂直に層７，５，３及び１を通
して食刻する。
周知の方法で２酸化ケイ素の下層５及び窒化ケイ
素の上層７より成る複合マスクが形成される。例
えば２酸化ケイ素層５は通常の手段で約1000Åの
厚さに熱的に成長される。次に窒化ケイ素層７は
シラン及びアンモニアの蒸着化学反応の如き任意
の通常の手段で形成される。窒化ケイ素層７は通
常のRFスパツタ付着技法によつても付着され得
る。次に第３図に通常の写真食刻技法によつて、
３層３，５及び７のすべてを通し、ケイ素基板１
に達する開孔２が形成される。この開孔を形成す
る一つの方法は開孔２を画定する写真製版技法を
使用し、次にCF4を使用する方向性のRIEを使用
して、ケイ素層１中に所望の深さ、約0.4ミクロ
ンの深さ迄殆んど垂直に層７，５，３及び１を通
して食刻する。
次にこれ迄の構造体は酸化サイクルを受ける。
即ち構造体は水が加えられた973°乃至1100℃の高
温の酸化雰囲気中に置かれ、第４図に示された如
き凹んだ２酸化ケイ素領域８が形成する。酸化は
領域８が表面から1.0ミクロン程度の距離迄基板
１（層３を含む）中に延びる迄継続される。ここ
で複合マスク構造体５及び７は通常の手段で層３
の表面から除去され、第５図の構造体が残る。し
かしながら後に明らかになる様に、この段階では
これ等の２層を除去しない方が望ましい。全体的
な互換段階として、もしサブコレクタ領域３が最
初に形成されていないのであれば、サブコレクタ
は上述の手段によつて、この時点で形成できる。
しかしがなら後に高熱サイクル段階がある事を心
に入れて領域３が凹んだ酸化物領域８の深さより
も深く基板内に導入されない様に十分な注意を払
わなくてはならない。
即ち構造体は水が加えられた973°乃至1100℃の高
温の酸化雰囲気中に置かれ、第４図に示された如
き凹んだ２酸化ケイ素領域８が形成する。酸化は
領域８が表面から1.0ミクロン程度の距離迄基板
１（層３を含む）中に延びる迄継続される。ここ
で複合マスク構造体５及び７は通常の手段で層３
の表面から除去され、第５図の構造体が残る。し
かしながら後に明らかになる様に、この段階では
これ等の２層を除去しない方が望ましい。全体的
な互換段階として、もしサブコレクタ領域３が最
初に形成されていないのであれば、サブコレクタ
は上述の手段によつて、この時点で形成できる。
しかしがなら後に高熱サイクル段階がある事を心
に入れて領域３が凹んだ酸化物領域８の深さより
も深く基板内に導入されない様に十分な注意を払
わなくてはならない。
この点迄の過程で、第４及び第５図に示された
如きこぶがウエハの表面上の領域１０１に、酸化
物粒子から形成される。この酸化物のこぶを除去
して、適切な横方向絶縁部を与えるために第６図
に示された如き深い溝６が鳥の頭の直接上から形
成される。溝６はマスクとしてCVD（化学的蒸
着）酸化物即ちSiO2（図示されず）の新しい層を
使用し、このマスクの上に先ずホトレジスト・マ
スクから溝パターンがCF4を使用する方向性RIE
によつて写す事によつて形成される。次にホトレ
ジストが剥離され、CVD酸化物もしくはSiO2が
マスクとして使用され、Ｐ−基板１内から延出す
溝６の垂直壁がRIEによつて食刻される。代表的
な例では溝の底はＮ＋サブコレクタ層３の底の下
方約1.0ミクロンのところにある。RIEに使用さ
れる気体はSF6／Cl2でもよい。CVDもしくは
SiO2マスキング層の多くはRIE過程中に消費す
る。残りはCF4RIEに使用される様に除去され
る。溝６が形成された後、ただし能動装置領域を
マスクしている２酸化ケイ素５及び窒化ケイ素７
より成るマスク層が除去される前に、ケイ素材の
ウエア１が酸化雰囲気中で約1100℃に加熱される
のが好ましい。この熱酸化処理工程の間、ケイ素
材の露出面、即ち溝６の内側壁及び底壁が酸化さ
れてケイ素酸化物層１０３に変換される。このケ
イ素酸化物層１０３の厚さは、熱酸化処理の時間
によつて変るが、約100乃至1000オングストロー
ムの厚さである。ホウ素の如き添加物が酸化物層
１０３を通してイオン・インプラントされ、Ｐ＋
絶縁部が形成される（第７図の領域４）。ここで
２酸化ケイ素及び窒化ケイ素の複合マスクはホウ
素が能動装置領域へインプラントされるのが防止
される。
如きこぶがウエハの表面上の領域１０１に、酸化
物粒子から形成される。この酸化物のこぶを除去
して、適切な横方向絶縁部を与えるために第６図
に示された如き深い溝６が鳥の頭の直接上から形
成される。溝６はマスクとしてCVD（化学的蒸
着）酸化物即ちSiO2（図示されず）の新しい層を
使用し、このマスクの上に先ずホトレジスト・マ
スクから溝パターンがCF4を使用する方向性RIE
によつて写す事によつて形成される。次にホトレ
ジストが剥離され、CVD酸化物もしくはSiO2が
マスクとして使用され、Ｐ−基板１内から延出す
溝６の垂直壁がRIEによつて食刻される。代表的
な例では溝の底はＮ＋サブコレクタ層３の底の下
方約1.0ミクロンのところにある。RIEに使用さ
れる気体はSF6／Cl2でもよい。CVDもしくは
SiO2マスキング層の多くはRIE過程中に消費す
る。残りはCF4RIEに使用される様に除去され
る。溝６が形成された後、ただし能動装置領域を
マスクしている２酸化ケイ素５及び窒化ケイ素７
より成るマスク層が除去される前に、ケイ素材の
ウエア１が酸化雰囲気中で約1100℃に加熱される
のが好ましい。この熱酸化処理工程の間、ケイ素
材の露出面、即ち溝６の内側壁及び底壁が酸化さ
れてケイ素酸化物層１０３に変換される。このケ
イ素酸化物層１０３の厚さは、熱酸化処理の時間
によつて変るが、約100乃至1000オングストロー
ムの厚さである。ホウ素の如き添加物が酸化物層
１０３を通してイオン・インプラントされ、Ｐ＋
絶縁部が形成される（第７図の領域４）。ここで
２酸化ケイ素及び窒化ケイ素の複合マスクはホウ
素が能動装置領域へインプラントされるのが防止
される。
化学蒸着過程が遂行され、２酸化ケイ素もしく
は他の誘導材料で溝６が充満され、続いてホトレ
ジストもしくはポリアミド等の薄膜で全表面を被
覆する事によつて平坦化が行われ、窒化ケイ素層
７に達する迄酸化物及びホトレジストに関して
１：１の比の食刻率で一様なRIE（食刻）が遂行
される。この様にして、ウエハ表面は溝６が酸化
物９で充満されたまま平坦にされる。
は他の誘導材料で溝６が充満され、続いてホトレ
ジストもしくはポリアミド等の薄膜で全表面を被
覆する事によつて平坦化が行われ、窒化ケイ素層
７に達する迄酸化物及びホトレジストに関して
１：１の比の食刻率で一様なRIE（食刻）が遂行
される。この様にして、ウエハ表面は溝６が酸化
物９で充満されたまま平坦にされる。
この後、窒化ケイ素層７は例えば７：１緩衝食
刻剤であるHF中に15秒間浸漬し、165℃の温度
の熱いリン酸中に浸漬する事によつて化学的に除
去される。これによつて能動装置領域を被覆して
いる２酸化ケイ素層５が露出する。
刻剤であるHF中に15秒間浸漬し、165℃の温度
の熱いリン酸中に浸漬する事によつて化学的に除
去される。これによつて能動装置領域を被覆して
いる２酸化ケイ素層５が露出する。
次に、全ウエハ表面、もしくは能動装置領域上
にのみエピタキシヤル層が成長される。エピタキ
シヤル層１０（第１図参照）を成長させる前に、
酸化物層５が緩衝食刻剤を使用する事によつて化
学的に食刻され、能動装置領域上のＮ＋層３が露
出する。例えば約１乃至３×1016原子／cm3の最大
不純物濃度もしくは添加レベルを有するＮ−エピ
タキシヤル層が950℃乃至1150℃の程度の温度で
通常エピタキシヤル成長法を使用して形成でき
る。もしエピタキシヤル層が全ウエハ表面上に形
成するのであれば、この層は酸化物領域８及び９
上では多結晶ケイ素であり、Ｎ＋領域３上では単
結晶ケイ素である。酸化物層８及び９上の多結晶
ケイ素を食刻し去るためにマスキング技法が使用
できる。マスク技法を使用せずに酸化物領域８及
び９上の多結晶ケイ素を除去する他の方法は、上
記酸化物領域８及び９上の多結晶ケイ素の部分を
含む上記エピタキシヤル層の全表面上にヒ素又は
リンの薄層を付着して加熱することにより、ヒ素
又はリンを不純物としてエピタキシヤル層内へ固
相拡散させることである。不純物の多結晶ケイ素
領域内への拡散速度は単結晶ケイ素中よりも約10
倍速く、従つて不純物は多結晶ケイ素の体積中に
拡がるが、単結晶ケイ素中では薄い表面層中に閉
じ込められる。その後、Ｎ＋ケイ素は極めて急速
に食刻する未添加のケイ素は緩慢にしか食刻しな
い溶媒によつてＮ＋多結晶層が化学的食刻され
る。能動装置層からは薄い上部層だけが失われる
だけであるが、受動装置領域からは全多結晶ケイ
素領域が除去できる。添加された多結晶ケイ素を
選択的に食刻し去るためには、或る場合にはＮ＋
添加物に代つてホウ素の如きＰ＋添加剤を使用す
る事が好ましい。
にのみエピタキシヤル層が成長される。エピタキ
シヤル層１０（第１図参照）を成長させる前に、
酸化物層５が緩衝食刻剤を使用する事によつて化
学的に食刻され、能動装置領域上のＮ＋層３が露
出する。例えば約１乃至３×1016原子／cm3の最大
不純物濃度もしくは添加レベルを有するＮ−エピ
タキシヤル層が950℃乃至1150℃の程度の温度で
通常エピタキシヤル成長法を使用して形成でき
る。もしエピタキシヤル層が全ウエハ表面上に形
成するのであれば、この層は酸化物領域８及び９
上では多結晶ケイ素であり、Ｎ＋領域３上では単
結晶ケイ素である。酸化物層８及び９上の多結晶
ケイ素を食刻し去るためにマスキング技法が使用
できる。マスク技法を使用せずに酸化物領域８及
び９上の多結晶ケイ素を除去する他の方法は、上
記酸化物領域８及び９上の多結晶ケイ素の部分を
含む上記エピタキシヤル層の全表面上にヒ素又は
リンの薄層を付着して加熱することにより、ヒ素
又はリンを不純物としてエピタキシヤル層内へ固
相拡散させることである。不純物の多結晶ケイ素
領域内への拡散速度は単結晶ケイ素中よりも約10
倍速く、従つて不純物は多結晶ケイ素の体積中に
拡がるが、単結晶ケイ素中では薄い表面層中に閉
じ込められる。その後、Ｎ＋ケイ素は極めて急速
に食刻する未添加のケイ素は緩慢にしか食刻しな
い溶媒によつてＮ＋多結晶層が化学的食刻され
る。能動装置層からは薄い上部層だけが失われる
だけであるが、受動装置領域からは全多結晶ケイ
素領域が除去できる。添加された多結晶ケイ素を
選択的に食刻し去るためには、或る場合にはＮ＋
添加物に代つてホウ素の如きＰ＋添加剤を使用す
る事が好ましい。
これに代つて、エピタキシヤル層１０はSiCl4
エピタキシヤル技法の如き通常の技法によつて、
能動装置領域上のみに選択的に成長され、酸化物
領域８上には成長されない様にする事が出来、こ
の方が好ましい。第１図を参照されたい。本発明
の方法においては、エピタキシヤル層は比較的薄
く、即ちわずか0.6ミクロンの程度である。なん
となれば、これは主熱サイクルが完了した後に成
長でき、その後のエミツタ熱サイクルが浅いエミ
ツタを使用するために小規模に行えるからであ
る。
エピタキシヤル技法の如き通常の技法によつて、
能動装置領域上のみに選択的に成長され、酸化物
領域８上には成長されない様にする事が出来、こ
の方が好ましい。第１図を参照されたい。本発明
の方法においては、エピタキシヤル層は比較的薄
く、即ちわずか0.6ミクロンの程度である。なん
となれば、これは主熱サイクルが完了した後に成
長でき、その後のエミツタ熱サイクルが浅いエミ
ツタを使用するために小規模に行えるからであ
る。
本発明に従う次のプロセスの好ましいモードを
含む残りの段階を第８図、第９図及び第１０図を
参照して説明する。
含む残りの段階を第８図、第９図及び第１０図を
参照して説明する。
第８図を参照するに、約1000Åの厚さの熱的に
成長される２酸化ケイ素層１１がエピタキシヤル
層１０上に成長でき、その後２酸化ケイ素層１３
の厚さと略同じ厚さの窒化ケイ素層１３をその上
に付着できる。好ましいモードでは、厚さ約300
乃至500Åの薄い２酸化ケイ素層を使用できる。
成長される２酸化ケイ素層１１がエピタキシヤル
層１０上に成長でき、その後２酸化ケイ素層１３
の厚さと略同じ厚さの窒化ケイ素層１３をその上
に付着できる。好ましいモードでは、厚さ約300
乃至500Åの薄い２酸化ケイ素層を使用できる。
第９図を参照するに、ベース用の窓が窒化物層
１３中に食刻され、次にホウ素がエピタキシヤル
層１０中にインプラントされて、ベース領域１７
を形成する。その後、多結晶ケイ素層１９を化学
蒸着によつて約9000Åの厚さに形成する。この層
にはＮ型不純物が高密度に添加されているのが好
ましい。次に薄い窒化ケイ素層２１が化学蒸着に
よつて多結晶ケイ素層上に付着される。ホトレジ
スト及び反応性イオン食刻を使用する事によつ
て、エミツタ及びコレクタ開孔を第９図の１５及
び２０で示された如く形成する。この点に関し
て、食刻がエピタキシヤル層１０の最上表面に達
するとエミツタ開孔の形成は阻止され、コレクタ
開孔を形成する如く、コレクタ窓２０中でＮ＋領
域３中に迄食刻される様に反応性イオン食刻過程
が回復される。その後ホトレジストを剥離する。
１３中に食刻され、次にホウ素がエピタキシヤル
層１０中にインプラントされて、ベース領域１７
を形成する。その後、多結晶ケイ素層１９を化学
蒸着によつて約9000Åの厚さに形成する。この層
にはＮ型不純物が高密度に添加されているのが好
ましい。次に薄い窒化ケイ素層２１が化学蒸着に
よつて多結晶ケイ素層上に付着される。ホトレジ
スト及び反応性イオン食刻を使用する事によつ
て、エミツタ及びコレクタ開孔を第９図の１５及
び２０で示された如く形成する。この点に関し
て、食刻がエピタキシヤル層１０の最上表面に達
するとエミツタ開孔の形成は阻止され、コレクタ
開孔を形成する如く、コレクタ窓２０中でＮ＋領
域３中に迄食刻される様に反応性イオン食刻過程
が回復される。その後ホトレジストを剥離する。
次に約6000乃至8000Åの厚さの２酸化ケイ素層
が化学蒸着によつて形成され、反応性イオン食刻
によつてこの層は同じ量だけ逆に食刻され、第９
図に示された如くエミツタ開孔のまわりに２酸化
ケイ素２３及び２５の側壁スタツド並びにコレク
タ開孔のまわりに２酸化ケイ素２７及び２９の側
壁スタツドが形成される。側壁スタツドの望まし
くない部分を食刻し去るには他のホトマスキング
段階が使用される。次に（スクリーンのための）
略250Åの厚さの層３０が熱的酸化によつてエミ
ツタ及びコレクタ開孔中に成長される。
が化学蒸着によつて形成され、反応性イオン食刻
によつてこの層は同じ量だけ逆に食刻され、第９
図に示された如くエミツタ開孔のまわりに２酸化
ケイ素２３及び２５の側壁スタツド並びにコレク
タ開孔のまわりに２酸化ケイ素２７及び２９の側
壁スタツドが形成される。側壁スタツドの望まし
くない部分を食刻し去るには他のホトマスキング
段階が使用される。次に（スクリーンのための）
略250Åの厚さの層３０が熱的酸化によつてエミ
ツタ及びコレクタ開孔中に成長される。
その後、エミツタ領域がヒ素によつてインプラ
ントされ、添加物が追込まれ、次に窒化ケイ素層
２１が化学的に食刻されて多結晶ケイ素層１９が
露出する。多結晶ケイ素層１９は次にピロカチカ
ルもしくは任意の他の適切な化学材料を使用して
化学的に食刻される。次に、コンタクト上の酸化
物層３０及び１１が食刻され、白金が付着され、
焼結される等々の処理を受ける。この最初のレベ
ルの治金学的処理は代表的な剥離過程を使用して
通常の如く続けられ、装置は第１０図に示された
如くスタツド・レベル迄金属３１で平坦になる。
ントされ、添加物が追込まれ、次に窒化ケイ素層
２１が化学的に食刻されて多結晶ケイ素層１９が
露出する。多結晶ケイ素層１９は次にピロカチカ
ルもしくは任意の他の適切な化学材料を使用して
化学的に食刻される。次に、コンタクト上の酸化
物層３０及び１１が食刻され、白金が付着され、
焼結される等々の処理を受ける。この最初のレベ
ルの治金学的処理は代表的な剥離過程を使用して
通常の如く続けられ、装置は第１０図に示された
如くスタツド・レベル迄金属３１で平坦になる。
上記の第２絶縁分離領域の形成により、前述の
所謂“小鳥のこぶ”が除去されて平坦な表面が得
られると共にコレクターベース容量を減少させる
ことができる。能動装置の形成のためのエピタキ
シヤル層の成長は、主要な熱処理サイクルの完了
後に、行われるので、サブコレクタ層のエピタキ
シヤル層内への拡散が実質的に防止され、従つ
て、より薄いエピタキシヤル層が使用可能にな
る。その結果、半導体装置の動作速度を向上でき
ると共に集積度も改善される。
所謂“小鳥のこぶ”が除去されて平坦な表面が得
られると共にコレクターベース容量を減少させる
ことができる。能動装置の形成のためのエピタキ
シヤル層の成長は、主要な熱処理サイクルの完了
後に、行われるので、サブコレクタ層のエピタキ
シヤル層内への拡散が実質的に防止され、従つ
て、より薄いエピタキシヤル層が使用可能にな
る。その結果、半導体装置の動作速度を向上でき
ると共に集積度も改善される。
第１図、第２図、第３図、第４図、第５図、第
６図、第７図、第８図、第９図、第１０図は本発
明に従う半導体集積回路及びその製造方法を示し
た断面図である。 １……半導体ウエハ、２……開孔、３……Ｎ＋
サブコレクタ層、５……２酸化ケイ素層、６……
溝、７……窒化ケイ素層、８……凹んだSiO2領
域、９……酸化物、１０……エピタキシヤル層。
６図、第７図、第８図、第９図、第１０図は本発
明に従う半導体集積回路及びその製造方法を示し
た断面図である。 １……半導体ウエハ、２……開孔、３……Ｎ＋
サブコレクタ層、５……２酸化ケイ素層、６……
溝、７……窒化ケイ素層、８……凹んだSiO2領
域、９……酸化物、１０……エピタキシヤル層。
Claims (1)
- 【特許請求の範囲】 １ ケイ素半導体基板表面に形成されたサブコレ
クタ層を囲んで該層の下方の上記基板内へ延びて
いる酸化物成長の第１絶縁分離領域を有する上記
基板を準備する段階、 上記分離領域の側端に隣接した上記サブコレク
タ層の表面から上記分離領域の底部よりも深く上
記基板内に幅狭い略垂直の溝を形成する段階、 上記溝の内壁に酸化ケイ素膜を形成し、次に該
溝を誘電材料で充填して第２絶縁分離領域を形成
する段階、 上記サブコレクタの上面に薄いエピタキシヤル
層を成長し、該エピタキシヤル層に集積回路用の
能動装置領域を形成する段階 とより成るサブコレクタ領域のエピタキシヤル層
内への拡散が減少した半導体集積装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US54162683A | 1983-10-13 | 1983-10-13 | |
| US541626 | 1983-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6088468A JPS6088468A (ja) | 1985-05-18 |
| JPH0373139B2 true JPH0373139B2 (ja) | 1991-11-20 |
Family
ID=24160384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14770284A Granted JPS6088468A (ja) | 1983-10-13 | 1984-07-18 | 半導体集積装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0137195B1 (ja) |
| JP (1) | JPS6088468A (ja) |
| DE (1) | DE3468782D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0641022B1 (en) * | 1993-08-31 | 2006-05-17 | STMicroelectronics, Inc. | Isolation structure and method for making same |
| CN110061066B (zh) * | 2019-04-30 | 2024-02-09 | 苏州固锝电子股份有限公司 | 一种浅沟槽的电极同侧二极管芯片的制造工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220444A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3372063A (en) * | 1964-12-22 | 1968-03-05 | Hitachi Ltd | Method for manufacturing at least one electrically isolated region of a semiconductive material |
| CA1001771A (en) * | 1973-01-15 | 1976-12-14 | Fairchild Camera And Instrument Corporation | Method of mos transistor manufacture and resulting structure |
| US4141765A (en) * | 1975-02-17 | 1979-02-27 | Siemens Aktiengesellschaft | Process for the production of extremely flat silicon troughs by selective etching with subsequent rate controlled epitaxial refill |
| US3972754A (en) * | 1975-05-30 | 1976-08-03 | Ibm Corporation | Method for forming dielectric isolation in integrated circuits |
| US4394196A (en) * | 1980-07-16 | 1983-07-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of etching, refilling and etching dielectric grooves for isolating micron size device regions |
| JPS58154256A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 半導体装置 |
| KR880000975B1 (ko) * | 1982-08-24 | 1988-06-07 | 니혼덴싱뎅와 가부시끼가이샤 | 반도체 장치의 기판구조 및 그 제조방법 |
-
1984
- 1984-07-18 JP JP14770284A patent/JPS6088468A/ja active Granted
- 1984-08-08 DE DE8484109400T patent/DE3468782D1/de not_active Expired
- 1984-08-08 EP EP84109400A patent/EP0137195B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220444A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6088468A (ja) | 1985-05-18 |
| EP0137195A1 (en) | 1985-04-17 |
| EP0137195B1 (en) | 1988-01-13 |
| DE3468782D1 (en) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771328A (en) | Semiconductor device and process | |
| EP0036111B1 (en) | Method for making fine deep dielectric isolation | |
| JPH06168952A (ja) | 半導体装置およびその製造方法 | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| US4876214A (en) | Method for fabricating an isolation region in a semiconductor substrate | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPS6212660B2 (ja) | ||
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPH05849B2 (ja) | ||
| JPH0373139B2 (ja) | ||
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPH0243336B2 (ja) | ||
| US4343078A (en) | IGFET Forming method | |
| JPS61289642A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPS63114158A (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0669066B2 (ja) | 半導体装置の製造方法 |