JPH0372327A - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置

Info

Publication number
JPH0372327A
JPH0372327A JP1209769A JP20976989A JPH0372327A JP H0372327 A JPH0372327 A JP H0372327A JP 1209769 A JP1209769 A JP 1209769A JP 20976989 A JP20976989 A JP 20976989A JP H0372327 A JPH0372327 A JP H0372327A
Authority
JP
Japan
Prior art keywords
electrode
divided
electrodes
display device
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1209769A
Other languages
English (en)
Other versions
JP2514720B2 (ja
Inventor
Takayoshi Nagayasu
孝好 永安
Hidenori Otokoto
音琴 秀則
Mikio Katayama
幹雄 片山
Akihiko Imaya
今矢 明彦
Toshihiko Hirobe
広部 俊彦
Ken Kanamori
金森 謙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20976989A priority Critical patent/JP2514720B2/ja
Priority to DE69020173T priority patent/DE69020173T2/de
Priority to EP90300928A priority patent/EP0381428B1/en
Priority to US07/472,604 priority patent/US5151807A/en
Priority to KR1019900001085A priority patent/KR930001647B1/ko
Publication of JPH0372327A publication Critical patent/JPH0372327A/ja
Priority to US08/024,806 priority patent/US5343216A/en
Application granted granted Critical
Publication of JP2514720B2 publication Critical patent/JP2514720B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は、液晶、EL発光体、プラズマ発光体等と、ア
クティブマトリクス基板とを組み合わせた、アクティブ
マトリクス表示装置に関する。
(従来の技術) 従来より、高い画像品位を要求されるマトリクス表示装
置には、アクティブマトリクス駆動方式が用いられてい
る。この駆動方式では、個々の絵素電極がスイッチング
素子によって選択され、選択された複数の絵素電極によ
って、表示パターンが形成される。
第7図に従来のアクティブマトリクス基板の平面図を示
す。マトリクス状に配された絵素電極8の間に、走査線
として機能するゲートパスライン9が平行し、ゲートパ
スライン9からはゲート電極2が分岐している。ゲート
電極2上にはスイッチング素子として薄膜トランジスタ
(以下では「TFTJと称する)11が形成されている
。ゲートパスライン9に直交して、信号線として機能す
るソースパスライン10が平行している。TFTllの
ソース’1極7aは、ソースパスライン10に接続され
ている。TFTIIのドレイン電極7bは絵素電極8に
接続されている。ゲートパスライン9とソースパスライ
ン10との間には、基板全面に形成されたゲート絶縁膜
が形成されている。
上述のアクティブマトリクス基板と対向基板との間に、
液晶等の表示媒体が封入され、アクティブマトリクス表
示装置が構成される。このようなアクティブマトリクス
基板上の絵素電極8と、対向基板上の対向電極との間の
表示媒体に電圧が印加され、表示が行われる。
精細な画像表示を行う表示装置のアクティブマトリクス
基板上には、通常、数百〜数百万の絵素電極が形成され
ている。このように多くの絵素電極が形成されたアクテ
ィブマトリクス表示装置では、絵素欠陥の発生が大きな
問題となる。絵素欠陥の発生原因としては、TPT形成
工程に於けるパターニング時のレジスト不良、エツチン
グ不良、薄膜形成工程に於ける膜中の欠陥の発生、或い
は液晶中への導電性異物の混入等が挙げられる。このよ
うな絵素欠陥は画像品位を著しく低下させ、表示装置の
製造歩留りを低下させる大きな原因となっている。
絵素欠陥が発生した場合の画像品位の低下を軽減するた
めに、第8図に示すアクティブマトリクス基板を用いる
ことが提唱されている。このアクティブマトリクス基板
では、絵素電極8は2つの分割電極20.21に分割さ
れ、分割電極20及び21は間隙23を隔てて設けられ
ている。分割電極20及び21には、TFTlla及び
llbが、それぞれドレイン電極22a及び22bによ
って接続されている。TPTlla及びllbのソース
電極21a及び21bは、同一のソースパスライン10
に接続され、TFTI 1 a及び11bに共通のゲー
ト電極2は、ゲートパスライン9に接続されている。従
って、分割電極20及び21は同じゲートパスライン9
及びソースパスライン10によって、同時に駆動される
ことになる。
この基板を用いて表示装置を組み立て、第8図に於ける
IX−IX線に沿って切断した断面図を第9図に示す。
ガラス基板1上にタンタル(Ta)から成るゲート電極
2が2500Aの厚さに形成され、ゲート電極2上には
酸化タンタル(Ta20s)から成る陽極酸化膜3が3
000Aの厚さに形成されている。陽極酸化膜3を覆っ
て全面に、窒化シリコン(SfNx)から戊るゲート絶
縁膜4が3000大の厚さに堆積されている。
ゲート電極2の上方のゲート絶縁膜4上には、真性半導
体非晶質シリコン(以下ではra−5L(I)」と称す
る)の半導体層5が10002の厚さに形成され、更に
半導体層5上にはn型半導体非晶質シリコン(以下では
ra−3l (n”) Jと称する)のコンタクト層6
.6が500Aの厚さに形成されている。コンタクト層
6.6上には、チタン(TI)から成るソース電極21
a及びドレイン電極22aが3000Åの厚さに形成さ
れ、TPTllaが構成されている。
ゲート絶縁膜4とドレイン電極22aとの上には、IT
Oから成る絵素電極8が100OAの厚さにパターン形
成されている。更に、基板の全面に厚さ3000Aの5
INxから成る保護膜16、及び配向膜17が形成され
ている。
以上のようにして形成されたアクティブマトリクス基板
に対向する対向基板では、ガラス基板12上にカラーフ
ィルタ14、及びブラックストライブ15が備えられて
いる。更に、対向基板の全面に、ITOから成る対向電
極13及び配向膜18が形成されている。2つの配向膜
17及び18の間に液晶19が封入され、アクティブマ
トリクス表示装置が構成されている。
(発明が解決しようとする課題) このような構成とすることにより、一方の分割電極に欠
陥が発生しても、他方の分割電極が正常に作動するので
、絵素欠陥を目立たないようにすることができる。しか
し、絵素欠陥を生じていない絵素電極では、2つの分割
電極20及び21の間に間隙23が存在し、この間隙2
3と対向電極13との間の液晶19には電圧が印加され
ないので、間隙23の部分は表示には寄与し得ない。そ
のため、以下のような新たな問題が生じる。即ち、ノー
マリホワイトモードの液晶表示装置では、電圧印加時に
於いても光が間隙23を透過するため、コントラストが
低下する。ノーマリブラックモードの液晶表示装置では
、電圧印加時に於いても光は間隙23を透過しないため
、表示画面全体が暗くなる。プラズマ、EL発光体等を
表示媒体として用いた表示装置では、単位面積当りの発
光量の低下により、表示画面全体が暗くなる。
このような問題点を解消するため、第10図及び第12
図に示すようなアクティブマトリクス基板が考えられる
。第11図には第10図のXI−XI線に沿った断面図
を示す。第13図には第12図のxm−xm線に沿った
断面図を示す。第1O図及び第12図に示す表示装置は
、第8図に示すものと同様であるが、分割電極20と2
1とが隣接する領域に、重畳領域57が設けられている
点が異なる。これらの表示装置では重畳領域57が設け
られているため、分割電極20及び21の間も表示に寄
与することができる。即ち、第10図及び第11図に示
す表示装置の重畳領域57では、分割電極20と分割電
極21とがゲート絶縁膜28を介して重畳されているた
め、この領域57と対向電極39との間の液晶41にも
電圧が印加され得る。第12図及び第13図に示す表示
装置では、分割電極20及び21が2層構造からなり、
重畳領域57では上層分割電極20t)及び下層分割電
極21aが重畳されている。従って、この表示装置に於
いても、重畳領域57と対向電極39との間の液晶41
にも電圧が印加され得る。
このように第10図及び第12図の表示装置では、分割
電極20と21との間に表示に寄与しない領域が存在し
ないため、前述のコントラストの低下や表示画面の明る
さの低下が起こらない。
しかし、このような構成としても分割電極に絵素欠陥が
発生すれば、前述のように画像品位の低下は免れない。
このような絵素欠陥の発生を避けるために、レーザ光線
を用いた修正技術が開発されている。例えば、特開昭5
9−101693では、TPTの不良が発生した場合に
、TPTをレーザ光を用いてゲートパスライン及びソー
スパスラインから切り離し、欠陥を生じた絵素電極を隣
接する絵素電極に接続することによって修復される。こ
の接続は予め設けられた修復構造に、レーザ光を照射す
ることによって行われる。この修復構造は、隣接する2
つの絵素電極の間を橋絡して設けられた導電膜によって
構成されている。この導電膜は一方の絵素電極に接し、
他方の絵素電極に非導通状態で重畳している。非導通状
態で重畳した絵素電極と導電膜とをレーザ光によって導
通させることによって修復が行われる。このように修復
することによって絵素欠陥となることは免れるが、修復
された絵素電極は接続された隣の絵素電極と同じ動作を
行い、本来の動作を行うことはできない。
TPTの欠陥等によって発生した絵素欠陥箇所の特定は
、表示装置を組み立てて実際に表示した状態で行うのが
簡単で正確な方法である。これに比べ、アクティブマト
リクス基板の状態でTPTの欠陥発生箇所を特定する方
法では、多数の絵素電極に接続された全てのTPTの動
作特性を個々に検査する必要があるので簡単ではない。
このような検査を行うには、極めて高精度の測定機器を
使用して、複雑な検査工程を経なければならない。
一方、前述のレーザ光をもちいた絵素欠陥の修復作業は
、従来よりアクティブマトリクス基板の状態で行われて
いるが、絵素数の多い大型表示装置では、個々の絵素欠
陥を電気的に検出することは非常に困難である。そのた
め、量産性が著しく阻害されるという結果となる。
本発明はこのような問題点を解決するものであり、本発
明の目的は、絵素欠陥が発生しても表示装置の外部から
、この欠陥絵素を光学的に検出した後、画像品位を低下
させることなく該欠陥を修正でき、しかも、表示画面の
フントラストや明るさが低下しないアクティブマトリク
ス表示装置を提供することである。
(課題を解決するための手段) 本発明のアクティブマトリクス表示装置は、少なくとも
一方が透光性を有する一対の基板と、該一対の基板の何
れか一方の基板内面にマトリクス状に配され、2以上の
分割電極に分割された絵素電極と、を備えたアクティブ
マトリクス表示装置であって、互いに隣り合う2つの該
分割電極間を橋絡し、少なくとも一方の該分割電極と非
導通状態の導電膜を有し、該2つの分割電極の隣接領域
に於いて、該2つの分割電極が互いに絶縁膜を介して重
畳されており、そのことによって上記目的が達成される
(作用) 本発明のアクティブマトリクス表示装置では、絵素電極
が2以上の分割電極に分割されている。
互いに隣合う2つの分割電極の隣接領域に於いて、これ
ら2つの分割電極が互いに絶縁膜を介して重畳されてい
る。このような構成により、分割電極の隣接する領域と
対向電極との間の表示媒体にも電圧が印加され得る。そ
のため、この隣接領域も表示に寄与することができる。
従って、表示画面のコントラストの低下や明るさの低下
が起こらない。
また、本発明のアクティブマトリクス表示装置では、互
いに隣り合う2つの該分割電極の隣接領域に於いて、該
2つの分割電極に重畳して導電膜が設けられている。こ
の導電膜は少なくとも一方の分割電極と非導通状態であ
る。もし、一方の分割電極に絵素欠陥を生じていれば、
この非導通状態の導電膜と分割電極との重畳部に、表示
装置の外部からレーザ光等のエネルギーを照射すること
により、導電膜と分割電極とが電気的に接続される。こ
れにより隣接する2つの分割電極が、導電膜を介して電
気的に接続される。従って、絵素欠陥を生じていた分割
電極は隣接する分割電極のスイッチング素子によって駆
動され得る。絵素欠陥の発生原因がスイッチング素子の
絶縁不良等である場合には、絵素欠陥を生じている分割
電極に接続されているスイッチング素子が、レーザ光照
射によって分割電極から切り離される。以上のようにし
て絵素欠陥が修正される。
(実施例) 本発明を実施例について以下に説明する。第1図に本発
明の表示装置に用いられるアクティブマトリクス基板の
1実施例を示す。本実施例は透過型の表示装置である。
この表示装置では、絵素電極8は2つの分割電極20及
び21に分割され、分割電極20及び21には、スイッ
チング素子としてTFT44及び45が、それぞれドレ
イン電極55及び56によって接続されている。TFT
44及び45のソース電極53及び54は、同一のソー
スパスライン31に接続され、TFT44及び45に共
通のゲート電極26は、ゲートパスライン25に接続さ
れている。従って、分割電極20及び21は、同一のゲ
ートパスライン25及び同一のソースパスライン31に
よって駆動される。分割電極20及び21が隣接する領
域には、重畳領域57が設けられている。
この基板を用いて表示装置を組み立て、第1図に於ける
XI−XI線に沿って切断した断面図は第11図と同様
である。第11図を参照しながら、TFT44の断面構
成について説明する。TFT45の断面構成もTFT4
4と同様である。ガラス基板24上にTaから成るゲー
ト電極26が2500大の厚さに形成され、ゲート電極
26上にはTa205から成る陽極酸化膜27が300
OAの厚さに形成されている。陽極酸化膜27を覆って
、5INxから成るゲート絶縁膜28が堆積されている
。ゲート絶縁膜28として適切な厚さは2000λ〜1
0000大であるが、本実施例では3000λとした。
ゲート電極26の上方のゲート絶縁膜28上には、a−
3l (1)から成る半導体層29が1000大の厚さ
に形成され、更に半導体層29上にはa−Sl(n”)
から成るコンタクト層30.30が50OAの厚さに形
成されている。コンタクト層30.30上にはTIから
成るソース電極53及びドレイン電極55が、3000
大の厚さに形成されている。
次に、重畳領域57の断面構成について説明する。ガラ
ス基板24上に分割電極20が5n02により、1oo
o入の厚さに形成されている。分割電極20の側方には
、分割電極21がITOにより、1000大の厚さに形
成されている。分割電極20及び21が形成されている
領域では、第1図の破線で示すように、該電極20及び
21の外周より内側の部分のゲート絶縁膜28が除去さ
れている。分割電極20及び21が隣接する重畳領域5
7では、ゲート絶縁膜28は該電極20の直上及び該電
極21の直下に跨っている。分割電極20及び21は、
重畳部49に於いて互いにゲート絶縁膜28を介して重
畳されている。
本実施例では分割電極20上にゲート絶縁膜28を介し
て分割電極21が重畳されることによって、重畳領域5
7が形成される例を示したが、分割電極21上にゲート
絶縁膜28を介して分割電極20が重畳されることによ
って、重畳領域57が形成される構成とすることもでき
る。
分割電極20及び21が隣接する領域のTFT44及び
45から最も遠い部分には、接続部58が形成されてい
る。第1図の■−■線に沿った接続部58の断面構成を
第2図に示す。第2図を参照しながら、接続部58の断
面構成について説明する。ガラス基板24上に導電膜5
9がTaにより、2500大の厚さに形成されている。
本実施例では導電膜59はゲートパスライン25及びゲ
ート電極26と同時に形成されている。導11#59の
一方の端部の上には分割電極20が重畳されている。更
に、導電膜59を覆って、前述のゲート絶縁膜28が除
去されずに残されている。導電膜590分割電極20が
重畳されていない端部の上方には、ゲート絶縁膜28を
介して分割電極21が重畳されている。
このようにTFT44、分割電極2o及び21、重畳部
57、接続部58等を形成した基板の全面に、SIN、
から成る保護膜34が形成されている。
保護膜34の接続部58上での好ましい厚さは1500
〜15000大であるが、本実施例では3000Aとし
た。更に、保護膜34上には配向膜35が形成され、ア
クティブマトリクス基板が構成される。
このようにして形成されたアクティブマトリクス基板に
対向する対向基板では、第11図にしめすようにガラス
基板36上にカラーフィルタ37及びブラックストライ
プ38が設けられ、更に対向基板の全面にITOから成
る対向電極39が積層されている。対向電極39上には
配向膜4oが形成されている。2つの配向膜34及び4
oの間に液晶41が封入され、本実施例のアクティブマ
トリクス表示装置が構成されている。
本実施例に於いて、一方の分割電極に絵素欠陥が生じて
いるか否かを検出するために、例えば全絵素に交流パル
スを一斉に印加し、絵素のコントラストの変化を視覚的
に確認する。欠陥を生じている絵素ではこのコントラス
トの変化が異常となるので、欠陥絵素を光学的に容易に
確認することができる。生じた絵素欠陥は、接続部58
を用いて修正される。この修正は第2図の矢印70に示
す位置にレーザ光等のエネルギーを照・射することによ
り行われる。レーザ光照射によってゲート絶縁膜28が
破壊され、導電膜59と分割電極21とが電気的に接続
される。これにより、分割電極20及び21は導電膜5
9を介して接続される。
更に、絵素欠陥がTPTの絶縁不良などによって生じて
いる場合には、レーザ光照射によって該不良TPTが分
割電極から切り離される。このようにして絵素欠陥を生
じた分割電極は隣接する分割電極のTPTによって駆動
され、絵素欠陥が修正される。
本実施例では、2つの分割電極2o及び21が隣接する
領域には重畳領域57が形成されているので、この領域
57と対向電極39との間の液晶41にも電圧が印加さ
れる。そのため、絵素全体の表示面積は減少せず、表示
画面のコントラストの低下や明るさの低下を生じない。
第3図に本発明の表示装置に用いられるアクティブマト
リクス基板の他の実施例を示す。本実施例でも、絵素電
極8は2つの分割電極20及び21に分割され、分割電
極20及び21には、TFT44及び45が、それぞれ
ドレイン電極55及び56によって接続されている。T
FT44及び45のソース電極53及び54は、同一の
ソースパスライン31に接続され、TFT44及び45
に−ifのゲート電極26は、ゲートパスライン25に
接続されている。従って、分割電極20及び21は、同
一のゲートパスライン25及び同一のソースパスライン
31によって駆動される。分割電極20及び21が隣接
する領域には、重畳領域57が設けられている。
この基板を用いて表示装置を組み立て、第3図に於ける
xm−xm線に沿って切断した断面図は第13図と同様
である。本実施例のTFT44及び45の断面構成は、
前述の第11図で説明したTFT44と同様である。絵
素電極8及び重畳領域57の断面構成について、第13
図を参照しながら説明する。本実施例では、分割電極2
0は下層分割電極20a及び上層分割電極20bの2層
構造から成る。同様に、分割電極21は下層分割電極2
1a及び上層分割電極21bの2層構造から戊る。ガラ
ス基板24上に下層分割電極20a及び21aがITO
により、500〜700大の厚さに形成されている。下
層分割電極20a及び21aは間隙47を隔てて設けら
れている。下層分割電極20a及び21aが形成されて
いる領域では、第3図の破線で示すように、該電極20
a及び21aの外周より内側の部分のゲート絶縁膜28
が除去されている。下層分割電極20aと21aとが隣
接する重畳領域57では、これらの電極20a及び21
a上に跨って、ゲート絶縁膜28が残されている。
下層分割電極20a及び21aの上には、それぞれ上層
分割電極20b及び21bがITOにより、500〜7
00大の厚さに形成されている。
上層分割電極20bはドレイン電極55とノコンタクト
を確実にするため、該電極55上にも形成されている。
また、上層分割電極20b及び21bは、重畳領域57
ではゲート絶縁膜28上に形成され、間隙48を隔てて
設けられている。間隙48は下層分割電極20a及び2
1aの間の間隙47とは重畳しないように設けられる。
即ち、間隙47上方には上層分割電極20bが位置し、
間隙48の下方には下層分割電極21aが位置する。
そして、上層分割電極20bと下層分割電極21aとは
ゲート絶縁J!128を介して重畳され、重畳部49を
形成している。
本実施例では上層分割電極20bと下層分割電極21a
とが重畳されることによって、重畳部49が形成されて
いる例を示したが、上層分割電極21bと下層分割電極
20aとが重畳されることによって、重畳部49が形成
される構成とすることもできる。この場合には間隙47
の上方には上層分割電極21bが位置し、間隙48の下
方には下層分割電極20aが位置することになる。
分割電極20及び21が隣接する領域のTFT44及び
45から最も遠い部分には、接続部58が形成されてい
る。第3図のrV−rV線に沿った接続部58の断面構
成を第4図に示す。第4図を参照しながら、接続部58
の断面構成について説明する。ガラス基板24上に導電
膜59がTaにより、2500λの厚さに形成されてい
る。本実施例では導電膜59はゲートパスライン25及
びゲート電極26と同時に形成され、下層分割電極20
a及び21aの間に形成されている。導電膜59の両端
部の上方には、それぞれ金属片67及び68がゲート絶
縁膜28を介して設けられている。
金属片67及び68上には、それぞれ上層分割電極20
t)及び21bが重畳されている。
このようにTFT44、分割電極20及び21、重畳部
57、接続部58等を形成した基板の全面に、5INX
から成る保護膜34が3000大の厚さに形成されてい
る。更に、保護膜34上には配向膜35が形成され、ア
クティブマトリクス基板が構成されている。
このようにして形成されたアクティブマトリクス基板に
対向する対向基板は、第11図で説明したものと同様で
ある。2つの配向膜34及び4゜の間に液晶41が封入
され、本実施例のアクティブマトリクス表示装置が構成
されている。
本実施例に於いても、一方の分割電極に絵素欠陥が生じ
ている場合には、接続部58によって修正される。この
修正は第4図の矢印7o及び71に示す位置にレーザ光
等のエネルギーを照射することにより行われる。レーザ
光照射によってゲート絶縁膜28が破壊され、導電膜5
9と分割電極20及び21とが電気的に接続される。こ
れにより、分割電極20及び21は導電膜59を介して
接続される。更に、絵素欠陥がTPTの絶縁不良などに
よって生じている場合には、レーザ光照射によって該不
良TPTが分割電極から切り離される。このようにして
絵素欠陥を生じた分割電極は隣接する分割電極のTPT
によって駆動され、絵素欠陥が修正される。
本実施例では、2つの分割電極42及び43が隣接する
領域に、重畳領域57が形成されている。
重畳領域57には上層分割電極42b及び下層分割電極
43aのうちの何れかが存在するので、この領域57と
対向電極39との間の液晶41にも電圧が印加される。
そのため、絵素全体の表示面積は減少せず、表示画面の
コントラストの低下や明るさの低下を生じない。
第5図及び第6図に他の接続部58の実施例を示す。第
5図に示す接続部58では、金属片67及び68が設け
られておらず、レーザ光照射によって導電膜59と上層
分割電極20b及び21bとが、直接電気的に接続され
る。第6図に示す接続部58では、導電膜59と下層分
割電極21aとが予め電気的に接続され、レーザ光照射
によって導電膜59と一方の上層分割電極20bとが電
気的に接続される。
上記実施例ではスイッチング素子としてTPTを用いた
が、本発明は例えばMIM (金属−絶縁層−金属)素
子、ダイオード、バリスタ等をスイッチング素子として
用いた広範囲の表示装置にも適用することができる。
また、上記実施例では絵素電極が2つの分割電極に分割
される場合について説明したが、本発明は絵素電極を3
以上の分割電極に分割した構成とすることもできる。
(発明の効果) 本発明のアクティブマトリクス表示装置では、絵素欠陥
が発生しても、表示装置の外部から欠陥絵素を検出した
後、画像品位を低下させることなく該欠陥を修正できる
。しかも、表示画面のコントラストの低下や明るさの低
下が起こらないので、画像品位の高い表示装置を高い歩
留りで得ることができ、表示装置のコストダウンに寄与
することができる。
4、゛  の  な!日 第1図は本発明の表示装置を構成するアクティブマトリ
クス基板の1実施例の平面図、第2図は第1図の基板を
用いた表示装置の、第1図に於けるn−n線に沿った断
面図、第3図は本発明の表示装置を構成するアクティブ
マトリクス基板の他の実施例の平面図、第4図は第3図
の基板を用いた表示装置の、第3図に於けるIV−rV
線に沿った断面図、第5図及び第6図は接続部の他の実
施例の断面図、第7図は従来のアクティブマトリクス基
板の平面図、第8図は絵素電極を2つの分割電極に分割
したアクティブマトリクス基板の例を示す図、第9図は
第8図の基板を用いた表示装置の、第8図に於けるIX
−IX線に沿った断面図、第1O図はアクティブマトリ
クス基板の改良例の平面図、第11図は第1図及び第1
O図のXI−XI線に沿った断面図、第12図はアクテ
ィブマトリクス基板の他の改良例の平面図、第13図は
第3図及び第12図のxm−xm線に沿った断面図であ
る。
8・・・絵素電極、20.21・・・分割電極、20 
a。
21a・・・下層分割電極、20t)、21b・・・上
層分割電極、24.36・・・ガラス基板、25・・・
ゲートパスライン、26・・・ゲート電極、27・・・
陽極酸化膜、28・・・ゲート絶縁膜、29・・・半導
体層、30・・・コンタクトJi、31・・・ソースパ
スライン、34・・・保護膜、35.40・・・配向膜
、39・・・対向電極、41・・・液晶、44.45・
・・TPT、53. 54・・・ソース1iL  55
. 56・・・ドレイン電極、57・・・重畳領域、5
8・・・接続部、59・・・導電膜、67゜68・・・
金属片。
以上

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも一方が透光性を有する一対の基板と、該
    一対の基板の何れか一方の基板内面にマトリクス状に配
    され、2以上の分割電極に分割された絵素電極と、を備
    えたアクティブマトリクス表示装置であって、 互いに隣り合う2つの該分割電極間を橋絡し、少なくと
    も一方の該分割電極と非導通状態の導電膜を有し、該2
    つの分割電極の隣接領域に於いて、該2つの分割電極が
    互いに絶縁膜を介して重畳されているアクティブマトリ
    クス表示装置。
JP20976989A 1989-01-31 1989-08-14 アクティブマトリクス表示装置 Expired - Lifetime JP2514720B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP20976989A JP2514720B2 (ja) 1989-08-14 1989-08-14 アクティブマトリクス表示装置
DE69020173T DE69020173T2 (de) 1989-01-31 1990-01-30 Aktives Matrix-Substrat und Anzeigevorrichtung mit dieser aktiven Matrix.
EP90300928A EP0381428B1 (en) 1989-01-31 1990-01-30 Active matrix substrate and active matrix display display apparatus
US07/472,604 US5151807A (en) 1989-01-31 1990-01-30 Active matrix substrate and active matrix display apparatus
KR1019900001085A KR930001647B1 (ko) 1989-01-31 1990-01-31 액티브 행렬 기판과 액티브 행렬 표시장치
US08/024,806 US5343216A (en) 1989-01-31 1993-03-01 Active matrix substrate and active matrix display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20976989A JP2514720B2 (ja) 1989-08-14 1989-08-14 アクティブマトリクス表示装置

Publications (2)

Publication Number Publication Date
JPH0372327A true JPH0372327A (ja) 1991-03-27
JP2514720B2 JP2514720B2 (ja) 1996-07-10

Family

ID=16578309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20976989A Expired - Lifetime JP2514720B2 (ja) 1989-01-31 1989-08-14 アクティブマトリクス表示装置

Country Status (1)

Country Link
JP (1) JP2514720B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525859A (ja) * 2004-12-29 2008-07-17 ハネウェル・インターナショナル・インコーポレーテッド 分散アパーチャディスプレイ
JP2009063696A (ja) * 2007-09-05 2009-03-26 Sony Corp 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525859A (ja) * 2004-12-29 2008-07-17 ハネウェル・インターナショナル・インコーポレーテッド 分散アパーチャディスプレイ
JP2013101347A (ja) * 2004-12-29 2013-05-23 Honeywell Internatl Inc 分散アパーチャディスプレイ
JP2015079250A (ja) * 2004-12-29 2015-04-23 ハネウェル・インターナショナル・インコーポレーテッド 分散アパーチャディスプレイ
JP2009063696A (ja) * 2007-09-05 2009-03-26 Sony Corp 液晶表示装置

Also Published As

Publication number Publication date
JP2514720B2 (ja) 1996-07-10

Similar Documents

Publication Publication Date Title
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
JPH02254419A (ja) アクティブマトリクス表示装置
JPH04331922A (ja) アクティブマトリクス表示装置
JP2002091342A (ja) マトリクスアレイ基板
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
JPH11119253A (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
RU2441263C1 (ru) Подложка активной матрицы, панель жидкокристаллического дисплея, оборудованная ею, и способ производства подложки активной матрицы
JPH0372327A (ja) アクティブマトリクス表示装置
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JP2716108B2 (ja) アクティブマトリクス表示装置の線欠陥修正方法
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
JPH0324524A (ja) アクティブマトリクス表示装置
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
JP2760459B2 (ja) アクティブマトリクス型基板
JPH02179616A (ja) 液晶表示装置および液晶表示パネルの製造方法
JPH07333652A (ja) 液晶表示装置
JPH03100626A (ja) アクティブマトリクス型液晶表示素子
KR100719916B1 (ko) 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
JPH02203389A (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
JPH0497136A (ja) アクティブマトリクス液晶表示装置の製造方法
JPH0419618A (ja) アクティブマトリクス型表示装置の製造方法
JPH0274929A (ja) アクティブマトリクス基板
JP2589867B2 (ja) アクティブマトリクス表示装置
JP2009251353A (ja) アクティブマトリクス型表示装置
JP2005173499A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 14