JPH11119253A - アクティブマトリクス型液晶表示装置およびその欠陥修正方法 - Google Patents
アクティブマトリクス型液晶表示装置およびその欠陥修正方法Info
- Publication number
- JPH11119253A JPH11119253A JP28538097A JP28538097A JPH11119253A JP H11119253 A JPH11119253 A JP H11119253A JP 28538097 A JP28538097 A JP 28538097A JP 28538097 A JP28538097 A JP 28538097A JP H11119253 A JPH11119253 A JP H11119253A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tft
- liquid crystal
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート配線上にＴＦＴが構成されているアク
ティブマトリクス型液晶表示装置において、輝点となっ
いている欠陥を容易に修正できる構成およびその修正方
法を提供するものである。 【解決手段】 各画素電極４には、これを表示駆動する
ＴＦＴ１が接続されている。ＴＦＴ１のドレイン電極６
と画素電極４が接続され、ソース電極５はソース配線３
と接続されている。なお、ＴＦＴ１はゲート配線２上に
形成されている。ゲート配線２はソース配線３との交差
部付近で開口部２０を有している。この開口部２０の領
域にはＴＦＴ１のソース電極５の一部、ソース配線３な
どが存在している。欠陥が生じたとき、開口部２０また
はＴＦＴ１をレーザー照射することにより、容易に輝点
となっている欠陥を修正することができる。
ティブマトリクス型液晶表示装置において、輝点となっ
いている欠陥を容易に修正できる構成およびその修正方
法を提供するものである。 【解決手段】 各画素電極４には、これを表示駆動する
ＴＦＴ１が接続されている。ＴＦＴ１のドレイン電極６
と画素電極４が接続され、ソース電極５はソース配線３
と接続されている。なお、ＴＦＴ１はゲート配線２上に
形成されている。ゲート配線２はソース配線３との交差
部付近で開口部２０を有している。この開口部２０の領
域にはＴＦＴ１のソース電極５の一部、ソース配線３な
どが存在している。欠陥が生じたとき、開口部２０また
はＴＦＴ１をレーザー照射することにより、容易に輝点
となっている欠陥を修正することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばコンピュー
タやテレビなどのディスプレイに利用され、表示用の画
素電極にスイッチング素子を介して駆動信号を印加する
ことにより、表示を行うアクティブマトリクス型液晶表
示装置に関するものである。
タやテレビなどのディスプレイに利用され、表示用の画
素電極にスイッチング素子を介して駆動信号を印加する
ことにより、表示を行うアクティブマトリクス型液晶表
示装置に関するものである。
【０００２】
【従来の技術】図７に、スイッチング素子として薄膜ト
ランジスタを備えたアクティブマトリクス型液晶表示装
置のアクティブマトリクス基板の等価回路図を示す。こ
のアクティブマトリクス基板は、マトリクス状に形成さ
れたスイッチング素子である薄膜トランジスタ（以下、
ＴＦＴと呼ぶ）１と、各ＴＦＴ１に対応して、マトリク
ス状に形成された複数の画素電極４と、これらの行方向
および列方向に対応して直交するように形成された走査
配線であるゲート配線２および信号配線であるソース配
線３とを有している。
ランジスタを備えたアクティブマトリクス型液晶表示装
置のアクティブマトリクス基板の等価回路図を示す。こ
のアクティブマトリクス基板は、マトリクス状に形成さ
れたスイッチング素子である薄膜トランジスタ（以下、
ＴＦＴと呼ぶ）１と、各ＴＦＴ１に対応して、マトリク
ス状に形成された複数の画素電極４と、これらの行方向
および列方向に対応して直交するように形成された走査
配線であるゲート配線２および信号配線であるソース配
線３とを有している。
【０００３】ここで、ゲート配線２は、その上に構成さ
れたＴＦＴ１のゲート電極１０を兼ね、それに走査信号
を与えることによりＴＦＴ１を駆動制御する。一方、ソ
ース配線３は各ＴＦＴ１のソース電極５に接続され、Ｔ
ＦＴ１の駆動時にＴＦＴ１を介してデータ信号を画素電
極４に与える。また、ＴＦＴ１のドレイン電極６は画素
電極４および付加容量７の一方の端子に接続され、付加
容量７のもう一方の端子は付加容量配線８に接続され、
対向基板上の対向電極に接続される。
れたＴＦＴ１のゲート電極１０を兼ね、それに走査信号
を与えることによりＴＦＴ１を駆動制御する。一方、ソ
ース配線３は各ＴＦＴ１のソース電極５に接続され、Ｔ
ＦＴ１の駆動時にＴＦＴ１を介してデータ信号を画素電
極４に与える。また、ＴＦＴ１のドレイン電極６は画素
電極４および付加容量７の一方の端子に接続され、付加
容量７のもう一方の端子は付加容量配線８に接続され、
対向基板上の対向電極に接続される。
【０００４】
【発明が解決しようとする課題】ところで、高精細な液
晶表示装置を製造しようとした場合、画素電極を小さく
して画素電極数を増やさなくてはならない。それにとも
ない、ＴＦＴも小さくして数を増やさなくてはならな
い。こうなると、アクティブマトリクス基板の製造にお
いて、製造装置の精度やダストのなどの理由で、ＴＦＴ
の特性不良、画素電極と各配線、配線間どうしの電気的
リークが起こる可能性が高くなる。液晶表示装置として
点灯した場合、点欠陥あるいは線欠陥として見え、表示
品位上好ましくない。
晶表示装置を製造しようとした場合、画素電極を小さく
して画素電極数を増やさなくてはならない。それにとも
ない、ＴＦＴも小さくして数を増やさなくてはならな
い。こうなると、アクティブマトリクス基板の製造にお
いて、製造装置の精度やダストのなどの理由で、ＴＦＴ
の特性不良、画素電極と各配線、配線間どうしの電気的
リークが起こる可能性が高くなる。液晶表示装置として
点灯した場合、点欠陥あるいは線欠陥として見え、表示
品位上好ましくない。
【０００５】ノーマリーホワイトのアクティブマトリク
ス型液晶表示装置において、信号配線の信号が画素電極
に正常に伝わらない場合、輝点となって見え、表示上目
立ってしまう。この欠陥の修正方法は、リーク箇所を特
定し、レーザー照射によりその部分を切断するという方
法をとっている。
ス型液晶表示装置において、信号配線の信号が画素電極
に正常に伝わらない場合、輝点となって見え、表示上目
立ってしまう。この欠陥の修正方法は、リーク箇所を特
定し、レーザー照射によりその部分を切断するという方
法をとっている。
【０００６】しかし、この欠陥は場所的には表示画面の
周辺部は許容できても、中央部は許容できない。色でい
うならば、視覚上赤、緑、青の内一番明るい緑の輝点許
容数は厳しいなど制限がある。さらに、２画素電極、３
画素電極にまたがる欠陥であるならば、なおさら許容し
難くなる。このような場合、欠陥箇所が明確であると、
レーザー照射により容易に欠陥を修正できる。その一
方、欠陥が特定できないため、修正できない場合の方が
多い。
周辺部は許容できても、中央部は許容できない。色でい
うならば、視覚上赤、緑、青の内一番明るい緑の輝点許
容数は厳しいなど制限がある。さらに、２画素電極、３
画素電極にまたがる欠陥であるならば、なおさら許容し
難くなる。このような場合、欠陥箇所が明確であると、
レーザー照射により容易に欠陥を修正できる。その一
方、欠陥が特定できないため、修正できない場合の方が
多い。
【０００７】しかしながら、ゲート配線上にＴＦＴが構
成されていると、輝点となっている画素電極につながっ
ているＴＦＴのソース電極とゲート配線、ドレイン電極
とゲート配線との間で切断ができず、ソース電極とドレ
イン電極を導通させることができないため、欠陥を修正
することができない。
成されていると、輝点となっている画素電極につながっ
ているＴＦＴのソース電極とゲート配線、ドレイン電極
とゲート配線との間で切断ができず、ソース電極とドレ
イン電極を導通させることができないため、欠陥を修正
することができない。
【０００８】本発明は、ゲート配線上にＴＦＴが構成さ
れているアクティブマトリクス型液晶表示装置におい
て、輝点となっている欠陥を容易に修正できる構成およ
びその修正方法を提供するものである。
れているアクティブマトリクス型液晶表示装置におい
て、輝点となっている欠陥を容易に修正できる構成およ
びその修正方法を提供するものである。
【０００９】
【課題を解決するための手段】請求項１記載の液晶液晶
表示装置は、基板上に設けられた複数の走査配線と、前
記走査配線と直交するように構成された複数の信号配線
と、前記走査配線と信号配線との交差部近傍にスイッチ
ング素子とが設けられ、画素電極がス前記スイッチング
素子のドレイン電極に接続されたアクティブマトリクス
型液晶表示装置において、前記走査配線と信号配線との
交差部で、前記信号配線を挟んで両側の領域に、開口部
を有する前記走査配線が形成され、前記開口部は絶縁膜
に覆われ、前記絶縁膜に覆われた前記開口部の領域に
は、前記スイッチング素子の一部または前記信号配線に
覆われている箇所が存在することを特徴とする。
表示装置は、基板上に設けられた複数の走査配線と、前
記走査配線と直交するように構成された複数の信号配線
と、前記走査配線と信号配線との交差部近傍にスイッチ
ング素子とが設けられ、画素電極がス前記スイッチング
素子のドレイン電極に接続されたアクティブマトリクス
型液晶表示装置において、前記走査配線と信号配線との
交差部で、前記信号配線を挟んで両側の領域に、開口部
を有する前記走査配線が形成され、前記開口部は絶縁膜
に覆われ、前記絶縁膜に覆われた前記開口部の領域に
は、前記スイッチング素子の一部または前記信号配線に
覆われている箇所が存在することを特徴とする。
【００１０】請求項２記載の欠陥修正方法は、請求項１
記載のアクティブマトリクス型液晶表示装置において、
スイッチング素子の特性不良、またはスイッチング素子
近傍の前記走査配線と信号配線との交差部で欠陥が生じ
たとき、または前記信号配線と画素電極との間で欠陥が
生じたとき、前記開口部の前記スイッチング素子側の領
域にある前記走査配線を、前記開口部の両側で切断し、
前記切断された走査配線を介して、前記信号配線と前記
画素電極を接続することを特徴とする。
記載のアクティブマトリクス型液晶表示装置において、
スイッチング素子の特性不良、またはスイッチング素子
近傍の前記走査配線と信号配線との交差部で欠陥が生じ
たとき、または前記信号配線と画素電極との間で欠陥が
生じたとき、前記開口部の前記スイッチング素子側の領
域にある前記走査配線を、前記開口部の両側で切断し、
前記切断された走査配線を介して、前記信号配線と前記
画素電極を接続することを特徴とする。
【００１１】請求項３記載の欠陥修正方法は、請求項１
記載のアクティブマトリクス型液晶表示装置において、
非スイッチング素子側で前記走査配線と前記信号配線と
の交差部で欠陥が生じたとき、前記開口部の前記非スイ
ッチング素子側の領域にある前記走査配線を、前記開口
部の両側で切断することを特徴とする。
記載のアクティブマトリクス型液晶表示装置において、
非スイッチング素子側で前記走査配線と前記信号配線と
の交差部で欠陥が生じたとき、前記開口部の前記非スイ
ッチング素子側の領域にある前記走査配線を、前記開口
部の両側で切断することを特徴とする。
【００１２】上記構成による作用を説明する。請求項１
記載の液晶表示装置の構成によれば、工程内でのダス
ト、製造装置の精度により起こるＴＦＴの特性不良、ま
たはＴＦＴ近傍のゲート配線とソース配線との交差部で
のリークが生じたとき、またはソース配線と画素電極と
の間で欠陥が生じたとき、画素電極に正常な信号が伝わ
らなくて、黒画面、単色画面にて輝点となる画素電極を
修正することにより、その画素電極が正常なソース配線
の信号と連動させ、輝点という状態を解除できる。
記載の液晶表示装置の構成によれば、工程内でのダス
ト、製造装置の精度により起こるＴＦＴの特性不良、ま
たはＴＦＴ近傍のゲート配線とソース配線との交差部で
のリークが生じたとき、またはソース配線と画素電極と
の間で欠陥が生じたとき、画素電極に正常な信号が伝わ
らなくて、黒画面、単色画面にて輝点となる画素電極を
修正することにより、その画素電極が正常なソース配線
の信号と連動させ、輝点という状態を解除できる。
【００１３】請求項２の欠陥修正方法によれば、ＴＦＴ
の特性不良、またはＴＦＴ近傍のゲート配線とソース配
線との交差部で欠陥（Ｓ−Ｇリーク）が生じたとき、ま
たはソース配線と画素電極との間で欠陥が生じたとき、
ＴＦＴを有するゲート配線の開口部の上側で、その画素
電極のＴＦＴを挟むように、開口部の上側の両側２箇所
でレーザー照射を行い、ゲート配線を切断する。さら
に、そのＴＦＴのソース電極、ドレイン電極をそれぞれ
切断されたゲート配線を介して、レーザー照射にて溶接
して、導通させる。これで、ソース配線が、切断された
ゲート配線を介して、画素電極と接続されることにな
る。従って、その画素電極はソース信号と連動するた
め、黒画面、単色画面では輝点となって見えることはな
くなる。
の特性不良、またはＴＦＴ近傍のゲート配線とソース配
線との交差部で欠陥（Ｓ−Ｇリーク）が生じたとき、ま
たはソース配線と画素電極との間で欠陥が生じたとき、
ＴＦＴを有するゲート配線の開口部の上側で、その画素
電極のＴＦＴを挟むように、開口部の上側の両側２箇所
でレーザー照射を行い、ゲート配線を切断する。さら
に、そのＴＦＴのソース電極、ドレイン電極をそれぞれ
切断されたゲート配線を介して、レーザー照射にて溶接
して、導通させる。これで、ソース配線が、切断された
ゲート配線を介して、画素電極と接続されることにな
る。従って、その画素電極はソース信号と連動するた
め、黒画面、単色画面では輝点となって見えることはな
くなる。
【００１４】請求項３の欠陥修正方法によれば、ＴＦＴ
から離れた非ＴＦＴ側のソース配線とゲート配線の交差
部で欠陥（Ｓ−Ｇリーク）が生じたとき、非ＴＦＴ側で
あるゲート配線の開口部の下側で、開口部の下側の両側
２箇所でレーザー照射を行い、ゲート配線を切断する。
従って、この修正方法により、この画素電極は正常に動
作するため、黒画面、単色画面では輝点となって見える
ことはなくなる。
から離れた非ＴＦＴ側のソース配線とゲート配線の交差
部で欠陥（Ｓ−Ｇリーク）が生じたとき、非ＴＦＴ側で
あるゲート配線の開口部の下側で、開口部の下側の両側
２箇所でレーザー照射を行い、ゲート配線を切断する。
従って、この修正方法により、この画素電極は正常に動
作するため、黒画面、単色画面では輝点となって見える
ことはなくなる。
【００１５】上記の２つの修正方法では、容易に常時輝
点となる状態が解除できる。さらにこの修正方法によ
り、例えば欠陥の場所、色、個数、欠陥の連なりなどに
関して良品となる基準を満たす可能性が高まり、良品率
が向上する。
点となる状態が解除できる。さらにこの修正方法によ
り、例えば欠陥の場所、色、個数、欠陥の連なりなどに
関して良品となる基準を満たす可能性が高まり、良品率
が向上する。
【００１６】
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。 （実施形態１）ノーマリーホワイトのアクティブマトリ
クス型液晶表示装置であるアクティブマトリクス基板の
平面図を図１に、図１のＸ−Ｘ断面図を図２、図１のＹ
−Ｙ断面図を図３、図１のＺ−Ｚ断面図を図４に示す。
いて説明する。 （実施形態１）ノーマリーホワイトのアクティブマトリ
クス型液晶表示装置であるアクティブマトリクス基板の
平面図を図１に、図１のＸ−Ｘ断面図を図２、図１のＹ
−Ｙ断面図を図３、図１のＺ−Ｚ断面図を図４に示す。
【００１７】透明な絶縁性基板９の上に、ゲート配線２
とソース配線３が縦横方向に交差するように形成されて
いる。各画素電極４には、これを表示駆動するＴＦＴ１
が接続されている。ＴＦＴ１のドレイン電極６と画素電
極４が接続され、ソース電極５はソース配線３と接続さ
れている。なお、ＴＦＴ１はゲート配線２上に形成され
ている。また、ゲート配線２はソース配線３との交差部
付近で開口部２０を有している。この開口部２０の領域
にはＴＦＴ１のソース電極５の一部、ソース配線３など
が存在している。また、隣接するゲート配線２間には、
ゲート配線２と平行に付加容量配線８が形成されてい
る。
とソース配線３が縦横方向に交差するように形成されて
いる。各画素電極４には、これを表示駆動するＴＦＴ１
が接続されている。ＴＦＴ１のドレイン電極６と画素電
極４が接続され、ソース電極５はソース配線３と接続さ
れている。なお、ＴＦＴ１はゲート配線２上に形成され
ている。また、ゲート配線２はソース配線３との交差部
付近で開口部２０を有している。この開口部２０の領域
にはＴＦＴ１のソース電極５の一部、ソース配線３など
が存在している。また、隣接するゲート配線２間には、
ゲート配線２と平行に付加容量配線８が形成されてい
る。
【００１８】なお、ゲート配線２とソース配線３との交
差部付近でゲート配線２が広くなっているのは、ゲート
配線２の幅を同じようにするために突出させているので
あり、容量を減らさず、信号遅延をおこさないようにす
るために設けている。
差部付近でゲート配線２が広くなっているのは、ゲート
配線２の幅を同じようにするために突出させているので
あり、容量を減らさず、信号遅延をおこさないようにす
るために設けている。
【００１９】次に、図２に基づいて、ＴＦＴ１の断面構
造およびゲート配線２の開口部２０の断面について説明
する。ガラスなどの透明な絶縁性基板９上に、ゲート配
線２とソース配線３との交差部付近で開口部２０を有す
るゲート配線２が形成されている。ゲート配線２は、そ
の上に構成されたＴＦＴ１のゲート電極を兼ねている。
この配設されたゲート配線２を覆って、酸化タンタル
（Ｔａ2Ｏ5）からなる第１のゲート絶縁膜１１が形成さ
れ、第１のゲート絶縁膜１１の上全面を覆って、窒化シ
リコン（ＳｉＮｘ）からなる第２のゲート絶縁膜１２が
形成されている。第２のゲート絶縁膜１２上でゲート配
線２の形成位置と一部重なるように真性アモルファスシ
リコン（以下、ａ−Ｓｉ（ｉ）とする）からなる半導体
層１３が形成されている。半導体層１３の中央部には、
ＳｉＮｘからなるエッチングストッパ層１５が形成され
ている。半導体層１３のエッチングストッパ層１５を挟
んで両側上には、ｎ+型アモルファスシリコン（以下、
ａ−Ｓｉ（ｎ+）とする）からなるコンタクト層１４が
エッチングストッパ層１５上で分断されて形成されてい
る。コンタクト層１４の一方を覆ってソース配線３およ
びソース電極５が形成されており、コンタクト層１４の
他方を覆って、ドレイン電極６が形成され、第２のゲー
ト絶縁膜１２上に形成された酸化インジウム・スズ（Ｉ
ＴＯ）からなる画素電極４と接続されている。
造およびゲート配線２の開口部２０の断面について説明
する。ガラスなどの透明な絶縁性基板９上に、ゲート配
線２とソース配線３との交差部付近で開口部２０を有す
るゲート配線２が形成されている。ゲート配線２は、そ
の上に構成されたＴＦＴ１のゲート電極を兼ねている。
この配設されたゲート配線２を覆って、酸化タンタル
（Ｔａ2Ｏ5）からなる第１のゲート絶縁膜１１が形成さ
れ、第１のゲート絶縁膜１１の上全面を覆って、窒化シ
リコン（ＳｉＮｘ）からなる第２のゲート絶縁膜１２が
形成されている。第２のゲート絶縁膜１２上でゲート配
線２の形成位置と一部重なるように真性アモルファスシ
リコン（以下、ａ−Ｓｉ（ｉ）とする）からなる半導体
層１３が形成されている。半導体層１３の中央部には、
ＳｉＮｘからなるエッチングストッパ層１５が形成され
ている。半導体層１３のエッチングストッパ層１５を挟
んで両側上には、ｎ+型アモルファスシリコン（以下、
ａ−Ｓｉ（ｎ+）とする）からなるコンタクト層１４が
エッチングストッパ層１５上で分断されて形成されてい
る。コンタクト層１４の一方を覆ってソース配線３およ
びソース電極５が形成されており、コンタクト層１４の
他方を覆って、ドレイン電極６が形成され、第２のゲー
ト絶縁膜１２上に形成された酸化インジウム・スズ（Ｉ
ＴＯ）からなる画素電極４と接続されている。
【００２０】図２にゲート配線２の開口部２０のＸ−Ｘ
断面を示す。開口部２０のＸ−Ｘ断面は、ＴＦＴ１のソ
ース電極５、ソース配線３、第１および第２のゲート絶
縁膜１１、１２に覆われている。図３にゲート配線２の
開口部２０のＹ−Ｙ断面を示す。開口部２０のＹ−Ｙ断
面は、ソース配線３、第１および第２のゲート絶縁膜１
１、１２に覆われている。図４にゲート配線２の開口部
２０のＺ−Ｚ断面を示す。開口部２０のＺ−Ｚ断面は、
第１および第２のゲート絶縁膜１１、１２に覆われてい
る。このように、ゲート配線２の開口部２０は場所によ
り、ＴＦＴ１の一部、ソース配線３、第１および第２の
ゲート絶縁膜１１、１２に覆われている。
断面を示す。開口部２０のＸ−Ｘ断面は、ＴＦＴ１のソ
ース電極５、ソース配線３、第１および第２のゲート絶
縁膜１１、１２に覆われている。図３にゲート配線２の
開口部２０のＹ−Ｙ断面を示す。開口部２０のＹ−Ｙ断
面は、ソース配線３、第１および第２のゲート絶縁膜１
１、１２に覆われている。図４にゲート配線２の開口部
２０のＺ−Ｚ断面を示す。開口部２０のＺ−Ｚ断面は、
第１および第２のゲート絶縁膜１１、１２に覆われてい
る。このように、ゲート配線２の開口部２０は場所によ
り、ＴＦＴ１の一部、ソース配線３、第１および第２の
ゲート絶縁膜１１、１２に覆われている。
【００２１】上記構造を有するアクティブマトリクス基
板の製造方法を図２に基づいて説明する。まず、ガラス
などの透明な絶縁性基板９上に、Ｔａを堆積させて、ゲ
ート配線２とソース配線３との交差部付近で開口部２０
を有するゲート配線２をパターンニングする。ゲート配
線２の表面を陽極酸化して、第１のゲート絶縁膜１１を
形成する。次に、ＳｉＮｘ層を、第２のゲート絶縁膜１
２、ａ−Ｓｉ（ｉ）層となる半導体層１３およびエッチ
ングストッパ層１５の順に連続的に被着して、パターン
ニングして、各層を形成する。このような状態の基板上
に、コンタクト層１４となるａ−Ｓｉ（ｎ+）を被着さ
せ、上記のａ−Ｓｉ（ｉ）とともに、パターンニング
し、半導体層１３およびコンタクト層１４を形成する。
板の製造方法を図２に基づいて説明する。まず、ガラス
などの透明な絶縁性基板９上に、Ｔａを堆積させて、ゲ
ート配線２とソース配線３との交差部付近で開口部２０
を有するゲート配線２をパターンニングする。ゲート配
線２の表面を陽極酸化して、第１のゲート絶縁膜１１を
形成する。次に、ＳｉＮｘ層を、第２のゲート絶縁膜１
２、ａ−Ｓｉ（ｉ）層となる半導体層１３およびエッチ
ングストッパ層１５の順に連続的に被着して、パターン
ニングして、各層を形成する。このような状態の基板上
に、コンタクト層１４となるａ−Ｓｉ（ｎ+）を被着さ
せ、上記のａ−Ｓｉ（ｉ）とともに、パターンニング
し、半導体層１３およびコンタクト層１４を形成する。
【００２２】次に、ＩＴＯをスパッタ法で成膜し、パタ
ーンニングして、画素電極４を形成する。さらに、Ｔｉ
をスパッタ法により成膜し、パターンニングして、ソー
ス配線３、ソース電極５およびドレイン電極６を形成す
る。なお、実施形態１ではエッチングストッパ層１５を
設けた構造としているが、エッチングストッパ層１５が
なくても良い。
ーンニングして、画素電極４を形成する。さらに、Ｔｉ
をスパッタ法により成膜し、パターンニングして、ソー
ス配線３、ソース電極５およびドレイン電極６を形成す
る。なお、実施形態１ではエッチングストッパ層１５を
設けた構造としているが、エッチングストッパ層１５が
なくても良い。
【００２３】このような構成により、ゲート配線２上に
ＴＦＴ１が構成されているアクティブマトリクス型液晶
表示装置において、輝点となっいている欠陥を容易に修
正できる。
ＴＦＴ１が構成されているアクティブマトリクス型液晶
表示装置において、輝点となっいている欠陥を容易に修
正できる。
【００２４】また、次に説明するように、ゲート配線と
ソース配線間でのリークを発生し難くするために、ゲー
ト配線を電気化学的手段などによって表面に陽極酸化膜
のような膜を形成して不働態化を行い、なおかつ、絶縁
膜を形成するという手法が用いられている。しかし本発
明により、発生したリーク箇所を容易に回避できること
から、表面を不働態化する必要もなくなるため、プロセ
スの短縮化が図られ、コスト低減につながる。
ソース配線間でのリークを発生し難くするために、ゲー
ト配線を電気化学的手段などによって表面に陽極酸化膜
のような膜を形成して不働態化を行い、なおかつ、絶縁
膜を形成するという手法が用いられている。しかし本発
明により、発生したリーク箇所を容易に回避できること
から、表面を不働態化する必要もなくなるため、プロセ
スの短縮化が図られ、コスト低減につながる。
【００２５】（実施形態２）次に、ノーマリーホワイト
のアクティブマトリクス型液晶表示装置である実施形態
１において、ＴＦＴ特性不良、画素電極と信号配線との
リーク、ＴＦＴ近傍の走査配線と信号配線との交差部で
発生するリークなどにより、黒画面、単色画面で輝点と
なって見える画素電極の欠陥修正方法について図５を用
いて説明する。
のアクティブマトリクス型液晶表示装置である実施形態
１において、ＴＦＴ特性不良、画素電極と信号配線との
リーク、ＴＦＴ近傍の走査配線と信号配線との交差部で
発生するリークなどにより、黒画面、単色画面で輝点と
なって見える画素電極の欠陥修正方法について図５を用
いて説明する。
【００２６】上記の輝点を探し、欠陥の画素電極４を特
定する。そして、ＴＦＴ１を有するゲート配線２の開口
部２０の上側で、その画素電極４のＴＦＴ１を挟むよう
に、開口部２０の上側の両側２箇所（図５のＡ）でレー
ザー照射を行い、Ａ−Ａ間でゲート配線を切断する。こ
の切断されたゲート配線を２１とする。さらに、そのＴ
ＦＴ１のソース電極５、ドレイン電極６をそれぞれ切断
されたゲート配線２１を介して、レーザー照射により溶
接して、導通させる。開口部２０の上側とは、図５のＡ
側の方向である。
定する。そして、ＴＦＴ１を有するゲート配線２の開口
部２０の上側で、その画素電極４のＴＦＴ１を挟むよう
に、開口部２０の上側の両側２箇所（図５のＡ）でレー
ザー照射を行い、Ａ−Ａ間でゲート配線を切断する。こ
の切断されたゲート配線を２１とする。さらに、そのＴ
ＦＴ１のソース電極５、ドレイン電極６をそれぞれ切断
されたゲート配線２１を介して、レーザー照射により溶
接して、導通させる。開口部２０の上側とは、図５のＡ
側の方向である。
【００２７】この修正方法では、ソース配線３が切断さ
れたゲート配線２１を介して、画素電極４と接続される
ことになる。従って、その画素電極４はソース信号と連
動するため、黒画面、単色画面では輝点となって見える
ことはなくなる。従って、この修正方法では、容易に常
時輝点と状態が解除できる。さらにこの修正方法によ
り、例えば欠陥の場所、色、個数、欠陥の連なりなどに
関して良品となる基準を満たす可能性が高まり、良品率
が向上する。
れたゲート配線２１を介して、画素電極４と接続される
ことになる。従って、その画素電極４はソース信号と連
動するため、黒画面、単色画面では輝点となって見える
ことはなくなる。従って、この修正方法では、容易に常
時輝点と状態が解除できる。さらにこの修正方法によ
り、例えば欠陥の場所、色、個数、欠陥の連なりなどに
関して良品となる基準を満たす可能性が高まり、良品率
が向上する。
【００２８】（実施形態３）次に、ノーマリーホワイト
のアクティブマトリクス型液晶表示装置である実施形態
１において、ソース配線２とゲート配線３の交差部で発
生すリークにより、黒画面、単色画面で輝点となって見
える画素の欠陥修正方法について、図６を用いて説明す
る。
のアクティブマトリクス型液晶表示装置である実施形態
１において、ソース配線２とゲート配線３の交差部で発
生すリークにより、黒画面、単色画面で輝点となって見
える画素の欠陥修正方法について、図６を用いて説明す
る。
【００２９】図６に示すように、ゲート配線２とソース
配線３の交差部で、開口部２０の下側の箇所Ｃでリーク
が発生しているために、輝点となっている。この場合、
非ＴＦＴ１側であるゲート配線２の開口部２０の下側
で、開口部２０の下側の両側２箇所（図６のＢ）でレー
ザー照射を行い、Ｂ−Ｂ間でゲート配線を切断する。こ
の切断されたゲート配線を２２とする。開口部２０の下
側とは、図６のＢ側の方向である。
配線３の交差部で、開口部２０の下側の箇所Ｃでリーク
が発生しているために、輝点となっている。この場合、
非ＴＦＴ１側であるゲート配線２の開口部２０の下側
で、開口部２０の下側の両側２箇所（図６のＢ）でレー
ザー照射を行い、Ｂ−Ｂ間でゲート配線を切断する。こ
の切断されたゲート配線を２２とする。開口部２０の下
側とは、図６のＢ側の方向である。
【００３０】この修正方法により、この画素電極４は正
常に動作するため、黒画面、単色画面では輝点となって
見えることはなくなる。従って、この修正方法では、容
易に常時輝点となる状態が解除できる。さらにこの修正
方法により、例えば欠陥の場所、色、個数、欠陥の連な
りなどに関して良品となる基準を満たす可能性が高ま
り、良品率が向上する。
常に動作するため、黒画面、単色画面では輝点となって
見えることはなくなる。従って、この修正方法では、容
易に常時輝点となる状態が解除できる。さらにこの修正
方法により、例えば欠陥の場所、色、個数、欠陥の連な
りなどに関して良品となる基準を満たす可能性が高ま
り、良品率が向上する。
【００３１】上記の実施形態１から３では、ノーマリー
ホワイトのアクティブマトリクス型液晶表示装置につい
て説明したが、ノーマリーブラックのアクティブマトリ
クス型液晶表示装置でも、本発明は実施可能である。ま
た、上記の実施形態１から３では、付加容量配線が対向
電極に接続されている構造であるが、付加容量が隣のゲ
ート配線とで形成されている構造（Ｃｓ ｏｎ Ｇａｔ
ｅ）でも、本発明は実施可能である。
ホワイトのアクティブマトリクス型液晶表示装置につい
て説明したが、ノーマリーブラックのアクティブマトリ
クス型液晶表示装置でも、本発明は実施可能である。ま
た、上記の実施形態１から３では、付加容量配線が対向
電極に接続されている構造であるが、付加容量が隣のゲ
ート配線とで形成されている構造（Ｃｓ ｏｎ Ｇａｔ
ｅ）でも、本発明は実施可能である。
【００３２】
【発明の効果】本発明の構成によれば、工程内でのダス
ト、製造装置の精度により起こるＴＦＴの特性不良、ま
たはＴＦＴ近傍のゲート配線とソース配線との交差部で
リークが生じたとき、またはソース配線と画素電極との
間で欠陥が生じたとき、画素電極に正常な信号が伝わら
なくて、黒画面、単色画面にて輝点となる画素電極を、
修正することにより、その画素電極が正常なソース配線
の信号と連動させ、輝点という状態を解除できる。
ト、製造装置の精度により起こるＴＦＴの特性不良、ま
たはＴＦＴ近傍のゲート配線とソース配線との交差部で
リークが生じたとき、またはソース配線と画素電極との
間で欠陥が生じたとき、画素電極に正常な信号が伝わら
なくて、黒画面、単色画面にて輝点となる画素電極を、
修正することにより、その画素電極が正常なソース配線
の信号と連動させ、輝点という状態を解除できる。
【００３３】ＴＦＴの特性不良、またはＴＦＴ近傍のゲ
ート配線とソース配線との交差部で欠陥（Ｓ−Ｇリー
ク）が生じたとき、またはソース配線と画素電極との間
で欠陥が生じたとき、ＴＦＴを有するゲート配線の開口
部の上側で、その画素電極のＴＦＴを挟むように、開口
部の上側の両側２箇所でレーザー照射を行い、ゲート配
線を切断する。さらに、そのＴＦＴのソース電極、ドレ
イン電極をそれぞれ切断されたゲート配線を介して、レ
ーザー照射にて溶接して、導通させる。これで、ソース
配線が、切断されたゲート配線を介して、画素電極と接
続されることになる。従って、その画素電極はソース信
号と連動するため、黒画面、単色画面では輝点となって
見えることはなくなる。
ート配線とソース配線との交差部で欠陥（Ｓ−Ｇリー
ク）が生じたとき、またはソース配線と画素電極との間
で欠陥が生じたとき、ＴＦＴを有するゲート配線の開口
部の上側で、その画素電極のＴＦＴを挟むように、開口
部の上側の両側２箇所でレーザー照射を行い、ゲート配
線を切断する。さらに、そのＴＦＴのソース電極、ドレ
イン電極をそれぞれ切断されたゲート配線を介して、レ
ーザー照射にて溶接して、導通させる。これで、ソース
配線が、切断されたゲート配線を介して、画素電極と接
続されることになる。従って、その画素電極はソース信
号と連動するため、黒画面、単色画面では輝点となって
見えることはなくなる。
【００３４】ＴＦＴから離れた非ＴＦＴ側のソース配線
とゲート配線の交差部で欠陥（Ｓ−Ｇリーク）が生じた
とき、非ＴＦＴ側であるゲート配線の開口部の下側で、
開口部の下側の両側２箇所でレーザー照射を行い、ゲー
ト配線を切断する。従って、この修正方法により、この
画素電極は正常に動作するため、黒画面、単色画面では
輝点となって見えることはなくなる。
とゲート配線の交差部で欠陥（Ｓ−Ｇリーク）が生じた
とき、非ＴＦＴ側であるゲート配線の開口部の下側で、
開口部の下側の両側２箇所でレーザー照射を行い、ゲー
ト配線を切断する。従って、この修正方法により、この
画素電極は正常に動作するため、黒画面、単色画面では
輝点となって見えることはなくなる。
【００３５】上記の２つの修正方法では、容易に常時輝
点となる状態が解除できる。さらにこの修正方法によ
り、例えば欠陥の場所、色、個数、欠陥の連なりなどに
関して良品となる基準を満たす可能性が高まり、良品率
が向上する。
点となる状態が解除できる。さらにこの修正方法によ
り、例えば欠陥の場所、色、個数、欠陥の連なりなどに
関して良品となる基準を満たす可能性が高まり、良品率
が向上する。
【図１】実施形態１のアクティブマトリクス基板の一画
素電極の平面図である。
素電極の平面図である。
【図２】図１のＸ−Ｘ断面図である。
【図３】図１のＹ−Ｙ断面図である。
【図４】図１のＺ−Ｚ断面図である。
【図５】実施形態２の修正方法を示す図である。
【図６】実施形態３の修正方法を示す図である。
【図７】アクティブマトリクス型液晶表示装置の等価回
路図を示す。
路図を示す。
１ ＴＦＴ ２ ２１ ２２ ゲート配線 ３ ソース配線 ４ 画素電極 ５ ソース電極 ６ ドレイン電極 ７ 付加容量 ８ 付加容量配線 ９ 絶縁性基板 １０ ゲート電極 １１ 第１のゲート絶縁膜 １２ 第２のゲート絶縁膜 １３ 半導体層 １４ コンタクト層 １５ エッチングストッパ層 ２０ 開口部
Claims (3)
- 【請求項１】 基板上に設けられた複数の走査配線と、
前記走査配線と直交するように構成された複数の信号配
線と、前記走査配線と前記信号配線との交差部近傍にス
イッチング素子とが設けられ、画素電極が前記スイッチ
ング素子のドレイン電極に接続されたアクティブマトリ
クス型液晶表示装置において、 前記走査配線と前記信号配線との交差部で、前記信号配
線を挟んで両側の領域に開口部を有する前記走査配線が
形成され、 前記開口部は絶縁膜に覆われ、 前記絶縁膜に覆われた前記開口部の領域には、前記スイ
ッチング素子の一部または前記信号配線に覆われている
箇所が存在することを特徴とするアクティブマトリクス
型液晶表示装置。 - 【請求項２】 請求項１に記載のアクティブマトリクス
型液晶表示装置の欠陥修正方法であって、前記スイッチ
ング素子の特性不良、または前記スイッチング素子近傍
の前記走査配線と前記信号配線との交差部で欠陥が生じ
たとき、または前記信号配線と前記画素電極との間で欠
陥が生じたとき、前記開口部の前記スイッチング素子側
の領域にある前記走査配線を、前記開口部の両側で切断
し、 前記切断された走査配線を介して、前記信号配線と前記
画素電極を接続することを特徴とするアクティブマトリ
クス型液晶表示装置の欠陥修正方法。 - 【請求項３】 請求項１に記載のアクティブマトリクス
型液晶表示装置の欠陥修正方法であって、非スイッチン
グ素子側で前記走査配線と前記信号配線との交差部で欠
陥が生じたとき、前記開口部の前記非スイッチング素子
側の領域にある前記走査配線を、前記開口部の両側で切
断することを特徴とするアクティブマトリクス型液晶表
示装置の欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28538097A JP3335567B2 (ja) | 1997-10-17 | 1997-10-17 | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28538097A JP3335567B2 (ja) | 1997-10-17 | 1997-10-17 | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11119253A true JPH11119253A (ja) | 1999-04-30 |
| JP3335567B2 JP3335567B2 (ja) | 2002-10-21 |
Family
ID=17690805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28538097A Expired - Fee Related JP3335567B2 (ja) | 1997-10-17 | 1997-10-17 | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3335567B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762805B2 (en) | 2001-06-08 | 2004-07-13 | Nec Lcd Technologies, Ltd. | Active matrix type liquid crystal display device and method of fabricating the same |
| US7072005B2 (en) | 2002-08-21 | 2006-07-04 | Chi Mei Optoelectronics Corp. | IPS LCD and repair method of cutting defective pixel electrode by forming window in capacitor storage circuit |
| JP2008268860A (ja) * | 2007-04-17 | 2008-11-06 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶ディスプレイ及びその製造方法、修復方法 |
| WO2009001578A1 (ja) * | 2007-06-28 | 2008-12-31 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法 |
| JPWO2007097068A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JP2009186986A (ja) * | 2008-02-04 | 2009-08-20 | Beijing Boe Optoelectronics Technology Co Ltd | 薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造 |
| JP2009265348A (ja) * | 2008-04-24 | 2009-11-12 | Ips Alpha Technology Ltd | 表示装置及びその製造方法 |
| EP2120089A1 (en) * | 2007-02-09 | 2009-11-18 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method |
| US8168980B2 (en) | 2006-02-24 | 2012-05-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film |
-
1997
- 1997-10-17 JP JP28538097A patent/JP3335567B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762805B2 (en) | 2001-06-08 | 2004-07-13 | Nec Lcd Technologies, Ltd. | Active matrix type liquid crystal display device and method of fabricating the same |
| US7072005B2 (en) | 2002-08-21 | 2006-07-04 | Chi Mei Optoelectronics Corp. | IPS LCD and repair method of cutting defective pixel electrode by forming window in capacitor storage circuit |
| US8168980B2 (en) | 2006-02-24 | 2012-05-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film |
| US7868960B2 (en) | 2006-02-24 | 2011-01-11 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and television receiver |
| JPWO2007097068A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JP4588785B2 (ja) * | 2006-02-24 | 2010-12-01 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| EP2120089A4 (en) * | 2007-02-09 | 2010-05-05 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL SCREEN, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE, TELEVISION RECEIVER, ACTIVE MATRIX SUBSTRATE MANUFACTURING METHOD AND LIQUID CRYSTAL PROTECTION METHOD |
| EP2120089A1 (en) * | 2007-02-09 | 2009-11-18 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method |
| JP4851545B2 (ja) * | 2007-02-09 | 2012-01-11 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法 |
| US8319906B2 (en) | 2007-02-09 | 2012-11-27 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method |
| JP2008268860A (ja) * | 2007-04-17 | 2008-11-06 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶ディスプレイ及びその製造方法、修復方法 |
| US8654053B2 (en) | 2007-04-17 | 2014-02-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal display device, manufacturing method and repair method thereof |
| JPWO2009001578A1 (ja) * | 2007-06-28 | 2010-08-26 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法 |
| WO2009001578A1 (ja) * | 2007-06-28 | 2008-12-31 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法 |
| JP5064500B2 (ja) * | 2007-06-28 | 2012-10-31 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 |
| US8363175B2 (en) | 2007-06-28 | 2013-01-29 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method of manufacturing liquid crystal panel |
| JP2009186986A (ja) * | 2008-02-04 | 2009-08-20 | Beijing Boe Optoelectronics Technology Co Ltd | 薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造 |
| JP2009265348A (ja) * | 2008-04-24 | 2009-11-12 | Ips Alpha Technology Ltd | 表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3335567B2 (ja) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541223B2 (en) | Array substrate and liquid crystal display apparatus having the same | |
| CN101447493B (zh) | 有源矩阵衬底、显示装置以及像素缺陷修正方法 | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
| KR100405236B1 (ko) | 매트릭스 어레이기판 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| US7180564B2 (en) | In-plane-switching liquid crystal display for large pixel type | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| US5508591A (en) | Active matrix display device | |
| US20170102576A1 (en) | Display device | |
| JPH09325363A (ja) | 液晶表示装置の修復方法 | |
| JPH0990408A (ja) | 液晶表示素子 | |
| JP2009151098A (ja) | 平面表示装置、アレイ基板及びその製造方法 | |
| KR100686235B1 (ko) | 액정 표시 장치용 기판 | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| JPH06289426A (ja) | アクティブマトリクス表示装置の修正方法 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04265943A (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |