JPH0371703A - 多層基板の接続方法 - Google Patents
多層基板の接続方法Info
- Publication number
- JPH0371703A JPH0371703A JP1206815A JP20681589A JPH0371703A JP H0371703 A JPH0371703 A JP H0371703A JP 1206815 A JP1206815 A JP 1206815A JP 20681589 A JP20681589 A JP 20681589A JP H0371703 A JPH0371703 A JP H0371703A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- characteristic impedance
- microstrip line
- soldering land
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 5
- 238000005476 soldering Methods 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高周波回路に多層基板を用い、特定の特性イ
ンピーダンスのマイクロストリップ線路に部品接続のた
めの半田付ランドパターンを設は接続する、多層基板接
続方法に関する。
ンピーダンスのマイクロストリップ線路に部品接続のた
めの半田付ランドパターンを設は接続する、多層基板接
続方法に関する。
特性インピーダンスの変化に板厚を変化させるという手
法でこれを応用すると、マイクロストリップ線路幅を変
えても、一定の特性インピーダンスとなるよう板厚を変
えるという手法が考えられる。なおこの種のものとして
関連するもののには例えば実開昭55−31373号公
報等が挙げられる。
法でこれを応用すると、マイクロストリップ線路幅を変
えても、一定の特性インピーダンスとなるよう板厚を変
えるという手法が考えられる。なおこの種のものとして
関連するもののには例えば実開昭55−31373号公
報等が挙げられる。
従来技術では、多層化によりマイクロストリップ線路幅
を狭くして小型化を行っているが、部品の接続には一定
の半田付ランドパターンが必要であり、ある特性インピ
ーダンスでの!iA路幅より半田付ランドパターン幅の
方が広い場合、その部分の線路幅を広くする必要がある
。しかし、パターン幅を広くすることによりこの半田付
ランドパターンによりマイクロストリップ線路の特性イ
ンピーダンスが変化し、不整合が生じる点については配
慮がされておらず5部品単品での性能は良いが接続する
と性能が劣化するという問題があった。
を狭くして小型化を行っているが、部品の接続には一定
の半田付ランドパターンが必要であり、ある特性インピ
ーダンスでの!iA路幅より半田付ランドパターン幅の
方が広い場合、その部分の線路幅を広くする必要がある
。しかし、パターン幅を広くすることによりこの半田付
ランドパターンによりマイクロストリップ線路の特性イ
ンピーダンスが変化し、不整合が生じる点については配
慮がされておらず5部品単品での性能は良いが接続する
と性能が劣化するという問題があった。
〔課題を解決するための手段ゴ
上記問題点を解決するために、内層を接地導体(以下、
アースという)多層基板によるマイクロストリップ線路
に半田付ランドパターンを設けた場合、半田付ランドパ
ターン部分の内周のアースパターンを除き、下層アース
パターンにし、等価的に板厚を大きくすることにより、
同じ特性インピーダンスとするために線路幅が広くでき
、マイクロストリップ線路の特性インピーダンスの変化
が少なくて性能劣化も少なくできる。一方、半田付パタ
ーンを最適化することによりパターン強度も保たれ信頼
性を向上させることが出来る。
アースという)多層基板によるマイクロストリップ線路
に半田付ランドパターンを設けた場合、半田付ランドパ
ターン部分の内周のアースパターンを除き、下層アース
パターンにし、等価的に板厚を大きくすることにより、
同じ特性インピーダンスとするために線路幅が広くでき
、マイクロストリップ線路の特性インピーダンスの変化
が少なくて性能劣化も少なくできる。一方、半田付パタ
ーンを最適化することによりパターン強度も保たれ信頼
性を向上させることが出来る。
マイクロストリップ線路の特性インピーダンスZoは、
Zo=337/(ty/h)・J’L (1+(1,7
35Er ) (w/h)−0,1+3@ )の
式から、基板の誘電率ε1.パターン幅W、基板板厚り
により決まる。また式から基板の誘電率が一定で、パタ
ーン幅と板厚の比を一定にすれば特性インピーダンスは
変わらない。従って、多層基板によるマイクロストリッ
プ線路にパターン幅の広い半田付ランドパターンを設け
ても、半田付ランドパターン部分の内層アースパターン
を除き、下層にアースパターンを設けて板厚を大きくす
ることにより、同等の特性インピーダンスが得られる。
Zo=337/(ty/h)・J’L (1+(1,7
35Er ) (w/h)−0,1+3@ )の
式から、基板の誘電率ε1.パターン幅W、基板板厚り
により決まる。また式から基板の誘電率が一定で、パタ
ーン幅と板厚の比を一定にすれば特性インピーダンスは
変わらない。従って、多層基板によるマイクロストリッ
プ線路にパターン幅の広い半田付ランドパターンを設け
ても、半田付ランドパターン部分の内層アースパターン
を除き、下層にアースパターンを設けて板厚を大きくす
ることにより、同等の特性インピーダンスが得られる。
また、マイクロス1−リップ線路のマイクロ波電力分布
は、接地面に対してマイクロストリップ線路のパターン
エツジからおよそ45°に広がった部分に集中している
ので、半田付ランドパターンのエツジから下層アースパ
ターンに対して45°広がった部分の内層アースパター
ンを除くことにより得られる。
は、接地面に対してマイクロストリップ線路のパターン
エツジからおよそ45°に広がった部分に集中している
ので、半田付ランドパターンのエツジから下層アースパ
ターンに対して45°広がった部分の内層アースパター
ンを除くことにより得られる。
以下、本発明の一実施例を第1,2図により説明する。
多層基板によるマイクロストリップ線路1に部品を接続
するための半田付ランドパターン2を設けた場合、半田
付ランドパターン2の部分の内層アースパターン6を除
き、下層アースパターンをマイクロストリップ線路のア
ースパターンとすることにより、板厚を大きくした分半
田付ランドパターン2のパターン幅を広げても特性イン
ピーダンスを変えることなく、半田付ランドパターン2
を設けられ、パターンの強度も保たれ信頼性を向上させ
ることが出来る。
するための半田付ランドパターン2を設けた場合、半田
付ランドパターン2の部分の内層アースパターン6を除
き、下層アースパターンをマイクロストリップ線路のア
ースパターンとすることにより、板厚を大きくした分半
田付ランドパターン2のパターン幅を広げても特性イン
ピーダンスを変えることなく、半田付ランドパターン2
を設けられ、パターンの強度も保たれ信頼性を向上させ
ることが出来る。
第3図は、従来一実施例を示す。第3図の場合は、半田
付ランドパターン2により特性インピーダンスが変化し
不整合が生じ性能が劣化する。
付ランドパターン2により特性インピーダンスが変化し
不整合が生じ性能が劣化する。
本発明によれば、多層基板におけるマイクロストリップ
線路に部品を接続するための半田付ランドパターンを設
けても、特性インピーダンスの変化を少なく、性能、信
頼性を向上させる効果がある。
線路に部品を接続するための半田付ランドパターンを設
けても、特性インピーダンスの変化を少なく、性能、信
頼性を向上させる効果がある。
第1図は本発明の一実施例の上面図、第2図は本発明の
一実施例の断面図、第3図は従来例の斜視図である。 1・・・マイクロストリップ線路、 2・・・半田付ランドパターン、 3・・・1M基板、 4・・・2層基板、5・・
・3層基板、 6,7・・・内層パターン、8
・・・下層パターン。 第1 の 7 第2の 777゜ 第5目
一実施例の断面図、第3図は従来例の斜視図である。 1・・・マイクロストリップ線路、 2・・・半田付ランドパターン、 3・・・1M基板、 4・・・2層基板、5・・
・3層基板、 6,7・・・内層パターン、8
・・・下層パターン。 第1 の 7 第2の 777゜ 第5目
Claims (1)
- 多層誘電体基板と、その表面に導体によりマイクロス
トリップ線路を形成した高周波回路の接続方法において
、部品接続のための半田付ランドを設けるために線路幅
を広くしても特性インピーダンスが変化しないよう内層
接地導体(アース)を一部分削除したことを特徴とする
多層基板の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1206815A JPH0371703A (ja) | 1989-08-11 | 1989-08-11 | 多層基板の接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1206815A JPH0371703A (ja) | 1989-08-11 | 1989-08-11 | 多層基板の接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0371703A true JPH0371703A (ja) | 1991-03-27 |
Family
ID=16529549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1206815A Pending JPH0371703A (ja) | 1989-08-11 | 1989-08-11 | 多層基板の接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0371703A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350312A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | 同軸コネクタと多層プリント基板の接続構造 |
JP2001077240A (ja) * | 1999-08-31 | 2001-03-23 | Kyocera Corp | 高周波用配線基板およびその接続構造 |
WO2005067095A1 (ja) * | 2004-01-09 | 2005-07-21 | Nec Corporation | 同軸線路−平面基板変換構造と高周波用信号変換器 |
JP2007123361A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
JP2007141522A (ja) * | 2005-11-15 | 2007-06-07 | Fujitsu Component Ltd | ケーブルコネクタ |
JP2007252221A (ja) * | 2006-03-20 | 2007-10-04 | Yanmar Co Ltd | 管理機 |
JP2009054667A (ja) * | 2007-08-24 | 2009-03-12 | Nec Corp | 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造 |
JP2011034317A (ja) * | 2009-07-31 | 2011-02-17 | Toshiba Corp | ストレージ装置 |
CN102087719A (zh) * | 2009-12-02 | 2011-06-08 | 三美电机株式会社 | 卡装置 |
WO2022097424A1 (ja) * | 2020-11-04 | 2022-05-12 | 株式会社村田製作所 | 信号電源分離回路が構成される多層回路基板 |
-
1989
- 1989-08-11 JP JP1206815A patent/JPH0371703A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350312A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | 同軸コネクタと多層プリント基板の接続構造 |
JP2001077240A (ja) * | 1999-08-31 | 2001-03-23 | Kyocera Corp | 高周波用配線基板およびその接続構造 |
WO2005067095A1 (ja) * | 2004-01-09 | 2005-07-21 | Nec Corporation | 同軸線路−平面基板変換構造と高周波用信号変換器 |
JP2007123361A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
JP2007141522A (ja) * | 2005-11-15 | 2007-06-07 | Fujitsu Component Ltd | ケーブルコネクタ |
JP4673191B2 (ja) * | 2005-11-15 | 2011-04-20 | 富士通コンポーネント株式会社 | ケーブルコネクタ |
JP2007252221A (ja) * | 2006-03-20 | 2007-10-04 | Yanmar Co Ltd | 管理機 |
JP2009054667A (ja) * | 2007-08-24 | 2009-03-12 | Nec Corp | 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造 |
JP2011034317A (ja) * | 2009-07-31 | 2011-02-17 | Toshiba Corp | ストレージ装置 |
CN102087719A (zh) * | 2009-12-02 | 2011-06-08 | 三美电机株式会社 | 卡装置 |
JP2011119948A (ja) * | 2009-12-02 | 2011-06-16 | Mitsumi Electric Co Ltd | カードデバイス |
WO2022097424A1 (ja) * | 2020-11-04 | 2022-05-12 | 株式会社村田製作所 | 信号電源分離回路が構成される多層回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476537B2 (en) | Multi-layer substrate | |
JP2001308547A (ja) | 高周波多層回路基板 | |
JPH06302964A (ja) | 高速信号伝送用回路基板 | |
JPH0371703A (ja) | 多層基板の接続方法 | |
US6876085B1 (en) | Signal layer interconnect using tapered traces | |
JP3303226B2 (ja) | フリップチップ実装構造 | |
JPH03129895A (ja) | 高周波多層基板 | |
JPH06260773A (ja) | 高速信号伝送用回路基板のパッド部の構造 | |
JPH01289190A (ja) | プリント基板接続端子構造 | |
JPH0637412A (ja) | プリント配線板 | |
JP2001102747A (ja) | 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造 | |
US6713853B1 (en) | Electronic package with offset reference plane cutout | |
JP2846803B2 (ja) | 多層配線基板 | |
KR980013464A (ko) | 다층 구조의 초고주파 전송회로 | |
JP3661326B2 (ja) | 印刷配線基板装置 | |
JP2664589B2 (ja) | 多層配線基板 | |
JPH0613181U (ja) | 高速信号伝送用回路基板 | |
JPS6135001A (ja) | マイクロ波用アルミナ回路板 | |
CN211429633U (zh) | 一种多层电路板 | |
JP2004153795A (ja) | 伝送路 | |
KR100256627B1 (ko) | 표면실장형 후진파 하이브리드 커플러 | |
JP2737678B2 (ja) | スロットライン型シングルバランスミキサ | |
JPS6243902A (ja) | トリプレ−ト型フイルタ | |
JP3351366B2 (ja) | 高周波伝送線路及びその製造方法 | |
JPS6334324Y2 (ja) |