JPH0367348A - 受信データメモリの面切換え制御方式 - Google Patents
受信データメモリの面切換え制御方式Info
- Publication number
- JPH0367348A JPH0367348A JP1202990A JP20299089A JPH0367348A JP H0367348 A JPH0367348 A JP H0367348A JP 1202990 A JP1202990 A JP 1202990A JP 20299089 A JP20299089 A JP 20299089A JP H0367348 A JPH0367348 A JP H0367348A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data memory
- error
- check code
- error check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 38
- 238000007689 inspection Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[W1要]
受信プロセッサ側に少なくとも2面からなる受信データ
メモリが備えられ、この受信データメモリを順次に面切
換えすることで、送信プロセッサ側から転送された通信
データが受信プロセッサ側に読み出されるように構成さ
れたプロセッサ間通信システムにおける受信データメモ
リの面切換え制御方式に関し。
メモリが備えられ、この受信データメモリを順次に面切
換えすることで、送信プロセッサ側から転送された通信
データが受信プロセッサ側に読み出されるように構成さ
れたプロセッサ間通信システムにおける受信データメモ
リの面切換え制御方式に関し。
受信データメモリの面切換え制御をハードウェア回路に
より行うことで、受信側プロセッサのソフトウェア的な
負荷を軽減することを目的とし。
より行うことで、受信側プロセッサのソフトウェア的な
負荷を軽減することを目的とし。
送信プロセッサ燗には通信データから誤り検査符号を生
成する誤り検査符号生成回路が備えられて、この生成回
路で生成した誤り検査符号が通信データに付加されて送
信され、受信プロセッサ測には受信した誤り検査符号に
より誤り発生を検査する誤り検査回路が備えられて、こ
の検査回路で謂り発生が検出された時に受信データメモ
リの面切換えが停止されるように構成される。
成する誤り検査符号生成回路が備えられて、この生成回
路で生成した誤り検査符号が通信データに付加されて送
信され、受信プロセッサ測には受信した誤り検査符号に
より誤り発生を検査する誤り検査回路が備えられて、こ
の検査回路で謂り発生が検出された時に受信データメモ
リの面切換えが停止されるように構成される。
[産業上のf11用分野]
本発明はプロセッサ間通信システムにおける受信データ
メモリの面切換え制御方式に関する。
メモリの面切換え制御方式に関する。
例えばLAN (ローカル・エリア・ネットワーク)は
高速化、大容量化する傾向にあり、これに伴い、LAN
内のプロセッサが処理しなければならない情報量が増大
し、プロセッサの負担はますます増大する傾向にありま
た情報処理時間の短縮化が要求されている。このため、
受信データメモリの面切換え制御等をプロセッサに負担
をかけることなく実行することで、プロセッサの負荷を
少しでも軽減できることが必要とされている。
高速化、大容量化する傾向にあり、これに伴い、LAN
内のプロセッサが処理しなければならない情報量が増大
し、プロセッサの負担はますます増大する傾向にありま
た情報処理時間の短縮化が要求されている。このため、
受信データメモリの面切換え制御等をプロセッサに負担
をかけることなく実行することで、プロセッサの負荷を
少しでも軽減できることが必要とされている。
[従来の技術]
従来9例えばマルチプロセッサ構成の装置においてマイ
クロプロセッサ間でMPU通信を行う場合、受信側装置
にダブルバヅファ構成(2面構成)の受信データメモリ
を用意し、この受信データメモリのメモリ面を交互に面
切換えして通信データを順次に書き込み、その書込み側
面とは反対側のメモリ面から通信データを順次に受信側
プロセッサに読み出すようにしている。
クロプロセッサ間でMPU通信を行う場合、受信側装置
にダブルバヅファ構成(2面構成)の受信データメモリ
を用意し、この受信データメモリのメモリ面を交互に面
切換えして通信データを順次に書き込み、その書込み側
面とは反対側のメモリ面から通信データを順次に受信側
プロセッサに読み出すようにしている。
このMPtJPt中に、伝送路での異常等によって通信
情報の内容に誤りが発生した場合9通常通りに面切換え
を行って受信データメモリから書込みデータを受信側プ
ロセッサに読み込むと、誤り発生した誤情報が読み込ま
れることになり、システムの通信異常を引き起こす原因
となる。このため、受信側プロセッサはソフトウェア処
理によりエラー発生の有無を確認して、エラー発生時に
は面切換えを停止するように面切換えの可否を判断して
いる。
情報の内容に誤りが発生した場合9通常通りに面切換え
を行って受信データメモリから書込みデータを受信側プ
ロセッサに読み込むと、誤り発生した誤情報が読み込ま
れることになり、システムの通信異常を引き起こす原因
となる。このため、受信側プロセッサはソフトウェア処
理によりエラー発生の有無を確認して、エラー発生時に
は面切換えを停止するように面切換えの可否を判断して
いる。
[発明が解決しようとする課題]
このため、受信側プロセッサは、常にアラーム発生の有
無を監視して面切換え制御を行う処理をソフトウェアに
より実行しなければならないが。
無を監視して面切換え制御を行う処理をソフトウェアに
より実行しなければならないが。
この処理は受信側プロセッサへのソフトウェア的負荷を
増大させている。特にプロセッサの処理負荷が大きい大
型LAN等のシステムでは、がかる面切換え制御処理の
ソフトウェア的負担が無視できないものとなる。
増大させている。特にプロセッサの処理負荷が大きい大
型LAN等のシステムでは、がかる面切換え制御処理の
ソフトウェア的負担が無視できないものとなる。
したがって本発明の目的は、受信データメモリの面切換
え制御をハードウェア回路で行うことにより、受信側プ
ロセッサのソフトウェア的負荷を軽減することにある。
え制御をハードウェア回路で行うことにより、受信側プ
ロセッサのソフトウェア的負荷を軽減することにある。
C課題を解決するための手段J
第1図は本発明に係る原理説明図である。
図において、31は送信側プロセッサ、32は送信デー
タメモリ、33は誤り検査符号生成回路、34は多重化
部、41は分離部、42は受信データメモリ、43は受
信側プロセッサ、44は誤り検査回路、45は面切換え
回路である・本発明に係る受信データメモリの面切換え
制御方式は・受信プロセッサ43 II+に少なくとも
2面からなる受信データメモリ42が備えられ、この受
信データメモリ42を順次に面切換えすることで、送信
プロセッサ31測から転送された通信データが受信プロ
セッサ43側に読み出されるように構成されたプロセッ
サ間通信システムにおいて・送信プロセッサ31側には
通信データから誤り検査符号を生成する誤り検査符号生
成回路33が備えられて、この生成回路33で生成した
誤り検査符号が通信データに付加されて送信され、受信
プロセッサ43側には受信した誤り検査符号により誤り
発生を検査する誤り検査回路44が備えられて、この検
査回路で誤り発生が検出された時に受信データメモリ4
2の面切換えが停止されるように構成される。
タメモリ、33は誤り検査符号生成回路、34は多重化
部、41は分離部、42は受信データメモリ、43は受
信側プロセッサ、44は誤り検査回路、45は面切換え
回路である・本発明に係る受信データメモリの面切換え
制御方式は・受信プロセッサ43 II+に少なくとも
2面からなる受信データメモリ42が備えられ、この受
信データメモリ42を順次に面切換えすることで、送信
プロセッサ31測から転送された通信データが受信プロ
セッサ43側に読み出されるように構成されたプロセッ
サ間通信システムにおいて・送信プロセッサ31側には
通信データから誤り検査符号を生成する誤り検査符号生
成回路33が備えられて、この生成回路33で生成した
誤り検査符号が通信データに付加されて送信され、受信
プロセッサ43側には受信した誤り検査符号により誤り
発生を検査する誤り検査回路44が備えられて、この検
査回路で誤り発生が検出された時に受信データメモリ4
2の面切換えが停止されるように構成される。
[作用J
送信側では通信データを送信する際に生成回路33でこ
の通信データから誤り検査符号を生成し、多重化部34
でこの誤り検査符号を通信データに付加して受信■すに
送る。
の通信データから誤り検査符号を生成し、多重化部34
でこの誤り検査符号を通信データに付加して受信■すに
送る。
受信側では分離部41により通信データと誤り検査符号
を分離し、誤り検査回路44で誤り検査符号に基づいて
伝送路の障害等で通信データに誤りが生じたか否かをチ
エツクする。誤りが発生していない場合には面切換え回
路45により受信データメモリ42の面切換えを交互に
行って、受信した通信データの受信データメモリ42へ
の書込みと、受信データメモリ42からプロセッサ43
への通信データの読出しとを行う。
を分離し、誤り検査回路44で誤り検査符号に基づいて
伝送路の障害等で通信データに誤りが生じたか否かをチ
エツクする。誤りが発生していない場合には面切換え回
路45により受信データメモリ42の面切換えを交互に
行って、受信した通信データの受信データメモリ42へ
の書込みと、受信データメモリ42からプロセッサ43
への通信データの読出しとを行う。
一方、誤り検査回路44により誤り発生が検出された場
合には、その誤り検出が面切換え回路45に通知され、
それにより面切換え回路45は受信データメモリ42の
面切換えを停止する。これにより誤り発生した通信デー
タがプロセッサ43に読み出されることを防止でき、プ
ロセッサ43は誤り発生を自身で監視しなくとも常に正
しい通信データを読み取れるようになるので、誤り発生
監視に必要であったソフトウェア処理が削減される。
合には、その誤り検出が面切換え回路45に通知され、
それにより面切換え回路45は受信データメモリ42の
面切換えを停止する。これにより誤り発生した通信デー
タがプロセッサ43に読み出されることを防止でき、プ
ロセッサ43は誤り発生を自身で監視しなくとも常に正
しい通信データを読み取れるようになるので、誤り発生
監視に必要であったソフトウェア処理が削減される。
[実施例]
以下9図面を参照して本発明の詳細な説明する。第2図
には本発明の一実施例としての受信データメモリの面切
換え制御方式を用いたマイクロプロセッサ間通信システ
ムが示される。
には本発明の一実施例としての受信データメモリの面切
換え制御方式を用いたマイクロプロセッサ間通信システ
ムが示される。
通信装置(マスク側装置)1の送信部はマイクロプロセ
ッサ11.2面構成の送信データメモリ部12.送信コ
マンド部14.CRC検査符号発生部15.多重化部1
6等を含み構成される。また通信装置(スレーブ測装置
)2の受信部はマイクロプロセッサ21.2面構成の受
信データメモリ部22.受信コマンド部24.CRC検
査部25、分離化部261面切換え信号生成部27を含
み構成される。なお0通信装置1にも通信装置2の受信
部と同様な回路が備えられ、また通信装置2にも通信装
置lの送信部と同様な回路が備えられているものである
が、第2図ではこれらの図示を省略している。
ッサ11.2面構成の送信データメモリ部12.送信コ
マンド部14.CRC検査符号発生部15.多重化部1
6等を含み構成される。また通信装置(スレーブ測装置
)2の受信部はマイクロプロセッサ21.2面構成の受
信データメモリ部22.受信コマンド部24.CRC検
査部25、分離化部261面切換え信号生成部27を含
み構成される。なお0通信装置1にも通信装置2の受信
部と同様な回路が備えられ、また通信装置2にも通信装
置lの送信部と同様な回路が備えられているものである
が、第2図ではこれらの図示を省略している。
通信装置lにおいて、送信データメモリ部12は送信す
べきMPU通信データがマイクロプロセッサ11により
設定されるメモリであり、一方のメモリ面に通信データ
が書き込まれている間に他方のメモリ面から通信データ
が読み出されて多重化部I6を介して送信されるように
書込みと読出しとが交互に行われるようになっている。
べきMPU通信データがマイクロプロセッサ11により
設定されるメモリであり、一方のメモリ面に通信データ
が書き込まれている間に他方のメモリ面から通信データ
が読み出されて多重化部I6を介して送信されるように
書込みと読出しとが交互に行われるようになっている。
送信コマンド部14はマイクロプロセッサ11により送
信通知(送信コマンドCMD)が設定される回路であり
、この送信コマンドCMDとしてはコマンドの全ビット
がオール”0”以外の任意のデータが用いられる。この
送信コマンド部14からは送信データメモリ12に面切
換え信号が送られると共に、設定された送信コマンドC
MDが多重化部16に送出されるようになっている。
信通知(送信コマンドCMD)が設定される回路であり
、この送信コマンドCMDとしてはコマンドの全ビット
がオール”0”以外の任意のデータが用いられる。この
送信コマンド部14からは送信データメモリ12に面切
換え信号が送られると共に、設定された送信コマンドC
MDが多重化部16に送出されるようになっている。
CRC検査符号発生部15は送信データメモリ部12の
通信データについてCRC符号(巡回冗長符号)を生成
する回路であり、生成されたCRC符号は多重化部16
に送られる。
通信データについてCRC符号(巡回冗長符号)を生成
する回路であり、生成されたCRC符号は多重化部16
に送られる。
多重化部【6は送信データメモリ12がらの通信データ
DT、送信コマンド部14からの送信コマンドCMD、
CRC検査符号発生部15からのCRC符号を多重化し
て送信する回路である。
DT、送信コマンド部14からの送信コマンドCMD、
CRC検査符号発生部15からのCRC符号を多重化し
て送信する回路である。
通信装置2において2分離化部26は受信信号から通信
データDT、受信コマンドCMD、CRC符号を分離し
、それぞれ通信データDTを受信データメモリ部22に
、受信コマンドCMDを受信コマンド部24に、CRC
符号をCRC検査部25に出力する回路である。
データDT、受信コマンドCMD、CRC符号を分離し
、それぞれ通信データDTを受信データメモリ部22に
、受信コマンドCMDを受信コマンド部24に、CRC
符号をCRC検査部25に出力する回路である。
受信データメモリ部22は2面からなり、一方の面に通
信データDTが書き込まれている時に他方の面から既に
書き込まれた通信データがマイクロプロセッサ21に読
み出されるように書込みと読出しの面切換えが交互に行
われるように構成されている。
信データDTが書き込まれている時に他方の面から既に
書き込まれた通信データがマイクロプロセッサ21に読
み出されるように書込みと読出しの面切換えが交互に行
われるように構成されている。
受信コマンド部24は送信側から送られてきた送信コマ
ンドCMDが受信コマンドCMDとして設定される回路
であり、その受信コマンドCMDの内容はマイクロプロ
セッサ21により適宜読み取られるようになっている。
ンドCMDが受信コマンドCMDとして設定される回路
であり、その受信コマンドCMDの内容はマイクロプロ
セッサ21により適宜読み取られるようになっている。
CRC検査部25は受信したCRC符号に基づき伝送路
等で発生した障害により受信データに誤りが生じたか否
かを検査する回路であり、誤り発生時には面切換え信号
生成部27にアラーム(CRCエラー検出信号)ALM
を送出する。
等で発生した障害により受信データに誤りが生じたか否
かを検査する回路であり、誤り発生時には面切換え信号
生成部27にアラーム(CRCエラー検出信号)ALM
を送出する。
面切換え信号生成部27は通常時は受信データメモリ部
22にこれらの面を交互に切り換える面切換え信号を出
力している回路であるが、アラームALMの受信時には
この面切換えを停止するよう構成されている。
22にこれらの面を交互に切り換える面切換え信号を出
力している回路であるが、アラームALMの受信時には
この面切換えを停止するよう構成されている。
第3図にはこの面切換え信号生成部27および受信デー
タメモリ部23周辺の詳細な構成が示される。この回路
は、伝送系アドレス発生部278で発生した書込みアド
レスと、MPU系アドレス発生部279で発生した読出
しアドレスを、それぞれセレクタ272.273で振り
分けて受信データメモリ22..22.に交互にアドレ
ス入力させるようになっており、セレクタ272.27
3の切換えは面切換え制御部271からの制御信号CN
Tにより行われる。
タメモリ部23周辺の詳細な構成が示される。この回路
は、伝送系アドレス発生部278で発生した書込みアド
レスと、MPU系アドレス発生部279で発生した読出
しアドレスを、それぞれセレクタ272.273で振り
分けて受信データメモリ22..22.に交互にアドレ
ス入力させるようになっており、セレクタ272.27
3の切換えは面切換え制御部271からの制御信号CN
Tにより行われる。
また3ステートバッファ274,275により受信デー
タメモリ22..22□に伝送系データ(伝送路からの
書込みデータ)を交互にデータ入力させ、一方、3ステ
ートバツフア276.277により受信データメモリ2
2..22□からのMPLI系データ(プロセッサ21
への読出しデータ)の読出しを交互に行えるよう構成さ
れており、これら3ステートバツフアの状態制御は面切
換え制御部271からの制御信号CNTにより行われる
。
タメモリ22..22□に伝送系データ(伝送路からの
書込みデータ)を交互にデータ入力させ、一方、3ステ
ートバツフア276.277により受信データメモリ2
2..22□からのMPLI系データ(プロセッサ21
への読出しデータ)の読出しを交互に行えるよう構成さ
れており、これら3ステートバツフアの状態制御は面切
換え制御部271からの制御信号CNTにより行われる
。
面切換え制御部271には受信データメモリ22、.2
2□が面切換えを行うタイミングを定める切換えタイミ
ング信号CTGと、CRC検査部25からのアラームA
LMが入力されており、これらの信号に基づき制御信号
CNTを制御するよう構成されている。
2□が面切換えを行うタイミングを定める切換えタイミ
ング信号CTGと、CRC検査部25からのアラームA
LMが入力されており、これらの信号に基づき制御信号
CNTを制御するよう構成されている。
以下、実施例装置の動作を説明する。
まず9通信装置1において、マイクロプロセッサ11の
ソフトウェア処理によりMPU通信データが送信データ
メモリ部12の一方の面に設定される。この通信データ
設定終了後、プロセッサ21により送信コマンド部14
に送信コマンドCMD(オール”O“以外のデータ)が
書き込まれる。
ソフトウェア処理によりMPU通信データが送信データ
メモリ部12の一方の面に設定される。この通信データ
設定終了後、プロセッサ21により送信コマンド部14
に送信コマンドCMD(オール”O“以外のデータ)が
書き込まれる。
この送信コマンドCMDの身込みが終了すると、送信デ
ータメモリ部12に面切換え信号が出力されて送信デー
タメモリ部12の面切換えが行われ、これに書き込まれ
た通信データDTが多重化部16を通して通信装置2側
に送信される。
ータメモリ部12に面切換え信号が出力されて送信デー
タメモリ部12の面切換えが行われ、これに書き込まれ
た通信データDTが多重化部16を通して通信装置2側
に送信される。
これと共に、送信コマンド部14から多重化部16に送
信コマンドCMDが送られ、ここで通信データDTに付
加されるよう多重化が行われて送信される。この送信さ
れた送信コマンドCMDはMPUJ信デー少データを受
信側に通知する情報として使われる。
信コマンドCMDが送られ、ここで通信データDTに付
加されるよう多重化が行われて送信される。この送信さ
れた送信コマンドCMDはMPUJ信デー少データを受
信側に通知する情報として使われる。
同時に、CRC検査符号発生発生部15では送信データ
メモリ12から読み出されたMPU通信データのCRC
チエツクを行ってCRC符号を生成し、これを多重化部
16でMPU通信データDTと送信コマンドCMDに付
加して送信する。
メモリ12から読み出されたMPU通信データのCRC
チエツクを行ってCRC符号を生成し、これを多重化部
16でMPU通信データDTと送信コマンドCMDに付
加して送信する。
受信側装置2では、送信側装置lから受信した信号を分
離化部26により通信データDTと受信コマンドCMD
とCRC符号とに分離し、それぞれ受信データメモリ2
5に入力させる。
離化部26により通信データDTと受信コマンドCMD
とCRC符号とに分離し、それぞれ受信データメモリ2
5に入力させる。
受信データメモリ部22は受信した通信データDTを、
交互に選択される一方の面に書き込むことで蓄積する。
交互に選択される一方の面に書き込むことで蓄積する。
同時にCRC検査部25は受信したCRC符号をチエツ
クすることで受信した通信データDTに誤りが発生して
いるか否かを調べ。
クすることで受信した通信データDTに誤りが発生して
いるか否かを調べ。
誤り検出された異常時にはアラームALMを面切換え信
号生成部27に出力する。
号生成部27に出力する。
面切換え信号生成部27は、誤り発生のない正常時には
、受信した通信データDTを受信データメモリ部22の
一方の面に書き込むと同時に、他方の面から既に書き込
まれた通信データをマイクロプロセッサ21011に読
み出すように面切換え信号の発生を制御しているが、誤
り発生によりアラームALMの入力時にはこの面切換え
信号を固定して受信データメモリ部22で面切換えが行
われないようにする。これにより受信データが異常な場
合には、メモリの面切換えが停止され、マイクロプロセ
ッサ21側に異常な受信データが読み込まれることが防
止される。それによりマイクロプロセッサ21に対して
は常に正常な通信データのみが見せられることになる。
、受信した通信データDTを受信データメモリ部22の
一方の面に書き込むと同時に、他方の面から既に書き込
まれた通信データをマイクロプロセッサ21011に読
み出すように面切換え信号の発生を制御しているが、誤
り発生によりアラームALMの入力時にはこの面切換え
信号を固定して受信データメモリ部22で面切換えが行
われないようにする。これにより受信データが異常な場
合には、メモリの面切換えが停止され、マイクロプロセ
ッサ21側に異常な受信データが読み込まれることが防
止される。それによりマイクロプロセッサ21に対して
は常に正常な通信データのみが見せられることになる。
マイクロプロセッサ21は受信コマンド部24に書き込
まれたデータを監視しており、これが受信コマンドCM
Dであることを検出すると、受信データメモリ部22か
らMPLI通信データの読出しを行う。
まれたデータを監視しており、これが受信コマンドCM
Dであることを検出すると、受信データメモリ部22か
らMPLI通信データの読出しを行う。
なお、誤り発生のためマイクロプロセッサ21に読み出
されなかったMPU通信データについては、これらの記
録をとっておいて、マイクロプロセッサ2日が後に一括
して対策処置することになる。
されなかったMPU通信データについては、これらの記
録をとっておいて、マイクロプロセッサ2日が後に一括
して対策処置することになる。
本発明の実施例にあたっては峙々の変形形態が可能であ
る。例えば上述の実旅例ではMPU通信データの誤り発
生を検査する符号としてCRC符号を用いたが、もちろ
んこれに限られるものではなく9例えばパリティチエツ
ク符号のような他の鍾々の誤り検査符号も利用できる。
る。例えば上述の実旅例ではMPU通信データの誤り発
生を検査する符号としてCRC符号を用いたが、もちろ
んこれに限られるものではなく9例えばパリティチエツ
ク符号のような他の鍾々の誤り検査符号も利用できる。
また送受信用のデータメモリは2面構成としたが、勿論
、 3[n以上の構成になっていてもかまわないもので
ある。
、 3[n以上の構成になっていてもかまわないもので
ある。
[発明の効果]
以上説明したように9本発明によれば、MPU通信デー
タのエラー検出をハードウェア回路により行って、正常
時にダブルバッファの面切換えを、異常時に面切換え帰
山を行うよう制御部しているため、マイクロプロセッサ
I11には常に正常な通信データだけが見えることにな
り、よってマイクロプロセッサは通信データのエラーの
有無を意識せずに読み出すだけでよくなり、これにより
プロセッサのソフトウェアにかかる負荷を削減すること
が可能になる。
タのエラー検出をハードウェア回路により行って、正常
時にダブルバッファの面切換えを、異常時に面切換え帰
山を行うよう制御部しているため、マイクロプロセッサ
I11には常に正常な通信データだけが見えることにな
り、よってマイクロプロセッサは通信データのエラーの
有無を意識せずに読み出すだけでよくなり、これにより
プロセッサのソフトウェアにかかる負荷を削減すること
が可能になる。
第1図は本発明に係る原理説明図。
第2図は本発明の一実施例としての受信データメモリの
面切換え制御方式を用いたプロセッサ間通信システムを
示すブロック図、および。 第3図は実施例におけるダブルバッファ面切換え制御回
路部分を示すブロック図である。 図において。 1.2・・・通信装置 11.21・・・マイクロプロセッサ 12・・・送信データメモリ 14・・・送信コマンド部 15・・・CRC検査検査符号発 生日・・・多重化部 22・・・受信データメモリ部 24・・・受信コマンド部 25・・・CRC検査部 26・・・分離化部 27・・・面切換え信号生成部 271・・・面切換え制御部 272.273・・・セレクタ 274〜277・・・3ステートバツフア278・・・
伝送系アドレス発生部
面切換え制御方式を用いたプロセッサ間通信システムを
示すブロック図、および。 第3図は実施例におけるダブルバッファ面切換え制御回
路部分を示すブロック図である。 図において。 1.2・・・通信装置 11.21・・・マイクロプロセッサ 12・・・送信データメモリ 14・・・送信コマンド部 15・・・CRC検査検査符号発 生日・・・多重化部 22・・・受信データメモリ部 24・・・受信コマンド部 25・・・CRC検査部 26・・・分離化部 27・・・面切換え信号生成部 271・・・面切換え制御部 272.273・・・セレクタ 274〜277・・・3ステートバツフア278・・・
伝送系アドレス発生部
Claims (1)
- 【特許請求の範囲】 受信プロセッサ(43)側に少なくとも2面からなる受
信データメモリ(42)が備えられ、この受信データメ
モリ(42)を順次に面切換えすることで、送信プロセ
ッサ(31)側か転送された通信データが受信プロセッ
サ(43)側に読み出されるように構成されたプロセッ
サ間通信システムにおいて、 送信プロセッサ(31)側には通信データから誤り検査
符号を生成する誤り検査符号生成回路(33)が備えら
れて、この生成回路(33)で生成した誤り検査符号が
通信データに付加されて送信され、 受信プロセッサ(43)側には受信した誤り検査符号に
より誤り発生を検査する誤り検査回路(44)が備えら
れて、この検査回路(44)で誤り発生が検出された時
に該受信データメモリ(42)の面切換えが停止される
ように構成された受信データメモリの面切換え制御方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1202990A JPH0367348A (ja) | 1989-08-04 | 1989-08-04 | 受信データメモリの面切換え制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1202990A JPH0367348A (ja) | 1989-08-04 | 1989-08-04 | 受信データメモリの面切換え制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0367348A true JPH0367348A (ja) | 1991-03-22 |
Family
ID=16466506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1202990A Pending JPH0367348A (ja) | 1989-08-04 | 1989-08-04 | 受信データメモリの面切換え制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0367348A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008509583A (ja) * | 2004-08-05 | 2008-03-27 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 |
-
1989
- 1989-08-04 JP JP1202990A patent/JPH0367348A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008509583A (ja) * | 2004-08-05 | 2008-03-27 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988146B2 (ja) | マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム | |
JPH0375834A (ja) | パリティの置換装置及び方法 | |
CN114615106B (zh) | 环形数据处理***、方法以及网络设备 | |
JPH0367348A (ja) | 受信データメモリの面切換え制御方式 | |
KR100258080B1 (ko) | 입출력 동작 비교에 의한 이중화 제어장치 | |
JPH1027115A (ja) | コンピュータシステムの障害情報採取回路 | |
JPH0934852A (ja) | クラスタシステム | |
JP2637653B2 (ja) | 冗長化制御装置 | |
JP2946541B2 (ja) | 二重化制御システム | |
JPH05289896A (ja) | フォールトトレラントコンピュータ | |
JP2698449B2 (ja) | 障害通知ユニット | |
JP2712284B2 (ja) | データ伝送装置の回線切り替え時における誤データ出力防止方式 | |
JP3063435B2 (ja) | 無瞬断二重化切替方法 | |
JPS5857843A (ja) | デ−タ回線交換装置のチエツク方式 | |
JPH0152774B2 (ja) | ||
JPH06103251A (ja) | 情報処理装置の監視制御方式 | |
JPH0324601A (ja) | 制御方法 | |
JPS59157759A (ja) | 二重化システム | |
JPH05151186A (ja) | フオルトトレラント方式 | |
JPH0784897A (ja) | 機器間のデータ転送に好適な情報処理システム | |
JPS6160139A (ja) | エラ−訂正方式 | |
JPH04252344A (ja) | コンピュータシステム | |
JPS62264796A (ja) | 情報監視システム | |
JPS63198430A (ja) | 時分割多重化装置 | |
JPS61264445A (ja) | 二重化デ−タ取込み方式 |