JPH0367348A - 受信データメモリの面切換え制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｗ１要］ 受信プロセッサ側に少なくとも２面からなる受信データ
メモリが備えられ、この受信データメモリを順次に面切
換えすることで、送信プロセッサ側から転送された通信
データが受信プロセッサ側に読み出されるように構成さ
れたプロセッサ間通信システムにおける受信データメモ
リの面切換え制御方式に関し。

受信データメモリの面切換え制御をハードウェア回路に
より行うことで、受信側プロセッサのソフトウェア的な
負荷を軽減することを目的とし。

送信プロセッサ燗には通信データから誤り検査符号を生
成する誤り検査符号生成回路が備えられて、この生成回
路で生成した誤り検査符号が通信データに付加されて送
信され、受信プロセッサ測には受信した誤り検査符号に
より誤り発生を検査する誤り検査回路が備えられて、こ
の検査回路で謂り発生が検出された時に受信データメモ
リの面切換えが停止されるように構成される。

［産業上のｆ１１用分野］ 本発明はプロセッサ間通信システムにおける受信データ
メモリの面切換え制御方式に関する。

例えばＬＡＮ　（ローカル・エリア・ネットワーク）は
高速化、大容量化する傾向にあり、これに伴い、ＬＡＮ
内のプロセッサが処理しなければならない情報量が増大
し、プロセッサの負担はますます増大する傾向にありま
た情報処理時間の短縮化が要求されている。このため、
受信データメモリの面切換え制御等をプロセッサに負担
をかけることなく実行することで、プロセッサの負荷を
少しでも軽減できることが必要とされている。

［従来の技術］ 従来９例えばマルチプロセッサ構成の装置においてマイ
クロプロセッサ間でＭＰＵ通信を行う場合、受信側装置
にダブルバヅファ構成（２面構成）の受信データメモリ
を用意し、この受信データメモリのメモリ面を交互に面
切換えして通信データを順次に書き込み、その書込み側
面とは反対側のメモリ面から通信データを順次に受信側
プロセッサに読み出すようにしている。

このＭＰｔＪＰｔ中に、伝送路での異常等によって通信
情報の内容に誤りが発生した場合９通常通りに面切換え
を行って受信データメモリから書込みデータを受信側プ
ロセッサに読み込むと、誤り発生した誤情報が読み込ま
れることになり、システムの通信異常を引き起こす原因
となる。このため、受信側プロセッサはソフトウェア処
理によりエラー発生の有無を確認して、エラー発生時に
は面切換えを停止するように面切換えの可否を判断して
いる。

［発明が解決しようとする課題］ このため、受信側プロセッサは、常にアラーム発生の有
無を監視して面切換え制御を行う処理をソフトウェアに
より実行しなければならないが。

この処理は受信側プロセッサへのソフトウェア的負荷を
増大させている。特にプロセッサの処理負荷が大きい大
型ＬＡＮ等のシステムでは、がかる面切換え制御処理の
ソフトウェア的負担が無視できないものとなる。

したがって本発明の目的は、受信データメモリの面切換
え制御をハードウェア回路で行うことにより、受信側プ
ロセッサのソフトウェア的負荷を軽減することにある。

Ｃ課題を解決するための手段Ｊ 第１図は本発明に係る原理説明図である。

図において、３１は送信側プロセッサ、３２は送信デー
タメモリ、３３は誤り検査符号生成回路、３４は多重化
部、４１は分離部、４２は受信データメモリ、４３は受
信側プロセッサ、４４は誤り検査回路、４５は面切換え
回路である・本発明に係る受信データメモリの面切換え
制御方式は・受信プロセッサ４３　ＩＩ＋に少なくとも
２面からなる受信データメモリ４２が備えられ、この受
信データメモリ４２を順次に面切換えすることで、送信
プロセッサ３１測から転送された通信データが受信プロ
セッサ４３側に読み出されるように構成されたプロセッ
サ間通信システムにおいて・送信プロセッサ３１側には
通信データから誤り検査符号を生成する誤り検査符号生
成回路３３が備えられて、この生成回路３３で生成した
誤り検査符号が通信データに付加されて送信され、受信
プロセッサ４３側には受信した誤り検査符号により誤り
発生を検査する誤り検査回路４４が備えられて、この検
査回路で誤り発生が検出された時に受信データメモリ４
２の面切換えが停止されるように構成される。

［作用Ｊ 送信側では通信データを送信する際に生成回路３３でこ
の通信データから誤り検査符号を生成し、多重化部３４
でこの誤り検査符号を通信データに付加して受信■すに
送る。

受信側では分離部４１により通信データと誤り検査符号
を分離し、誤り検査回路４４で誤り検査符号に基づいて
伝送路の障害等で通信データに誤りが生じたか否かをチ
エツクする。誤りが発生していない場合には面切換え回
路４５により受信データメモリ４２の面切換えを交互に
行って、受信した通信データの受信データメモリ４２へ
の書込みと、受信データメモリ４２からプロセッサ４３
への通信データの読出しとを行う。

一方、誤り検査回路４４により誤り発生が検出された場
合には、その誤り検出が面切換え回路４５に通知され、
それにより面切換え回路４５は受信データメモリ４２の
面切換えを停止する。これにより誤り発生した通信デー
タがプロセッサ４３に読み出されることを防止でき、プ
ロセッサ４３は誤り発生を自身で監視しなくとも常に正
しい通信データを読み取れるようになるので、誤り発生
監視に必要であったソフトウェア処理が削減される。

［実施例］ 以下９図面を参照して本発明の詳細な説明する。第２図
には本発明の一実施例としての受信データメモリの面切
換え制御方式を用いたマイクロプロセッサ間通信システ
ムが示される。

通信装置（マスク側装置）１の送信部はマイクロプロセ
ッサ１１．２面構成の送信データメモリ部１２．送信コ
マンド部１４．ＣＲＣ検査符号発生部１５．多重化部１
６等を含み構成される。また通信装置（スレーブ測装置
）２の受信部はマイクロプロセッサ２１．２面構成の受
信データメモリ部２２．受信コマンド部２４．ＣＲＣ検
査部２５、分離化部２６１面切換え信号生成部２７を含
み構成される。なお０通信装置１にも通信装置２の受信
部と同様な回路が備えられ、また通信装置２にも通信装
置ｌの送信部と同様な回路が備えられているものである
が、第２図ではこれらの図示を省略している。

通信装置ｌにおいて、送信データメモリ部１２は送信す
べきＭＰＵ通信データがマイクロプロセッサ１１により
設定されるメモリであり、一方のメモリ面に通信データ
が書き込まれている間に他方のメモリ面から通信データ
が読み出されて多重化部Ｉ６を介して送信されるように
書込みと読出しとが交互に行われるようになっている。

送信コマンド部１４はマイクロプロセッサ１１により送
信通知（送信コマンドＣＭＤ）が設定される回路であり
、この送信コマンドＣＭＤとしてはコマンドの全ビット
がオール”０”以外の任意のデータが用いられる。この
送信コマンド部１４からは送信データメモリ１２に面切
換え信号が送られると共に、設定された送信コマンドＣ
ＭＤが多重化部１６に送出されるようになっている。

ＣＲＣ検査符号発生部１５は送信データメモリ部１２の
通信データについてＣＲＣ符号（巡回冗長符号）を生成
する回路であり、生成されたＣＲＣ符号は多重化部１６
に送られる。

多重化部【６は送信データメモリ１２がらの通信データ
ＤＴ、送信コマンド部１４からの送信コマンドＣＭＤ、
ＣＲＣ検査符号発生部１５からのＣＲＣ符号を多重化し
て送信する回路である。

通信装置２において２分離化部２６は受信信号から通信
データＤＴ、受信コマンドＣＭＤ、ＣＲＣ符号を分離し
、それぞれ通信データＤＴを受信データメモリ部２２に
、受信コマンドＣＭＤを受信コマンド部２４に、ＣＲＣ
符号をＣＲＣ検査部２５に出力する回路である。

受信データメモリ部２２は２面からなり、一方の面に通
信データＤＴが書き込まれている時に他方の面から既に
書き込まれた通信データがマイクロプロセッサ２１に読
み出されるように書込みと読出しの面切換えが交互に行
われるように構成されている。

受信コマンド部２４は送信側から送られてきた送信コマ
ンドＣＭＤが受信コマンドＣＭＤとして設定される回路
であり、その受信コマンドＣＭＤの内容はマイクロプロ
セッサ２１により適宜読み取られるようになっている。

ＣＲＣ検査部２５は受信したＣＲＣ符号に基づき伝送路
等で発生した障害により受信データに誤りが生じたか否
かを検査する回路であり、誤り発生時には面切換え信号
生成部２７にアラーム（ＣＲＣエラー検出信号）ＡＬＭ
を送出する。

面切換え信号生成部２７は通常時は受信データメモリ部
２２にこれらの面を交互に切り換える面切換え信号を出
力している回路であるが、アラームＡＬＭの受信時には
この面切換えを停止するよう構成されている。

第３図にはこの面切換え信号生成部２７および受信デー
タメモリ部２３周辺の詳細な構成が示される。この回路
は、伝送系アドレス発生部２７８で発生した書込みアド
レスと、ＭＰＵ系アドレス発生部２７９で発生した読出
しアドレスを、それぞれセレクタ２７２．２７３で振り
分けて受信データメモリ２２．．２２．に交互にアドレ
ス入力させるようになっており、セレクタ２７２．２７
３の切換えは面切換え制御部２７１からの制御信号ＣＮ
Ｔにより行われる。

また３ステートバッファ２７４，２７５により受信デー
タメモリ２２．．２２□に伝送系データ（伝送路からの
書込みデータ）を交互にデータ入力させ、一方、３ステ
ートバツフア２７６．２７７により受信データメモリ２
２．．２２□からのＭＰＬＩ系データ（プロセッサ２１
への読出しデータ）の読出しを交互に行えるよう構成さ
れており、これら３ステートバツフアの状態制御は面切
換え制御部２７１からの制御信号ＣＮＴにより行われる
。

面切換え制御部２７１には受信データメモリ２２、．２
２□が面切換えを行うタイミングを定める切換えタイミ
ング信号ＣＴＧと、ＣＲＣ検査部２５からのアラームＡ
ＬＭが入力されており、これらの信号に基づき制御信号
ＣＮＴを制御するよう構成されている。

以下、実施例装置の動作を説明する。

まず９通信装置１において、マイクロプロセッサ１１の
ソフトウェア処理によりＭＰＵ通信データが送信データ
メモリ部１２の一方の面に設定される。この通信データ
設定終了後、プロセッサ２１により送信コマンド部１４
に送信コマンドＣＭＤ（オール”Ｏ“以外のデータ）が
書き込まれる。

この送信コマンドＣＭＤの身込みが終了すると、送信デ
ータメモリ部１２に面切換え信号が出力されて送信デー
タメモリ部１２の面切換えが行われ、これに書き込まれ
た通信データＤＴが多重化部１６を通して通信装置２側
に送信される。

これと共に、送信コマンド部１４から多重化部１６に送
信コマンドＣＭＤが送られ、ここで通信データＤＴに付
加されるよう多重化が行われて送信される。この送信さ
れた送信コマンドＣＭＤはＭＰＵＪ信デー少データを受
信側に通知する情報として使われる。

同時に、ＣＲＣ検査符号発生発生部１５では送信データ
メモリ１２から読み出されたＭＰＵ通信データのＣＲＣ
チエツクを行ってＣＲＣ符号を生成し、これを多重化部
１６でＭＰＵ通信データＤＴと送信コマンドＣＭＤに付
加して送信する。

受信側装置２では、送信側装置ｌから受信した信号を分
離化部２６により通信データＤＴと受信コマンドＣＭＤ
とＣＲＣ符号とに分離し、それぞれ受信データメモリ２
５に入力させる。

受信データメモリ部２２は受信した通信データＤＴを、
交互に選択される一方の面に書き込むことで蓄積する。

同時にＣＲＣ検査部２５は受信したＣＲＣ符号をチエツ
クすることで受信した通信データＤＴに誤りが発生して
いるか否かを調べ。

誤り検出された異常時にはアラームＡＬＭを面切換え信
号生成部２７に出力する。

面切換え信号生成部２７は、誤り発生のない正常時には
、受信した通信データＤＴを受信データメモリ部２２の
一方の面に書き込むと同時に、他方の面から既に書き込
まれた通信データをマイクロプロセッサ２１０１１に読
み出すように面切換え信号の発生を制御しているが、誤
り発生によりアラームＡＬＭの入力時にはこの面切換え
信号を固定して受信データメモリ部２２で面切換えが行
われないようにする。これにより受信データが異常な場
合には、メモリの面切換えが停止され、マイクロプロセ
ッサ２１側に異常な受信データが読み込まれることが防
止される。それによりマイクロプロセッサ２１に対して
は常に正常な通信データのみが見せられることになる。

マイクロプロセッサ２１は受信コマンド部２４に書き込
まれたデータを監視しており、これが受信コマンドＣＭ
Ｄであることを検出すると、受信データメモリ部２２か
らＭＰＬＩ通信データの読出しを行う。

なお、誤り発生のためマイクロプロセッサ２１に読み出
されなかったＭＰＵ通信データについては、これらの記
録をとっておいて、マイクロプロセッサ２日が後に一括
して対策処置することになる。

本発明の実施例にあたっては峙々の変形形態が可能であ
る。例えば上述の実旅例ではＭＰＵ通信データの誤り発
生を検査する符号としてＣＲＣ符号を用いたが、もちろ
んこれに限られるものではなく９例えばパリティチエツ
ク符号のような他の鍾々の誤り検査符号も利用できる。

また送受信用のデータメモリは２面構成としたが、勿論
、　３［ｎ以上の構成になっていてもかまわないもので
ある。

［発明の効果］ 以上説明したように９本発明によれば、ＭＰＵ通信デー
タのエラー検出をハードウェア回路により行って、正常
時にダブルバッファの面切換えを、異常時に面切換え帰
山を行うよう制御部しているため、マイクロプロセッサ
Ｉ１１には常に正常な通信データだけが見えることにな
り、よってマイクロプロセッサは通信データのエラーの
有無を意識せずに読み出すだけでよくなり、これにより
プロセッサのソフトウェアにかかる負荷を削減すること
が可能になる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図。 第２図は本発明の一実施例としての受信データメモリの
面切換え制御方式を用いたプロセッサ間通信システムを
示すブロック図、および。 第３図は実施例におけるダブルバッファ面切換え制御回
路部分を示すブロック図である。 図において。 １．２・・・通信装置 １１．２１・・・マイクロプロセッサ １２・・・送信データメモリ １４・・・送信コマンド部 １５・・・ＣＲＣ検査検査符号発 生日・・・多重化部 ２２・・・受信データメモリ部 ２４・・・受信コマンド部 ２５・・・ＣＲＣ検査部 ２６・・・分離化部 ２７・・・面切換え信号生成部 ２７１・・・面切換え制御部 ２７２．２７３・・・セレクタ ２７４〜２７７・・・３ステートバツフア２７８・・・
伝送系アドレス発生部

Claims (1)

1. 【特許請求の範囲】 受信プロセッサ（４３）側に少なくとも２面からなる受
   信データメモリ（４２）が備えられ、この受信データメ
   モリ（４２）を順次に面切換えすることで、送信プロセ
   ッサ（３１）側か転送された通信データが受信プロセッ
   サ（４３）側に読み出されるように構成されたプロセッ
   サ間通信システムにおいて、 送信プロセッサ（３１）側には通信データから誤り検査
   符号を生成する誤り検査符号生成回路（３３）が備えら
   れて、この生成回路（３３）で生成した誤り検査符号が
   通信データに付加されて送信され、 受信プロセッサ（４３）側には受信した誤り検査符号に
   より誤り発生を検査する誤り検査回路（４４）が備えら
   れて、この検査回路（４４）で誤り発生が検出された時
   に該受信データメモリ（４２）の面切換えが停止される
   ように構成された受信データメモリの面切換え制御方式
   。