JPS5857843A - デ−タ回線交換装置のチエツク方式 - Google Patents
デ−タ回線交換装置のチエツク方式Info
- Publication number
- JPS5857843A JPS5857843A JP56155525A JP15552581A JPS5857843A JP S5857843 A JPS5857843 A JP S5857843A JP 56155525 A JP56155525 A JP 56155525A JP 15552581 A JP15552581 A JP 15552581A JP S5857843 A JPS5857843 A JP S5857843A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data line
- transmitted
- circuit
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、二重化されたデータ回線交換装置における動
作や正常性を監視するための、チェック方式に関するも
のである。
作や正常性を監視するための、チェック方式に関するも
のである。
データ回線交換装置は、時分割多重化された複数のデー
タ回線を相互に交換制御して、時分割信号の方路切シ替
えと、信号時間位置の組み替えを行う機能を有するもの
である。このようなデータ回線交換装置は、一般に信頼
度向上の丸め二重化されて並列同期動作を行うように構
成され、現用系に障害を生じたとき交換制御の動作に殆
ど影響を生じることなく予備系に切シ替えを行うことが
できるようにされる。 − またデータ回線交換装置においては、その交換制御機能
が正常であるか否かをチェックする機能が必要である。
タ回線を相互に交換制御して、時分割信号の方路切シ替
えと、信号時間位置の組み替えを行う機能を有するもの
である。このようなデータ回線交換装置は、一般に信頼
度向上の丸め二重化されて並列同期動作を行うように構
成され、現用系に障害を生じたとき交換制御の動作に殆
ど影響を生じることなく予備系に切シ替えを行うことが
できるようにされる。 − またデータ回線交換装置においては、その交換制御機能
が正常であるか否かをチェックする機能が必要である。
このようなチェック機能は、二重化された系の信頼性確
保のため必要なものであシ、従って高速でかつ実時間で
チェック可能であることが望ましい。
保のため必要なものであシ、従って高速でかつ実時間で
チェック可能であることが望ましい。
従来、かかる場合の一般的なチェック方式として、入力
に定期的にパトロールデータを与えるととＫよって、そ
れが定められたタイムスロットを経て出力に現われるか
否かによってチェックを行い、現用系において正常性が
保たれないことが判明したとき予備系に切シ替える方式
が行われている。
に定期的にパトロールデータを与えるととＫよって、そ
れが定められたタイムスロットを経て出力に現われるか
否かによってチェックを行い、現用系において正常性が
保たれないことが判明したとき予備系に切シ替える方式
が行われている。
しかしながら、このようなパトロールデータによるチェ
ック方式の場合は、定期的に発生するデータが回線交換
装置の部分を通過してプロセッサにおいて確認されるま
で正常性が判明せず、従ってチェックの高速性の要求に
適合しない欠点があった。
ック方式の場合は、定期的に発生するデータが回線交換
装置の部分を通過してプロセッサにおいて確認されるま
で正常性が判明せず、従ってチェックの高速性の要求に
適合しない欠点があった。
本発明はこのような従来技術の欠点を除去しようとする
ものであって、その目的は、時分割多重化され九複数の
データ回線を相互に交換制御する二重化されたデータ回
線交換装置における正常性のチェックを高速にかつ即時
に交換装置本来の動作に影響を与えることなく行うこと
ができる方式〜を提供することにある。
ものであって、その目的は、時分割多重化され九複数の
データ回線を相互に交換制御する二重化されたデータ回
線交換装置における正常性のチェックを高速にかつ即時
に交換装置本来の動作に影響を与えることなく行うこと
ができる方式〜を提供することにある。
以下、実施例について本発明の詳細な説明する。
第１図は本発明のデータ回線交換装置のチェック方式の
一実施例の構成を示し、データ回線交換装置を含む全体
の構成を示している。同図においてＬ６６〜Ｌ、−、Ｌ
、。〜”Ｉ ＩＩＩ 、・・−・・、ム。〜Ｌ、、、
はデータ回線、Ｍｉｃｅ 〜ＭＸｎはデータ多重化処
理装置、ＬＭｏ。
一実施例の構成を示し、データ回線交換装置を含む全体
の構成を示している。同図においてＬ６６〜Ｌ、−、Ｌ
、。〜”Ｉ ＩＩＩ 、・・−・・、ム。〜Ｌ、、、
はデータ回線、Ｍｉｃｅ 〜ＭＸｎはデータ多重化処
理装置、ＬＭｏ。
ＬＳｌｒｌはデータ回線交換装置、ＰＧは出力演算回路
、ＢＭ、〜ＥＭ、はバッファメモリ、ＭＡＹは照合回路
、Ｇｏ。〜Ｇ６’ｎ、 Ｇｌ。〜Ｇ１％、・・・・・・
、 Ｇｎ６〜Ｇ％、は空間スイッチ、ＣＴＬは制御回路
、ＣＰＵは中央処理装置である。
、ＢＭ、〜ＥＭ、はバッファメモリ、ＭＡＹは照合回路
、Ｇｏ。〜Ｇ６’ｎ、 Ｇｌ。〜Ｇ１％、・・・・・・
、 Ｇｎ６〜Ｇ％、は空間スイッチ、ＣＴＬは制御回路
、ＣＰＵは中央処理装置である。
置Ｍ）Ｌｏ〜ＭＸ、によって時分割多重化され、データ
回線交換装置ＬＳＦ、とＬＳＷ、へ同時に送出される。
回線交換装置ＬＳＦ、とＬＳＷ、へ同時に送出される。
データ回線交換装置ＬＳＦＩ’、 、 ＬＳＷ、は同期
して同じ動作を行うようになっていて、ｃｐｖがらのデ
ータも全く同時に設定される。ＣＰＵは、各データ交換
装置ＬＳＦ、、 ＬＳＷ、 Ｉｃおける時間スイッチの
ためのデータと、空間スイッチのためのデータを設定す
る。
して同じ動作を行うようになっていて、ｃｐｖがらのデ
ータも全く同時に設定される。ＣＰＵは、各データ交換
装置ＬＳＦ、、 ＬＳＷ、 Ｉｃおける時間スイッチの
ためのデータと、空間スイッチのためのデータを設定す
る。
データ多重化処理装置ＭＸ、〜ＭＸ％がら送出されたデ
ータは、それぞれの処理装置ＭＸ、〜ＭＸ ｎに対応し
て設けられたバッファメモリＥＭ、〜ＢＭ、に一時記憶
される。バッファメモリＢＭ、〜Ｂｉｎのデータは別に
記憶されている時間スイッチのためのデータに従って読
み出される。読み出されたデータは、別に記憶されてい
る空間スイッチの九めのデータによって制御される、空
間スイッチＧ６゜〜’ＯＪ Ｇｌ。〜Ｇ０゜・・・・・
・、Ｇ、＆。〜Ｇ％ｓｔ経て接続すべき回線のデータ多
重化処理装置へ送出される。
ータは、それぞれの処理装置ＭＸ、〜ＭＸ ｎに対応し
て設けられたバッファメモリＥＭ、〜ＢＭ、に一時記憶
される。バッファメモリＢＭ、〜Ｂｉｎのデータは別に
記憶されている時間スイッチのためのデータに従って読
み出される。読み出されたデータは、別に記憶されてい
る空間スイッチの九めのデータによって制御される、空
間スイッチＧ６゜〜’ＯＪ Ｇｌ。〜Ｇ０゜・・・・・
・、Ｇ、＆。〜Ｇ％ｓｔ経て接続すべき回線のデータ多
重化処理装置へ送出される。
このようにして、入側のデータ多重化処理装置からバッ
ファメモリと空間スイッチを経て出側のＬＳＷ、 が
同期動作している限シ、両装置から全く同じものが出力
されている。出側の処理装置族。
ファメモリと空間スイッチを経て出側のＬＳＷ、 が
同期動作している限シ、両装置から全く同じものが出力
されている。出側の処理装置族。
〜ＭＸ％はデータ回線交換装置ＬＳＷ、 、 ＬＭ、の
いずれか一方のデータを有効なものとして選択して、デ
ータ回線に出力する。
いずれか一方のデータを有効なものとして選択して、デ
ータ回線に出力する。
各データ回線交換装置ＬＳＦｌ、、 ＬＳＩ！’、にお
いて、出力演算回路ＰＧはそれぞれの処理装置に対する
出力について一定の演算を行い、結果を各データ回線交
換装置における照合回路ＭＡＹへ出力する。それぞれの
照合回路ＭＡＹにおいては、各出力の演算回路？Ｇの出
力の照合を行う。各データ回線交換装置ＬＳＦ、、 Ｌ
Ｓｌｌがいずれも正常であれば、照合回路ＭＡＹでは一
致が検出される。出力演算回路ｐｃにおける一定の演算
としては、例えばパリティ付加演算があげられる。
いて、出力演算回路ＰＧはそれぞれの処理装置に対する
出力について一定の演算を行い、結果を各データ回線交
換装置における照合回路ＭＡＹへ出力する。それぞれの
照合回路ＭＡＹにおいては、各出力の演算回路？Ｇの出
力の照合を行う。各データ回線交換装置ＬＳＦ、、 Ｌ
Ｓｌｌがいずれも正常であれば、照合回路ＭＡＹでは一
致が検出される。出力演算回路ｐｃにおける一定の演算
としては、例えばパリティ付加演算があげられる。
照合回路ＭＡＹで不一致が検出されたとき、エラー信号
ＥＲＲが発生して処理装置ｃｐｖへ送られる。
ＥＲＲが発生して処理装置ｃｐｖへ送られる。
処理装置ｃｐｖではこの通知によって現用系のデータ回
線交換装置のテストを行う。このテストは一般に、通常
のデータ交換処理に影響をおよほさないようにして行わ
れる。テストの結果、現用系に異常があることが判明し
たときは、直ちに予備系への切シ替えを行う。
線交換装置のテストを行う。このテストは一般に、通常
のデータ交換処理に影響をおよほさないようにして行わ
れる。テストの結果、現用系に異常があることが判明し
たときは、直ちに予備系への切シ替えを行う。
このように本発明の方式においては、異常が発生した時
点、すなわち照合回路から不一致の通知が行われたとき
、直ちにデータ回線交換装置のテストが行われる。従っ
て従来のように、一定周期でパトロールデータを流すこ
とによってテストを起動する異常検出方法に比べて、よ
シ高速に異常系を切シ離すことができる。
点、すなわち照合回路から不一致の通知が行われたとき
、直ちにデータ回線交換装置のテストが行われる。従っ
て従来のように、一定周期でパトロールデータを流すこ
とによってテストを起動する異常検出方法に比べて、よ
シ高速に異常系を切シ離すことができる。
第２図は第１図に示されたデータ回線交換装置について
、その詳細な構成例を示したものである。
、その詳細な構成例を示したものである。
同図においては、第１図におけるデータ回線交換装置の
一方のみが示されておシ、第１図におけると同じ部分は
同じ符号によって示されている。
一方のみが示されておシ、第１図におけると同じ部分は
同じ符号によって示されている。
ＩＮ、 ＃ ＩＮ％は入力データ、ＴｓＭ。〜ＴＳＭ１
．はタイムスロットメモリ、ＴＳＣはタイムスロットカ
ラｙ夕、ＥＲはバッファレジスタ、１０〜Ｔｎはドライ
バまたはレシーバ、０ＵＴ０〜０ＵＴｎは出力データで
おる。
．はタイムスロットメモリ、ＴＳＣはタイムスロットカ
ラｙ夕、ＥＲはバッファレジスタ、１０〜Ｔｎはドライ
バまたはレシーバ、０ＵＴ０〜０ＵＴｎは出力データで
おる。
第２図において、時分割多重化された入力データＩＮ、
〜ＩＮ％はそれぞれレシーバ１０〜Ｔｓを経てバックア
メモリＢＭ０〜ＢＭｎ に定周期で同期的に書き込ま
れる。一方、タイムスロットメモリＴＳＭ、〜ＴＥＮ％
には、それぞれのバッファメモリＢＭ０〜ＢＭ％に書き
込まれたデータを読み出すためのアドレス、すなわち前
述の時間スイッチのためのデータＡ０〜Ａｓを格納して
いて、各バッファメモリと同期してこれを読み出すこと
によって、バッファメモリＢＭ。
〜ＩＮ％はそれぞれレシーバ１０〜Ｔｓを経てバックア
メモリＢＭ０〜ＢＭｎ に定周期で同期的に書き込ま
れる。一方、タイムスロットメモリＴＳＭ、〜ＴＥＮ％
には、それぞれのバッファメモリＢＭ０〜ＢＭ％に書き
込まれたデータを読み出すためのアドレス、すなわち前
述の時間スイッチのためのデータＡ０〜Ａｓを格納して
いて、各バッファメモリと同期してこれを読み出すこと
によって、バッファメモリＢＭ。
〜ＥＭｎから多重化されたデータが読み出される。
タイムスロットメモリＴＥＮ０〜ＴＳＭｎは同時に空間
スイッチを制御するためのデータ５０〜Ｓ＋％を格納し
ていて、各バッファメモリと同期してこれを読み出すこ
とによって、各空間スイッチを制御することによって、
時分割信号の方略の切シ替えを行う。
スイッチを制御するためのデータ５０〜Ｓ＋％を格納し
ていて、各バッファメモリと同期してこれを読み出すこ
とによって、各空間スイッチを制御することによって、
時分割信号の方略の切シ替えを行う。
すガわち、制御データＳ０によって空間スイッチＧ０゜
〜Ｇ、。のうちの一つを選択し、制御データｓ１によっ
て空間スイッチＧ１１ｌ〜Ｇ□のうちの一つを選択し、
以下同様にして、制御データＳｎによって空間スイッチ
Ｇ６．〜Ｇいのうちの一つを選択する。各空間スイッチ
の出力はバッファレジスタＥＲを経たのち、それぞれド
ライバＴ０〜Ｔ％を経て交換処理された出力データ０Ｕ
Ｔ０〜ＯＵＴ％を生じる。
〜Ｇ、。のうちの一つを選択し、制御データｓ１によっ
て空間スイッチＧ１１ｌ〜Ｇ□のうちの一つを選択し、
以下同様にして、制御データＳｎによって空間スイッチ
Ｇ６．〜Ｇいのうちの一つを選択する。各空間スイッチ
の出力はバッファレジスタＥＲを経たのち、それぞれド
ライバＴ０〜Ｔ％を経て交換処理された出力データ０Ｕ
Ｔ０〜ＯＵＴ％を生じる。
出力演算回路ＰＧはパリティ生成回路がらなシ、交換処
理された出力データＯＵＴ、〜ＯＵ’ｒ％に対してパリ
ティ付加演算を行い、その結果を照合回路ＭＡＹへ出力
する。照合回路ＭＡＹは自装置および相手側装置のパリ
ティ付加演算結果を比較し、不一致のとき処理装置に対
して工２−信号ＥＩｔＲを発生する。
理された出力データＯＵＴ、〜ＯＵ’ｒ％に対してパリ
ティ付加演算を行い、その結果を照合回路ＭＡＹへ出力
する。照合回路ＭＡＹは自装置および相手側装置のパリ
ティ付加演算結果を比較し、不一致のとき処理装置に対
して工２−信号ＥＩｔＲを発生する。
なお、本実施例では時間スイッチ１段のｒ−ｓ方式通話
路を用いて説明したが、交換動作におけるブロック率を
下げるために、空間スイッチＳの出力にさらに、前述し
たのと同様にバッファメモリと時間スイッチのためのデ
ータＡを記憶している通話路メモリを設け、時間スイッ
チ制御を２段としたｒ−ｓ−ｒ、方式を採用する場合が
ある。この場合の出力演算回路ＰＧは、空間スイッチの
後の時間スイッチの出力側に設けられ、前述のデータチ
ェックと同様に行えることが明らかである。
路を用いて説明したが、交換動作におけるブロック率を
下げるために、空間スイッチＳの出力にさらに、前述し
たのと同様にバッファメモリと時間スイッチのためのデ
ータＡを記憶している通話路メモリを設け、時間スイッ
チ制御を２段としたｒ−ｓ−ｒ、方式を採用する場合が
ある。この場合の出力演算回路ＰＧは、空間スイッチの
後の時間スイッチの出力側に設けられ、前述のデータチ
ェックと同様に行えることが明らかである。
このように°して、本発明の方式によれば、二重化され
た両装置からのエラー信号の不一致によって、障害を直
ちに検出することができる。以上説明したように、本発
明のデータ回線交換装置のチェック方式によれば、時分
割多重化された複数のデータ回線を相互に交換制御する
二重化されたデータ回線交換装置において、並列同期動
作の正常性を監視することによって、データ回線交換装
置の正常性のチェックを、特別な信号を使用することな
く、高速にかつ即時に、交換装置の本来の機能に影響を
与えることなく行うことができゐので、極めて効果的で
ある。
た両装置からのエラー信号の不一致によって、障害を直
ちに検出することができる。以上説明したように、本発
明のデータ回線交換装置のチェック方式によれば、時分
割多重化された複数のデータ回線を相互に交換制御する
二重化されたデータ回線交換装置において、並列同期動
作の正常性を監視することによって、データ回線交換装
置の正常性のチェックを、特別な信号を使用することな
く、高速にかつ即時に、交換装置の本来の機能に影響を
与えることなく行うことができゐので、極めて効果的で
ある。
第１図は本発明のデータ回線交換装置のチェツタ方式の
一実施例の構成を示す全体ブロック図、第２図は第１図
に示されたデータ回線交換装置の詳細な構成側を示すブ
ロック図である。 Ｌｏ。〜Ｌ０− 、 Ｌ、。〜ｚｕａ 、・・・−，１
％。〜Ｌ工：データ回線、ＭＸｏ ”””Ｊ／Ｘｓ ：
デ」り多重化処理装置、ＬＭｏ、 ＬＳＦ。 ；データ回線交換装置、ＰＧ：出力演算回路、ＢＭ。 〜ＢＭ、、：バツファメモリ、ＭＡＴ ：照合回路、Ｇ
ｏ。〜’Ｏｎ 、 ’ｌ。〜Ｇ４．・・・・・・Ｇ、。 〜Ｇエ ：空間スイッチ、ＣＴＬ ：制御回路、ｃｐｖ
：中央処理装置、ＩＮ、〜ＩＮ％：入力データ、ＴＥ
Ｎ０〜ＴＥＮ％：タイムスロットメモ！Ｊ 、ｒｓｃ
；タイムス四ットカウンタ、ＢＲ：バツ７アレジスタ、
１６〜Ｔ％：ドライバまたはレシーバ、ＯＵＴ、〜ＯＵ
Ｔ％：出力データ。 特許出願人 富士通株式会社
一実施例の構成を示す全体ブロック図、第２図は第１図
に示されたデータ回線交換装置の詳細な構成側を示すブ
ロック図である。 Ｌｏ。〜Ｌ０− 、 Ｌ、。〜ｚｕａ 、・・・−，１
％。〜Ｌ工：データ回線、ＭＸｏ ”””Ｊ／Ｘｓ ：
デ」り多重化処理装置、ＬＭｏ、 ＬＳＦ。 ；データ回線交換装置、ＰＧ：出力演算回路、ＢＭ。 〜ＢＭ、、：バツファメモリ、ＭＡＴ ：照合回路、Ｇ
ｏ。〜’Ｏｎ 、 ’ｌ。〜Ｇ４．・・・・・・Ｇ、。 〜Ｇエ ：空間スイッチ、ＣＴＬ ：制御回路、ｃｐｖ
：中央処理装置、ＩＮ、〜ＩＮ％：入力データ、ＴＥ
Ｎ０〜ＴＥＮ％：タイムスロットメモ！Ｊ 、ｒｓｃ
；タイムス四ットカウンタ、ＢＲ：バツ７アレジスタ、
１６〜Ｔ％：ドライバまたはレシーバ、ＯＵＴ、〜ＯＵ
Ｔ％：出力データ。 特許出願人 富士通株式会社
Claims (1)
- 時分割多重化された複数のデータ回線を相互に交換制御
する機能を有し二重化されていて並列同期動作を行うデ
ータ回線交換装置において、該二重化された装置のそれ
ぞれに交換処理されたデータ回線の出力信号に対して一
定の演算処理を行う演算回路を具えるとともに、該各演
算回路における演算結果の出力信号の照合を行う照合回
路を具え、並列同期動作の正常性を監視することによっ
て二重化されたデータ回線交換装置の正常性をチェック
することを特徴とするデータ回線交換装置のチェック方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155525A JPS5857843A (ja) | 1981-09-30 | 1981-09-30 | デ−タ回線交換装置のチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155525A JPS5857843A (ja) | 1981-09-30 | 1981-09-30 | デ−タ回線交換装置のチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857843A true JPS5857843A (ja) | 1983-04-06 |
Family
ID=15607966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155525A Pending JPS5857843A (ja) | 1981-09-30 | 1981-09-30 | デ−タ回線交換装置のチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025657A (ja) * | 1988-01-16 | 1990-01-10 | Philips Gloeilampenfab:Nv | 交換機 |
| JPH05339053A (ja) * | 1992-06-08 | 1993-12-21 | Taiyo Yuden Co Ltd | 温度補償用誘電体磁器組成物 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419627A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Collation system for data processing unit |
| JPS5619253A (en) * | 1979-07-25 | 1981-02-23 | Fujitsu Ltd | Fault detecting system |
-
1981
- 1981-09-30 JP JP56155525A patent/JPS5857843A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419627A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Collation system for data processing unit |
| JPS5619253A (en) * | 1979-07-25 | 1981-02-23 | Fujitsu Ltd | Fault detecting system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025657A (ja) * | 1988-01-16 | 1990-01-10 | Philips Gloeilampenfab:Nv | 交換機 |
| JPH05339053A (ja) * | 1992-06-08 | 1993-12-21 | Taiyo Yuden Co Ltd | 温度補償用誘電体磁器組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366535A (en) | Modular signal-processing system | |
| US4891810A (en) | Reconfigurable computing device | |
| EP0306252B1 (en) | Fault tolerant computer system input/output interface | |
| US5005174A (en) | Dual zone, fault tolerant computer system with error checking in I/O writes | |
| EP0306244B1 (en) | Fault tolerant computer system with fault isolation | |
| US4907228A (en) | Dual-rail processor with error checking at single rail interfaces | |
| EP0088789B1 (en) | Multiprocessor computer system | |
| US4245344A (en) | Processing system with dual buses | |
| US5249187A (en) | Dual rail processors with error checking on I/O reads | |
| EP0399308A2 (en) | Computer network for real time control with automatic fault identification and by-pass | |
| US4665522A (en) | Multi-channel redundant processing systems | |
| US6985482B2 (en) | Cross-bar switch system with redundancy | |
| USRE27703E (en) | Configuration control in multiprocessors | |
| US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
| JPS5857843A (ja) | デ−タ回線交換装置のチエツク方式 | |
| US4066883A (en) | Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| RU2054710C1 (ru) | Многопроцессорная управляющая система | |
| SU1734251A1 (ru) | Двухканальна резервированна вычислительна система | |
| JP2637653B2 (ja) | 冗長化制御装置 | |
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| JP2645021B2 (ja) | バス異常検査システム | |
| EP0256864B1 (en) | Digital data processing apparatus | |
| JPH0486933A (ja) | データ転送制御回路 | |
| JPH0233219B2 (ja) |