JPH036593A - 映像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータによって複数の画像をハンドリ
ングし、１つのディスプレイに同一信号規格の複数の映
像を表示したり、あるいは、信号規格の異なる映像を同
時に表示する映像表示装置に関する。

従来の技術 従来より、映像信号規格はさまざまなものが作られ、そ
れぞれの得失によりその場合場合によって適当なものが
選ばれてきた。ただ現在までは、テレビジョン放送規格
としては１つの国内では、ただ１つの規格と言う原則は
守られてきた。しかしながら、近年、ＨＤ　Ｔ　Ｖのよ
うな従来の放送規格と両立性のない映像信号規格による
テレビジ冒ン放送が行われようとしている。この場合、
ＨＤＴＶディスプレイが従来の放送規格を表示できるよ
うになることは予想されるが、ＨＤＴＶ用ディスプレイ
の価格はきわめて高価になることは必至である。

従来、複数の動く映像を１つの画面に表示するものに、
ＶＴＲ，テレビジョン受像機等に見られるピクチャー・
イン・ピクチャー機能（以下、ＰＩＦと称す）がある。

これは、本発明の目的とは異なる意図のものであるが、
表示効果としてはよく似たものであるため、以下、この
ＰＩＦについて説明する。

第７図は、２１２機能を持つ表示装置の構成を示すブロ
ック図であり、第８図は、ＰＮＰの典型的な表示の例を
示す図である。

第８図において、ＰＩＦでは、一般に２つの映像信号を
同時に１つの画面に表示するものであり、これらの２つ
の画像は、常に１つが主画面、もう１つが副画面という
位置づけになる。

次に、第７図を参照しながら従来の技術について説明す
る。本装置には、ＮＴｓｃ映像信号が２系統入力され、
それぞれ、主画面系と副画面系の回路の入力となる。ま
た、これらをスイッチ７１１により切換えて主画面、副
画面を交換する事ができる。ここで、主画面系に入力さ
れる映像信号を主映像信号、副画面系に入力されるもの
を副映像信号と呼ぶことにする。第７図において、７０
１゜７０６は入力された映像信号から同期信号を分離す
る同期分離回路、７ｏ５は映像信号を記憶しておくため
のデュアルポートフレームメモリ、７０２゜７０７は分
離された同期信号に同期したドツトクロックを作るため
のＰＬＬ回路、７ｏ３はＰＬＬ回路７０２によって生成
されたドツトクロックを元にメモリの読み出しアドレス
を生成する読み出しアドレス生成回路、７０８はＰＬＬ
回路７０７によって生成されたドツトクロックを元にメ
モリの書込アドレスを生成する書き込みアドレス生成回
路、７０４はタイミングジェネレータ７１２からの切換
タイミングで２つの映像信号を切り換える映像切換回路
、７０９は同期分離された副映像信号をデジタルデータ
に変換するＡ／Ｄ　：ｌ　：／バーク、７１０はメモリ
７０５からのデジタルデータをアナログ変換に変換する
Ｄ／Ａコンバータ、７１２はＰＬＬ回路７０２によって
生成されたドツトクロックを元に映像信号の切換信号を
作り出すタイミングジェネレータである。

まず、主画面系について動作を説明する。入力映像信号
は同期分離回路７０１を通り、更に、映像切換回路７０
４の１つの入力となる。分離された同期信号はＰＬＬ回
路７０２に導がれ、ここで、ドツトクロックが生成され
る。生成されたドツトクロックは、読み出しアドレス生
成回路７０３及びタイミングジェネレータ７１２に分配
される。

読出アドレス生成回路７０３は、フレームメモリ７０５
を読み出すためのアドレス信号及びメモリ制御信号群を
作りだし、メモリ７０５内に納められた画像データをＤ
／Ａコンバータ７１０に送る。

このとき、Ｄ／Ａコンバータ７１０でアナログ変換され
た信号は主画面系入力映像信号に完全に同期しており、
この信号は映像切換回路７０４のもう１つの入力となる
。従って、タイミングジェネレータ７１２より与えられ
る切換タイミング信号は、いかなるタイミングで切換が
行われても、出力信号の同期を乱すことはない。

次に、副画面系について動作を説明する。入力映像信号
は同期分離回路７０６を通り、さらにＡ／Ｄコンバータ
７０９へと導かれ、デジタルデータに変換される。同期
分離回路７０８で分離された同期信号はＰＬＬ回路７０
７に導かれ、データ書き込み用のドツトクロックが作ら
れる。書込アドレス生成回路７０８はこのドツトクロッ
クを元にしてフレームメモリ７０５への書き込みアドレ
ス及びメモリ制御信号群を作り、Ａ／Ｄコンパータフ０
９からのデジタルデータをメモリに書き込んでいく。

先にも述べたようにＰＩＰでは、主画面、副画面の２つ
で構成される。従って、副画面は主画面よりも、相当に
小さく、則ち、縮小して表示しなければならない。この
ために、アドレス生成回路で、読み出し、または書き込
みアドレスを適当に間引いて、つまりドツトクロックを
分周してアドレスを生成するように構成する。一般には
、メモリ容量の上で優位性があるために、書き込みアド
レスを間引いて画面縮小を行う。

発明が解決しようとする課題 上記したように従来の表示装置では、オーバーラッピン
グ・マルチウィンドウ表示など、コンピュータによって
ハンドリングを行うことはむずかしく、また、静止画像
や文字情報などを同一画面に表示することはできない。

しかも、異なった規格の映像信号を１つのディスプレイ
に表示することも不可能である。

本発明は、このような複数の映像信号をコンピュータで
ハンドリングしながら、信号規格に両立性のあるなしに
かかわらず１つのディスプレイ、例えば、パーソナルコ
ンピュータ用ディスプレイなど、比較的安価な高解像Ｃ
ＲＴに表示することができる映像表示装置を提供するこ
とを目的とする。

課題を解決するための手段 上記した問題点を解決するため本発明映像表示装置は、
入力映像信号を画素データに変換する複数の変換手段と
、画素データを記憶装置に記憶する複数の記憶手段と、
上記記憶装置に上記画素データを書き込む複数の書込手
段と、上記記憶装置に記憶された上記画素データを読み
出す複数の読出手段と、上記ウィンドウ毎にその大きさ
を設定する複数の設定手段と、上記ウィンドウ毎にディ
スプレイ上での表示位置を指定する複数の指定手段と、
上記ウィンドウ毎に他のウィンドウとの関係において上
記ウィンドウの表示順位を設定する複数の順位設定手段
とを有し、設定された表示順位の通りに表示を行うため
の１つの表示順位比較手段と、上記ウィンドウ内画素デ
ータを１つのディスプレイ上に表示するための１つのラ
スタ制御手段と、上記ディスプレイ上に表示する背景を
設定する背景設定手段とを備え、ウィンドウ毎に独立し
た画素データを複数個のウィンドウ内の映像として１つ
のディスプレイに表示可とする。

作用 この構成により、表示装置の機能として、ビットマツプ
ラスタメモリをウィンドウの数だけ複数個持ち（ウィン
ドウメモリ）、シかも、これらウィンドウメモリ毎にそ
れぞれ表示のための優先順位を付けられるようにプライ
オリティレジスタを設け、更にウィンドウのディスプレ
イ上での表示開始位置を示すオフセットレジスタを設け
る。したがって、ホストコンピュータは、ウィンドウの
重なり方を殆ど関知することなく、複数の動画ウィンド
ウを、その入力映像信号のいかんにかかわらず１つのデ
ィスプレイに表示することができる。

実施例 以下、本発明に９いて図面を参照しながら詳細に説明す
る。

第１図は、本発明の１実施例を示す図である。

第１図において、１は本発明の表示装置を制御するため
のホストコンピュータであり、２はこのコンピュータ１
に組み合わされる本発明の一実施例に従って作られたグ
ラフィックス表示装置、３０は表示装置２の出力に応答
できるＣＲＴディスプレイである。ここで、ホストコン
ピュータ１は、表示装置２の入出力信号群を発生、また
は読み出せるものであれば、いかなる周知の装置であっ
てもよい。また、ＣＲＴディスプレイ３０は、表示袋Ｗ
ｔ２の出力する信号２７を入力できるものであれば、ど
のようなディスプレイであってもよい。

表示袋ｆｌ！２は、４：３の画面アスペクト比をもった
解像度１０２４ｘ９００のビットマツプディスプレイで
あり、フルカラー（Ｒ，Ｇ、　　Ｂ各８ビット）の表示
を行うことができ、最大３つの独立したウィンドウを提
示することができるように作られている。従って、１ピ
クセル当りのアスペクト比は１：　１となる。表示装置
２は、背景色データ１５と、背景に相当する最低レベル
の優先度（プライオリティ）データ１４を設定しである
バックグラウンドレジスタ３と、ウィンドウを制御する
ウィンドウメモリ４．　５．　６と、ウィンドウメモリ
にビデオアドレス信号１８．１７をあたえ、ウィンドウ
メモリから出力された信号１５を映像信号２７に変換す
るラスタ制御回路７と、入力映像信号２４，２５．２８
をデジタルデータに変換するＡ／Ｄ変換回路８．　９．
　１０とから成り、ホストコンピュータ１のＣＰＵコン
トロールバスｔ　ｔ。

ＣＰＵアドレスバス１２およびＣＰＵデータバス１３に
接続され、バックグラウンドレジスタ３およびウィンド
ウメモリ４．　５．　６は、それぞれビデオデータバス
１５およびプライオリティバス１４でカスケード接続さ
れている。

第２図は、本実施例の表示装置によってマルチウィンド
ウ表示を行った例である。図において、表示アドレスは
画面左下角を０とし、横方向をＸ軸、縦方向をＹ軸に設
定している。第２図のウィンドウ１は、第１図のウィン
ドウメモリ４が担当して表示を行い、同様にして、ウィ
ンドウ２はウィンドウメモリ５、ウィンドウ３はウィン
ドウメモリ６がその表示を担当する。この表示例では、
ウィンドウ１が最も全面に表示されており、則ち、最も
プライオリティが高く設定されている。前記したように
、背景のプライオリティは最も低いから、プライオリテ
ィ類でいえばウィンドウ１が最も高く、次に、ウィンド
ウ２．ウィンドウ３．背景の順になる。

次に、本実施例の表示装置の各部の動作を説明する。

第３図は、ウィンドウメモリの構成を示す図である。３
０１はウィンドウの表示順位を設定するためのプライオ
リティレジスタであり、値２５５が最も優先度が高くな
るように決められている。

本実施例では、比較すべきデータは４種類であるから、
２ビツトの巾があればよいが、他のバス巾に合わせるた
め８ビツトとしたためである。これは、構成によって任
意であり、値０を最優先にしてもよいが、このときは、
プライオリティ比較回路の出力を反転させる必要がある
。３０２はウィンドウのＸ方向の開始位置を示すオフセ
ットレジスタＸ、３０３はウィンドウのＹ方向の開始位
置を示すオフセットレジスタＹである（Ｘ、Ｙは第２図
のオフセット位置の座標）。これらは、バス制御回路に
より生成されるセレクト信号により選択され、ホストコ
ンピュータから設定可能になっている。１０４は８８０
Ｘ５１２のビットマツプラスタメモリで、ラスタメモリ
３０４上の１つのアドレスが表示されたウィンドウの１
点に相当する。また、本実施例では、ラスタメモリ３０
４は、デュアルポートメモリで構成される。デュアルポ
ートメモリの一方の入出力ポートはウィンドウアドレス
バス、ウィンドウデータバスを通じて、Ａ／Ｄ変換回路
に接続され、もう一方は読みだし専用となり、アドレス
変換回路３０５から入力される読出しアドレスにより、
データが確定する。確定したデータはローカフ？ビデオ
データバスを通じてプライオリティ制御回路３０７に接
続される。

３０７は優先順位を判別し、優先データを選別するだめ
のプライオリティ制御回路である。３０６はオフセット
レジスタ３０２，３０３と、Ｘ、　　Ｙ座標でアドレス
されるビデオアドレスバスとを比較して、プライオリテ
ィ制御回路３０７のイネーブル信号を作り出す。３０５
はアドレス変換回路であり、ｘ、　　ｙ座標でアドレス
されるビデオデータバスを、ラスタメモリ読出しのため
の読出しアドレスを生成する。

第４図は、Ａ／Ｄ変換回路の構成を示す図である。４０
１は映像信号から同期信号を分離する同期分離回路、４
０２は同期分離回路４０１により分離された同期信号を
元にドツトクロック信号を作り出すＰＬＬ回路、４０３
はＰＬＬ回路４０２で生成されるドブトクロックを元に
してウィンドウメモリへの書き込みアドレスを生成する
書込アドレス生成回路、４０４は映像信号をデジタルデ
ータに変換するＡ／Ｄコンバータである。なお、この部
分は異なった規格の映像信号毎に異なった回路を準備す
る必要がある。

第５図は、ラスタ制御回路の構成を示す図である。５０
１は本表示装置のドツトクロックを作り出すドツトクロ
ック発生回路、５０２は本表示装置のビデオＸアドレス
を生成するカウンタである。

本実施例ではＸ方向が１０２４ドツトであるため、１０
桁のバイナリカウンタを使用する。５０３はビデオＸア
ドレスを生成するカウンタである。Ｘ方向９００ドツト
であるから１０桁のバイナリカウンタを使用する。５０
４はディスプレイを制御するための同期信号を発生する
ための同期信号発生回路であり、５０５はビデオデータ
バスの信号をドツトクロックに従ってアナログ信号に直
すＤ／Ａコンバータである。

第６図は、プライオリティ制御回路を示す図であり、図
において８０１．Ｅ３０２．Ｅ１０３，８０４は、ゲー
ト信号によってスイッチ可能なバッフ１であり、ゲート
信号が“０”５のとき、スイッチが入るようになってい
る。入力について、８０１はビデオデータバスに、６０
３はビデオプライオリティパスに、６０２はローカルビ
デオデータバスに、６０４はローカルプライオリティバ
スに接続されている。また、出力は、６０１と８０２と
を接続し、本回路の出力データとし、同様にして、６０
３と８０４の出力が接続されて本回路の出力ブライオリ
ティとなる。６０５は入力される２つのプライオリティ
データを比較するためのコンパレータであって、入力端
子はＡ、　　Ｈの２つである。

コンパレータＥ３０５は、入力Ａが入力Ｂよりも大であ
ったならば、出力端子Ａ＞Ｂが、　′真”になる。いま
、この信号をバッファθ０１．Ｅ！０３のゲート端子に
分配し、一方、Ａ＞Ｂ信号を反転した信号を、バッファ
８０２，８０４のゲート端子に分配する。図において、
６０６は、外部からのイネーブル信号を加えるためのＮ
ＡＮＤゲート、８０７はインバータである。上記したよ
うに本プライオリティ制御回路は、優先順位をもつデー
タを選別することができる。

さて、第１図に戻り、全体の動作を説明する。

第１図において、各ウィンドウメモリは、ホストコンピ
ュータ１のアドレス空間に配置されていない。−従って
、ホストコンビエータ１は、動画データ則ち、映像信号
規格の違いを考える必要はない。また、ウィンドウの位
置は、オフセットレジスタＸ、Ｙに書き込むことにより
画面上の任意の場所に表示できるようになっている。ま
た、ウィンドウの表示順は、本表示装置では管理できな
いので、これだけは、ホストコンピュータ側で制御する
必要がある。ただし、あくまで表示順の管理だけでよく
、隠れた部分のデータを退避したり、どこが隠れるのか
の計算はしないでよい。

一方、表示装置側では、ラスタ制御回路７が、表示用の
ビデオアドレスを生成する。このアドレスは、則ち、現
在表示されている画面上の１点をあられす。従って、こ
のアドレスを元に、各ウィンドウメモリのウィンドウ制
御回路が、オフセットレジスタＸ、Ｙと、ウィンドウメ
モリに記憶される画像データのドツト数（ウィンドウサ
イズ）とを比較して、現在表示されている点が、ウィン
ドウ内部にあるかどうか判別する。これを判別するには
、Ｘ座標、Ｙ座標共、アドレスがオフセットアドレスす
なわち、オフセットレジスタＸ、　　Ｙの値よりもおお
きく、かつ、オフセットアドレスに、Ｘ、Ｘ方向の大き
さ、すなわち、ウィンドウサイズの値をそれぞれ加えた
ものよりも小さいときを発見できればよい。つまり、い
ま、ｘ、ｙをビデオアドレスとすると、 オフセットＸ＜ｘ＜オフセットＸ＋サイズＸかつ、 オフセットＹ＜ｙ＜オフセットＹ＋サイズＹのときであ
ればよい。このとき、ラスターメモリおよびプライオリ
ティ制御回路に、それぞれセレクト信号、イネーブル信
号が送られる。ただし、オフセットｘ、　　ｙｌ　　サ
イズＸ、　　Ｙどちらも正の値であり、更に、サイズに
関しては、ラスターメモリの大きさ、つまり、本実施例
では、ｘ、　　ｙとも５１２を越えないことが条件であ
る。

ここで、ラスターメモリにイネーブル信号が送られると
、ローカルビデオデータバスにデータが乗せられる。い
ま、ウィンドウメモリ４を考えると、このデータ信号と
、プライオリティの組は、パックグラウンドレジスタの
データとブライオリティの組との間で優先順位の選別が
行われ（一般には、ウィンドウメモリ４のデータの方が
優先度が高い）、優先度の高いデータとプライオリティ
の組がウィンドウメモリ５に送られる。更に、ウィンド
ウメモリ５，６についても同様のことが行われるから、
結局、ウィンドウメモリ６の出力は、そのビデオアドレ
ス点での最大のデータを示すことになる。

従って、ラスタ制御回路７では、発生したアドレスに対
応するデータ、すなわち、ウィンドウメモリ６からの出
力をただＤ／Ａ変換してビデオ信号を作り出すだ吐でよ
い。

上記のように、本実施例の表示装置によれば、ホストコ
ンピュータ１はウィンドウ重なりになんら気を配ること
なくマルチウィンドウ映像表示を行うことができ、異な
った信号規格の映像信号を１つのディスプレイに表示す
ることができる。

発明の効果 以上述べたように本発明によれば、映像信号規格のいか
んにかかわらず、高解像度ＣＲＴを用いて、オーバーラ
ッピングマルチウィンドウ表示を、ホストコンピュータ
側に大きな負担をかけることなく行うことができる。

【図面の簡単な説明】

第１図は、本発明の映像表示装置の実施例の構成を示す
ブロック図、第２図は本発明の実施例の表示例を示す画
面レイアウト図、第３図は第１図のウィンドウメモリの
構成を示すブロック図、第４図は第１図におけるＡ／Ｄ
変換回路の構成を示すブロック図、第５図は第１図にお
けるラスタ制御回路の構成を示すブロック図、第６図は
第３図におけるプライオリティ制御回路を示すブロック
図、第７図は従来の表示装置の構成を示すブロック図、
第８図は従来例の一般的な表示例を示す画面レイアウト
図である。 １・・・ホストコンピュータ、　　２・・・グラフィッ
クス表示装置、　　３・・・バックグラウンドレジスタ
、４、　５．　８・・・ウィンドウメモリ、　　７・・
・ラスタ制御回路、８，９．１０・・−Ａ／Ｄ変換回路
、１１・・−ＣＰＵコントロールバス、　　１２・・・
ＣＰＵアドレスバス、　　１３・・−ＣＰＵデータバス
、１４・・・ウィンドウプライオリティバス、１５・・
・ウィンドウデータバス、　　１８・・・ウィンドウア
ドレスバスＸ、　　　１７−・・ウィンドウアドレスバ
スＹ１　１８，２０．２２−・・書き込みアドレス、１
９．２１．２３・・・映像信号データ、２４．２５，２
θ・・・入力映像信号、　　２７・・・出力映像信号、
　　３０・・・ディスプレイ、　　３０１−・・プライ
オリティレジスタ、　　３０２・・・オフセットレジス
タＸ１　３０３・・・オフセットレジスタＹ１３０４・
・・ビットマツプラスタメモリ、　　３０５・・・アド
レス変換回路、　　３０θ・・・ウィンドウ制御回路、
　　３０７・・・プライオリティ制御回路、４０１−・
・同期分離回路、　　４０２・−Ｐ　Ｌ　Ｌ回路、４０
３・・・アドレス生成回路、　　４０４・−Ａ　／　Ｄ
コンバータ、　　５０１−・・ドツトクロック発生回路
、６０２・・・カウンタ、　　５０３・・・カウンタ、
５０４・・・同期信号発生回路、　　５０５・・・Ｄ／
Ａコンバータ、　　　８０１．　８０２．　６０３．　
８０４・軸パスバッファ、　　８０５−・・コンパレー
タ、６０６・・−ＮＡＮＤゲート、　　８０７・・・イ
ンバータ。

Claims (2)

【特許請求の範囲】
1. （１）ディスプレイ上に、アスペクト比は一定で、面積
   は任意の大きさのウィンドウを複数個表示可能であって
   、そのウィンドウ内に個別画素で構成されたビットマッ
   プ画像を表示可能な表示装置であり、 上記複数ウィンドウ毎に上記画素データを記憶装置に記
   憶する複数の記憶手段と、 入力となる複数の映像信号を画素データに変換する複数
   の変換手段と、 上記画素データを上記記憶装置に書き込む複数の書込手
   段と、 上記記憶装置に記憶された上記画素データを読み出す複
   数の読出手段と、 上記ウィンドウ毎にその大きさを設定する複数の設定手
   段と、 上記ウィンドウ毎にディスプレイ上での表示位置を指定
   する複数の指定手段と、 上記ウィンドウ毎に他のウィンドウとの関係において上
   記ウィンドウの表示順位を設定する複数の順位設定手段
   とを有し、 設定された表示順位の通りに表示を行うための１つの表
   示順位比較手段と、 上記ウィンドウ内画素データを１つのディスプレイ上に
   表示するための１つのラスタ制御手段と、上記ディスプ
   レイ上に表示する背景を設定する拝啓設定手段とを備え
   た映像表示装置。
2. （２）複数の映像信号は異なる規格の映像信号である請
   求項１記載の映像表示装置。