JPH06308927A - 表示装置 - Google Patents

Abstract

(57)【要約】 【構成】フレームメモリ１１は、モニタ４のラスタ走査
にしたがってアドレス発生回路１４から出力されるアド
レスに対応する画素データを出力し、パレットメモリ２
３によって対応するＲ，Ｇ，Ｂ各色データに変換され
る。この時、ラスタ走査中ウィンドウ領域にかかった場
合、フレームメモリ２１は、アドレス発生回路１５が出
力するアドレスの示す画素データを出力し、パレットメ
モリ２４によって対応するＲ，Ｇ，Ｂ各色データに変換
される。選択回路２２は、モニタ４のラスタ走査にした
がってパレットメモリ２３の出力とパレットメモリ２４
の出力を切り換え、モニタ４に表示する。 【効果】表示装置全体のメモリ量を削減することがで
き、表示装置の低価格化が達成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タまたはワークステーションなどを利用し、出力をカラ
ーでモニタに表示させる表示装置において、表示可能な
色の種類を出力位置により制御する表示装置に係り、特
に、テキストなどの色の種類が少ない表示と、写真など
の静止画像や動画像など多数のカラーで表現しなければ
ならない表示を同時に行うマルチメディア関連のアプリ
ケーションに好適な表示装置に関する。

【０００２】

【従来の技術】従来、表示装置においては、表示領域の
全ての部分で表示できる色の種類が同じである。この種
の装置は、従来より製品として利用されており、例え
ば、図１８に示すように、表示するデータを記憶するフ
レームメモリが一つであり、色の種類を多くすると、色
の種類に比例して、フレームメモリの量が増加する。ま
た、フレームメモリに記憶されたデータは、最初に書き
込まれた指定の場所にしか表示出来ない。

【０００３】ＣＰＵ１でモニタ４に表示される画素デー
タが作成され、作成された画素データはフレームメモリ
２に記憶される。フレームメモリ２に記憶された画素デ
ータは、モニタ４のラスタ走査にしたがってアドレス発
生回路５によって読み出されパレットメモリ３によりモ
ニタ４の表示に適したカラーデータに変換されモニタ４
に表示される。パレットメモリ３は、入力されるデータ
に対応する、レッド（以下Ｒと略す），グリーン（以下
Ｇと略す），ブルー（以下Ｂと略す）のカラーデータを
出力する。

【０００４】また、表示装置用の集積回路としては、例
えば米国Brooktree 社より多数のＬＳＩが製品化されて
いる。その一例を図１７に示す。同期回路３０７は、CR
Tモニタ４への同期信号３１１を出力し、同時にフレー
ムメモリ２からの画素データ３０１をラッチ回路３０２
により同期信号３１１に同期させ、ラッチ回路302の出
力は、パレットメモリ３０３によりＲ，Ｇ，Ｂ３色の色
の情報に変換され、ＤＡ変換回路３０４，３０５，３０
６によりＲＧＢそれぞれのアナログ信号Ｒ信号３０８，
Ｇ信号３０９，Ｂ信号３１０に変換され、モニタ４に出
力される。

【０００５】また、例えば特開平2−125588 号公報で
は、複数のフレームメモリを持ち、フレームメモリを切
り換えることによりモニタに複数のウィンドウを表示さ
せる。この例では、フレームメモリを複数持つが、表示
できる色の数を制御する技術については考慮されていな
い。また、通信手段を持ち多地点間で受信された画像を
それぞれ記憶する目的に利用されており、通信機能を持
たない単独のパソコンまたはワークステーションで利用
することが考慮されていない。

【０００６】また、例えば、特開平2−257332 号公報で
は、複数の画像情報入力手段を持ち複数の表示領域に表
示させる表示装置が開示されているが、それぞれの表示
領域に表示できる色の数を制御する技術については考慮
されていない。

【０００７】

【発明が解決しようとする課題】従来の表示装置では、
表示できる色の数が増えたり表示する画面の大きさが大
きくなると表示させるための画像データ全体が非常に多
くなる。このためメモリの数が増え、装置のコストが高
くなる。

【０００８】本発明の目的は、フレームメモリの内容を
書き替えることなく、表示するウィンドウ位置を変更し
たりウィンドウの大きさを自由に変更できる表示装置に
おいて、ウィンドウごとに表示できる色の数を変えるこ
とができる表示装置を提供することにある。

【０００９】本発明の別の目的は、表示する画像データ
に識別のためのフラグを付加し、自動的に目的のフレー
ムメモリに記憶することができる表示装置を提供するこ
とにある。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の表示装置は、例えば図１に示すように、フ
レームメモリを複数使用し、画像出力への経路にフレー
ムメモリの出力を選択する選択手段を備える。

【００１１】ここでフレームメモリに記憶する画像デー
タは、図２に示すように一つはベース領域１０２の画像
データを記憶し、他のフレームメモリはモニタ画面のウ
ィンドウ領域１０３の画像データを記憶する。

【００１２】あるいは、表示領域ごとに表示できる色の
数が異なるようにするには、複数のウィンドウ領域に対
応して表示できる色の数を記憶可能な専用のフレームメ
モリを複数備える。あるいは、図１２に示すように一つ
のフレームメモリに異なるそれぞれの領域の１画素の画
像データを複数のアドレスに記憶させ、図１１に示すよ
うに複数のアドレスに記憶された画像データを、一時記
憶手段に出力させ、１画素分の画像データが揃ってから
モニタに出力する。

【００１３】

【作用】本発明でモニタ全体を表示する画像データを記
憶するフレームメモリの他に、モニタの一部のウィンド
ウ領域の画像データを記憶する複数のフレームメモリを
持ち、読みだすフレームメモリを制御することにより、
フレームメモリの内容を書き替えることなくウィンドウ
の表示位置を制御することが可能になる。

【００１４】また、モニタ全体を表示する画像データを
記憶するフレームメモリに対して、モニタの一部のウィ
ンドウ領域の画像データを記憶する他のフレームメモリ
に限定して表示できる色の数を多くすることにより、全
体として少ないメモリ量できれいなカラー画像を表示す
ることが可能になる。

【００１５】また、モニタ全体を表示する画像データを
記憶するフレームメモリの他に、モニタの一部のウィン
ドウ領域の画像データを記憶する複数のフレームメモリ
を持ち、モニタの一部のウィンドウ領域の画像データを
記憶する複数のフレームメモリの出力に画像の拡大また
は縮小をする手段を付加すれば、メモリの内容を書き替
えずにコマンドだけでウィンドウの拡大または縮小が可
能になる。

【００１６】また、モニタ全体を表示する画像データ
と、表示できる色の数が異なるモニタの一部のウィンド
ウ領域の画像データを記憶するフレームメモリを一つに
し、異なるデータ形式の画像データを一つのフレームメ
モリに記憶できるようにすることにより、フレームメモ
リの増設量が自由になり、またウィンドウ領域を任意の
数に増設可能になる。

【００１７】

【実施例】

〈実施例１〉図１は、本発明の第１の実施例を示すブロ
ック図であり、図２は、本発明の実施例における表示例
であり、図３は、本発明の第１の実施例の動作を示すフ
ローチャートである。第１の実施例では二つのフレーム
メモリを使用した場合の実施例を示す。

【００１８】図２において、１０１は、複数の画素デー
タより構成された画像を表示するモニタ４の表示画面例
であり、ラスタ走査１０４にしたがって画素データが出
力される。１０２は、モニタ４全面に表示されるベース
領域であり、１０３は、ベース領域１０２より小さい領
域で画素データを表示するウィンドウ領域である。

【００１９】図１において、１は、モニタ４に出力する
画素データを作成するＣＰＵであり、１１はベース領域
１０２を表示する画素データを１フレーム分記憶する第
１のフレームメモリ、１２は、ウィンドウ領域１０３を
表示する画素データを１フレーム分記憶する第２のフレ
ームメモリである。

【００２０】１４は、ラスタ走査にしたがい、第１のフ
レームメモリ１１に記憶された画素データを読み出すア
ドレスを出力する第１のアドレス発生回路、１５は、ラ
スタ走査にしたがい、第２のフレームメモリ１２に記憶
された画素データを読み出すアドレスを出力する第１の
アドレス発生回路である。

【００２１】１３は、モニタ４のラスタ走査にしたがっ
てベース領域１０２，ウィンドウ領域１０３に応じてフ
レームメモリ１１およびフレームメモリ１２の出力を切
り換える選択回路である。３は、選択回路１３から出力
される画素データ対応するＲ，Ｇ，Ｂ各色データを出力
するパレットメモリである。

【００２２】次に各部の動作を図３のフローチャートを
用いて説明する。ＣＰＵ１によりフレームメモリ１１に
ベース領域１０２の画素データが、フレームメモリ１２
にウィンドウ領域１０３の画素データがそれぞれ随時書
き込まれる。フレームメモリ１１は、モニタ４のラスタ
走査（２１２）にしたがってアドレス発生回路１４から
出力されるアドレスに対応する画素データを出力する
（２１４）。この時、ラスタ走査中ウィンドウ領域１０
３にかかった場合（２１３）、フレームメモリ１２は、
アドレス発生回路１５が出力するアドレスの示す画素デ
ータを出力する（２１５）。

【００２３】選択回路１３は、ラスタ走査１０４がベー
ス領域１０２の時、フレームメモリ１２に記憶された画
素データを選択出力し、ラスタ走査１０４がウィンドウ
領域１０３の時、フレームメモリ１２に記憶された画素
データを選択出力し、選択回路１３の出力はパレットメ
モリ３を介してＲ，Ｇ，Ｂ各色に変換され（２１６）モ
ニタ４に表示される（２１７）。なお、フレームメモリ
１１、およびフレームメモリ１２に記憶される画素デー
タのワードサイズは同じである。また本実施例ではウィ
ンドウ領域１０３を一つとしたが、もちろん複数のウィ
ンドウ領域を持つことが可能である。またウィンドウ領
域一つに対して一つのフレームメモリを追加することも
可能である。

【００２４】〈実施例２〉図４は、本発明の第２の実施
例を示すブロック図であり、図５は、本発明の第２の実
施例の動作を示すフローチャートである。なお、本実施
例では、二つのフレームメモリを使用した場合の実施例
を示す。また、本実施例では、図２のウィンドウ領域１
０３は、ベース領域１０２に対して同時に多くの色を表
示できる。例えば、ベース領域１０２の画素データを８
ビット，ウィンドウ領域１０３の画素データを２４ビッ
トとする。もちろん画素データのビット数は任意の値を
使用できる。

【００２５】図４において、１１はベース領域１０２の
画素データを記憶するフレームメモリ、２１は、ウィン
ドウ領域１０３の画素データを記憶するフレームメモリ
であり、フレームメモリ１１には、８ビットの画素デー
タが、フレームメモリ２１には、２４ビットの画素デー
タが記憶される。２３は、フレームメモリ１１の出力の
画素データに対応するＲ，Ｇ，Ｂ各色データを出力する
パレットメモリ、２４は、フレームメモリ２１の出力の
画素データに対応するＲ，Ｇ，Ｂ各色データを出力する
パレットメモリである。

【００２６】２２は、モニタ４のラスタ走査によるベー
ス領域１０２，ウィンドウ領域103に応じてパレットメ
モリ２３とパレットメモリ２４の出力を選択する選択回
路である。また、１４は、ラスタ走査にしたがい、フレ
ームメモリ１１に記憶された画素データを読み出すアド
レスを出力するアドレス発生回路、１５は、ラスタ走査
１０４にしたがい、フレームメモリ２１に記憶された画
素データを読み出すアドレスを出力するアドレス発生回
路である。

【００２７】次に各部の動作を図５のフローチャートを
用いて説明する。ＣＰＵ１によりフレームメモリ１１に
ベース領域１０２の８ビットの画素データが、フレーム
メモリ２１にウィンドウ領域１０３の２４ビットの画素
データがそれぞれ随時書き込まれる。

【００２８】フレームメモリ１１は、モニタ４のラスタ
走査（２２２）にしたがってアドレス発生回路１４から
出力されるアドレスに対応する画素データを出力（２２
４）し、パレットメモリ２３によって対応するＲ，Ｇ，
Ｂ各色データに変換(２２５)される。この時、ラスタ走
査中ウィンドウ領域にかかった場合（２２３）、フレー
ムメモリ２１は、アドレス発生回路１５が出力するアド
レスの示す画素データを出力（２２６）し、パレットメ
モリ２４によって対応するＲ，Ｇ，Ｂ各色データに変換
（２２９）される。選択回路２２は、モニタ４のラスタ
走査１０４にしたがってパレットメモリ２３の出力とパ
レットメモリ２４の出力を切り換え、モニタ４に表示す
る（２２７）。なお、本実施例ではウィンドウ領域１０
３を一つとしたがもちろん複数のウィンドウ領域を持つ
ことが可能である。またウィンドウ領域一つに対して一
つのフレームメモリを追加することも可能である。

【００２９】〈実施例３〉図６は、本発明の第３の実施
例を示すブロック図であり、図７は、本発明の第３の実
施例の動作を示すフローチャートである。図６におい
て、３１は、ＣＰＵ１の指示にしたがって、フレームメ
モリ２１の出力データを間引く、または補間することに
より、ウィンドウ領域１０３の大きさを縮小または拡大
する変換回路である。３２は、変換回路３１に対しＣＰ
Ｕ１から変換する大きさを指定するサイズ制御信号であ
る。

【００３０】次に各部の動作を図７のフローチャートを
用いて説明する。ＣＰＵ１によりフレームメモリ１１に
ベース領域１０２の画素データが、フレームメモリ２１
にウィンドウ領域１０３の画素データがそれぞれ随時書
き込まれる。

【００３１】フレームメモリ１１は、モニタ４のラスタ
走査（２３２）にしたがってアドレス発生回路１４から
出力されるアドレスに対応する画素データを出力（２３
４）し、パレットメモリ２３によって対応するＲ，Ｇ，
Ｂ各色データに変換し出力（２３５）される。この時、
ラスタ走査中ウィンドウ領域１０３にかかった場合（２
３３）、フレームメモリ２１は、アドレス発生回路１５
が出力するアドレスの示す画素データを出力（２３６）
し、変換回路３１は、ＣＰＵ１からのサイズ制御信号３
２にしたがって画素データを間引く、または補間して出
力（２３７）し、さらにパレットメモリ２４によって対
応するＲ，Ｇ，Ｂ各色データに変換し出力（２３１）す
る。選択回路２２は、モニタ４のラスタ走査１０４にし
たがってパレットメモリ２３の出力とパレットメモリ２
４の出力を切り換えモニタ４に表示（２３８）する。な
お、本実施例ではウィンドウ領域１０３を一つとした
が、もちろん複数のウィンドウ領域を持つことが可能で
ある。またウィンドウ領域一つに対して一つのフレーム
メモリを追加することも可能である。

【００３２】〈実施例４〉図８は、本発明の第４の実施
例を示すブロック図であり、図１０は、本発明の第４の
実施例の動作を示すフローチャートであり、図９は、本
発明の第４の実施例での画素データの説明図である。図
８および図９において、４４は、ＣＰＵ１より出力され
る画像データであり、４１は、画像データ４４をモード
指定１１１と画素データ１１２に分離する分離回路であ
る。４３は、分離回路４１により分割された画素データ
１１２をデータ識別回路４２の指示にしたがってフレー
ムメモリ１１またはフレームメモリ２１に出力する選択
回路である。４２は、分離回路４１により分割されたモ
ード指定１１１のデータに対応して、選択回路４３の入
力を切り換える識別回路である。

【００３３】本実施例では、画像データ４４として２種
類の画像データを利用する場合を示す。図８において、
画像データ４４の基本構成は同図ａのように、モード指
定１１１と画素データ１１２より構成される。同図ｂの
データ１１３は、８ビットモードの画像データ例であ
り、モード指定領域１１１には、画素データ１１５が８
ビットであることを示す８ビットモード１１４と画素デ
ータ１１５より構成される。同図ｃのデータ１１６は、
２４ビットモードの画像データ例であり、モード指定１
１１には、画素データ１１８が２４ビットであることを
示す２４ビットモード１１７と２４ビットの画素データ
１１８より構成される。

【００３４】次に各部の動作を図１０のフローチャート
を用いて説明する。本実施例において、モニタ４に表示
する動作については第２の実施例と同じである。以下、
ベース領域１０２及びウィンドウ領域１０３に表示され
る画素データをフレームメモリ１１およびフレームメモ
リ１２に書き込む処理について説明する。

【００３５】ＣＰＵ１は、モニタ４に表示させる画像デ
ータ４４を分離回路４１に送り、分離回路４１は、画像
データ４４をモード指定１１１と画素データ１１２に分
離（２４１）する。分離されたモード指定１１１は、識
別回路４２に入力されモード指定１１１が８ビットモー
ド１１４の場合（２４２）は、選択回路４３により分離
回路４１で分割された画素データ１１５をフレームメモ
リ１１のＣＰＵ１が指定するアドレスに記憶する(２４
３)。また、識別回路４２に入力されモード番号１１１
が２４ビットモード１１７の場合(２４２)は、選択回路
４３により分離回路４１で分割された２４ビットデータ
１１８をフレームメモリ２１のＣＰＵ１が指定するアド
レスに記憶する（２４４）。以上の処理は、モニタ４へ
の表示とは独立に随時行われる。

【００３６】〈実施例５〉図１１は、本発明の第５の実
施例を示すブロック図であり、図１２は、第５の実施例
におけるフレームメモリの説明図、図１３は、第５の実
施例を示すフローチャートである。本実施例では、ベー
ス領域１０２の画素データを１バイト，ウィンドウ領域
１０３の画素データを３バイトとし、フレームメモリの
１ワードが１バイトであるとする。

【００３７】図１１において、５１は、モニタ４に表示
する画素データを記憶するフレームメモリであり、５５
は、モニタ４のラスタ走査にしたがってフレームメモリ
５１から読み出すアドレスを出力するアドレス発生回
路、５２は、フレームメモリ５１から出力される画素デ
ータを一時記憶するレジスタ、５３は、フレームメモリ
５１から出力される画素データを一時記憶するレジス
タ、５４は、フレームメモリ５１から出力される画素デ
ータを一時記憶するレジスタである。５６は、レジスタ
５２，レジスタ５３、およびレジスタ５４の出力を対応
するＲ，Ｇ，Ｂ各色のデータに変換するパレットメモリ
である。

【００３８】図１２において、５８は、ベース領域１０
２の１ワードの画素データであり、フレームメモリ５１
内で一つの画素データに対して一つのアドレスに記憶さ
れる。５９は、ウィンドウ領域１０３の３ワードの画素
データであり、フレームメモリ５１内で一つの画素デー
タに対して三つのアドレスにわたり記憶される。

【００３９】次に各部の動作を図１３のフローチャート
を用いて説明する。ＣＰＵ１によりフレームメモリ５１
にベース領域１０２の画素データが１ワード単位で、ま
たウィンドウ領域１０３の画素データが３ワード単位で
それぞれ随時書き込まれる。

【００４０】フレームメモリ５１は、モニタ４のラスタ
走査（２５２）にしたがって、ベース領域であれば（２
５３）、フレームメモリ５１は、アドレス発生回路５５
から出力されるアドレスに対応する画素データを出力
（２５４）し、パレットメモリ２３によって対応する
Ｒ，Ｇ，Ｂ各色データに変換(２５５)し出力する。ま
た、ラスタ走査中ウィンドウ領域にかかった場合（２５
３）、アドレス発生回路５５は、１画素に対して三つカ
ウンタを進め、最初のフレームメモリ５１の出力をレジ
スタ５２に記憶（２５６）し、次の出力をレジスタ５３
に記憶（２５７）し、さらに次の出力をレジスタ５４に
記憶（２５８）する。次に、レジスタ５２，レジスタ５
３、およびレジスタ５４それぞれにデータが揃ってか
ら、それぞれの出力は、パレットメモリ５６により対応
するＲ，Ｇ，Ｂ各色データに変換(２５１)され、選択回
路３２を介してモニタ６に表示（２５９）される。な
お、本実施例ではウィンドウ領域１０３を一つとしたが
もちろん複数のウィンドウ領域を持つことが可能であ
る。またウィンドウ領域一つに対して一つのフレームメ
モリを追加することも可能である。なお画素データは、
任意の語長にできる。

【００４１】〈実施例６〉次に第６の実施例を図面を用
いて詳細に説明する。図１４は、本発明の第６の実施例
を示すブロック図であり、図１５は、本発明の第６の実
施例を示すフローチャートである。本実施例は、第１か
ら第４におけるアドレス発生回路の詳細の一例を示すも
のであり、本実施例では第１の実施例に用いることを前
提に説明を行う。

【００４２】図１４において、６１はモニタのラスタ走
査１０４に同期した画素単位のクロック信号であり、６
２は、ベース領域１０２の画素データを記憶したフレー
ムメモリ１１のＸ方向アドレスをクロック６１に同期し
てカウントするカウンタ、６３は、ベース領域１０２の
画素データを記憶したフレームメモリ１１のＹ方向のア
ドレスをクロック６１に同期してカウントするカウンタ
である。

【００４３】６７は、ウィンドウ領域１０３の画素デー
タを記憶したフレームメモリ１２のＸ方向のアドレスを
クロック６１に同期してカウントするカウンタ、７０
は、ウィンドウ領域１０３の画素データを記憶したフレ
ームメモリ１２のＹ方向のアドレスをクロック６１に同
期してカウントするカウンタである。なお、カウンタ６
２，６３，６７，７０は、フレームの開始時においてリ
セットされる。

【００４４】６４は、ウィンドウ領域１０３のＸ座標原
点のＸ原点アドレス、６５は、ウィンドウ領域１０３の
Ｙ座標原点のＹ原点アドレスであり、６６は、カウンタ
６２の出力と、Ｘ原点アドレス６４を比較する比較回
路、６９は、カウンタ６３の出力と、Ｙ原点アドレス６
５を比較する比較回路である。７４は、論理積回路、７
８は、論理積回路である。６８は、セットリセット型の
フリップフロップ、７１は、セットリセット型のフリッ
プフロップであり、入力のエッジの立上りで動作する。
７２は、フレームメモリ１１のＸアドレス、７３は、フ
レームメモリ１１のＹアドレス出力、７６は、フレーム
メモリ１２のＸアドレス、７７は、フレームメモリ１２
のＹアドレス、７５は、選択回路１３に対してフレーム
メモリ１１の出力とフレームメモリ１２の出力を選択す
るメモリセレクト信号である。７９は、カウンタ６２が
オーバーフローした時に出力されるオーバーフロー信
号、８０は、カウンタ６７がオーバーフローした時に出
力されるオーバーフロー信号である。

【００４５】次に各部の動作を図１５のフローチャート
を用いて説明する。カウンタ６２は、ラスタ走査１０４
に同期したクロック６１によりカウントされフレームメ
モリ１１のＸアドレス７２を出力（２７１）し、カウン
タ６２がオーバーフローした時（２７２）、カウンタ６
３は、オーバーフロー信号７９をクロック入力とし、フ
レームメモリ１１のＹアドレス７３を出力する(２７
３)。

【００４６】フリップフロップ７１は、Ｙアドレス７３
とＹ原点アドレス６５とを比較回路６９により比較し、
同じならばセットされる。またフリップフロップ６８
は、Ｘアドレス７２とＸ原点アドレス６４とを比較回路
６６により比較し、同じかつフリップフロップ７１がセ
ットされている時にセットされる。カウンタ６７は、フ
リップフロップ６８がセットの時（２７４）ラスタ走査
１０４に同期したクロック６１によりカウントされフレ
ームメモリ１２のＸアドレス７６を出力(２７５)し、カ
ウンタ６７がオーバーフローの時（２７６）、フリップ
フロップ６８をリセットする。カウンタ７０は、フリッ
プフロップ７１がセットの時（２７８）、オーバーフロ
ー信号８０をクロックとしＹアドレス７７を出力（２７
９）し、オーバーフローした時、フリップフロップ７１
をリセットする。

【００４７】〈実施例７〉図１６は、本発明の第７の実
施例を示すブロック図である。３２０は、第２のフレー
ムメモリ７から出力される画素データ、３２３は、同期
回路３０７に同期して画素データ３２０を一時記憶する
ラッチ回路、３２１は、ラッチ回路３２３の出力を対応
するＲ，Ｇ，Ｂ各色のデータに変換するパレットメモ
リ、３２４は、パレットメモリ３０３およびパレットメ
モリ３２１の出力を切り換える選択回路である。

【００４８】フレームメモリ２より出力された画素デー
タ３０１はラッチ回路３０２でビデオ信号３１１と同期
され、パレットメモリ３０３を経由してＲ，Ｇ，Ｂ３色
のカラーデータに変換される。フレームメモリ７より出
力された画素データ３２０は、ラッチ回路３２３により
ビデオ信号３１１と同期されパレットメモリ３２１を経
由してＲ，Ｇ，Ｂ３色のカラーデータに変換される。パ
レットメモリ３０３とパレットメモリ３２１の出力は選
択回路３２４により選択され、その出力はＤＡ変換回路
３０４，３０５，３０６によりそれぞれＲ信号３０８，
Ｇ信号３０９，Ｂ信号３１０のアナログ信号に変換され
モニタ４に表示される。

【００４９】

【発明の効果】本発明により、表示データの種類に応じ
て記憶するメモリを選択することにより表示装置全体の
メモリ量を削減することができる。また、メモリ量を削
減することにより表示装置の低価格化が達成できる。さ
らに、フレームメモリの内容を書き替えせずに画像を表
示する位置を変更することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図。

【図２】実施例での表示画面の表示例の説明図。

【図３】第１の実施例の動作を示すフローチャート。

【図４】本発明の第２の実施例を示すブロック図。

【図５】第２の実施例の動作を示すフローチャート。

【図６】本発明の第３の実施例を示すブロック図。

【図７】第３の実施例の動作を示すフローチャート。

【図８】本発明の第４の実施例を示すブロック図。

【図９】第４の実施例における画素データの説明図。

【図１０】第４の実施例の動作を示すフローチャート。

【図１１】本発明の第５の実施例を示すブロック図。

【図１２】第５の実施例におけるフレームメモリの説明
図。

【図１３】第５の実施例の動作を示すフローチャート。

【図１４】本発明の第６の実施例を示すブロック図。

【図１５】第６の実施例の動作を示すフローチャート。

【図１６】本発明の第７の実施例を示すブロック図。

【図１７】従来の表示用集積回路のブロック図。

【図１８】従来の表示装置のブロック図。

【符号の説明】

１…ＣＰＵ、３…パレットメモリ、４…モニタ、６…表
示装置、１１…フレームメモリ、１２…フレームメモ
リ、１３…選択回路、１４…アドレス発生回路、１５…
アドレス発生回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】複数の画素により構成された画像の画素単
   位での色情報を記憶するフレームメモリと、上記画像の
   画素単位での色情報を出力する上記フレームメモリの出
   力を表示するモニタより構成される表示装置において、
   複数のフレームメモリを備え、第１のフレームメモリ
   は、上記画像の画素単位の第１の色情報を記憶し、上記
   第１のフレームメモリ以外のフレームメモリは、上記画
   像より小さい領域の画像の第２の色情報を記憶し、上記
   第１のフレームメモリの出力と上記その他フレームメモ
   リの出力を選択手段により切り換え、上記モニタ上に上
   記第１のフレームメモリに記憶された上記第１の色情報
   と上記その他フレームメモリに記憶された上記第２の色
   情報を合成して出力することを特徴とする表示装置。
2. 【請求項２】請求項１において、上記第１のフレームメ
   モリは、表示される画像の全ての領域に関する上記第１
   の色情報を記憶し、上記その他フレームメモリは、上記
   第１のフレームメモリに記憶される表示可能な色数より
   多い色数の上記第２の色情報を記憶し、上記第１のフレ
   ームメモリの出力と上記その他フレームメモリの出力を
   選択手段により切り換え、上記モニタ上に上記第１のフ
   レームメモリに記憶された上記第１の色情報と上記その
   他フレームメモリに記憶された上記第２の色情報とを合
   成して出力する表示装置。
3. 【請求項３】請求項１において、上記第１のフレームメ
   モリは、表示される画像の全ての領域に関する第１の色
   情報を記憶し、上記その他フレームメモリは、上記全領
   域の画像より小さい領域の区画画像の色情報を記憶し、
   上記第１のフレームメモリの出力と上記その他フレーム
   メモリの出力を選択する選択手段と上記その他フレーム
   メモリの出力の経路の間に画像を拡大または縮小を行う
   拡大縮小手段を備え、上記フレームメモリの出力と上記
   拡大縮小手段の出力を上記選択回路により切り換え、上
   記モニタ上に上記第１のフレームメモリに記憶された上
   記第１の色情報と上記その他フレームメモリに記憶され
   た上記第２の色情報を拡大又は縮小した画像とを合成し
   て出力する表示装置。
4. 【請求項４】請求項２において、上記モニタ全体の第１
   の色情報を記憶した第１のフレームメモリの横方向のア
   ドレスをカウントする第１のカウンタと、上記第１のフ
   レームメモリの縦方向のアドレスをカウントする第２の
   カウンタと、上記モニタの一部領域の色情報を記憶する
   第２のフレームメモリの横方向のアドレスをカウントす
   る第３のカウンタと、上記第２のフレームメモリの縦方
   向のアドレスをカウントする第４のカウンタを具備する
   アドレス変換回路を備える表示装置。
5. 【請求項５】複数の画素により構成された画像の画素単
   位での色情報を記憶するフレームメモリと、走査線にし
   たがって対応する上記フレームメモリに記憶された上記
   色情報の出力をアドレスとし、対応するレッド，グリー
   ン、及びブルーの輝度情報を出力するパレットメモリ
   と、上記パレットメモリの出力を表示するモニタより構
   成される表示装置において、上記フレームメモリには、
   モニタに出力される画像の特定の領域の一つの画素の色
   情報について複数のアドレスに記憶され、上記特定の領
   域の色情報を出力する場合は上記複数のアドレスに記憶
   されたデータを上記複数のレジスタに記憶し全ての色情
   報がレジスタに記憶された時にモニタに出力されること
   を特徴とする表示装置。
6. 【請求項６】請求項１，２，３，４または５において、 一つないし複数のフレームメモリの入力に画像データの
   種類を検出する検出手段を備え、画像データの種類を検
   出することにより、画像データを対応するフレームメモ
   リに記憶する表示方式および表示装置。
7. 【請求項７】請求項１，２，３または４において、 複数のフレームメモリからの複数の画像データを入力す
   る手段と上記複数の画像データを選択して出力する選択
   手段を内蔵する表示用集積回路。