JP2001128089A - マルチスクリーン用画面合成装置 - Google Patents
マルチスクリーン用画面合成装置Info
- Publication number
- JP2001128089A JP2001128089A JP30717299A JP30717299A JP2001128089A JP 2001128089 A JP2001128089 A JP 2001128089A JP 30717299 A JP30717299 A JP 30717299A JP 30717299 A JP30717299 A JP 30717299A JP 2001128089 A JP2001128089 A JP 2001128089A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- video signal
- resolution
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
る親画面の入力映像信号の解像度が異なっても、これに
画面合成する子画面を好適に表示可能とする。 【解決手段】 マルチスクリーン画面17のスクリーン
S1〜S4毎に画面合成制御回路部1が設けられ、入力端
子2aからの親画面の映像信号A1がメモリ5などから
なる解像度変換回路3で解像度変換され、全ての画面合
成制御回路部1で親画面の映像信号の解像度が等しくさ
れる。入力端子2aからの子画面の映像信号B1は、メ
モリ11などを用いて、スケーリングされ、かつ子画面
位置制御装置16からの制御信号D1により、親画面で
の嵌込み位置に応じたタイミングの信号となる。処理さ
れた親画面の映像信号A4と子画面の映像信号B4とは、
画面合成回路14で、制御信号D1から切替制御信号発
生回路15で生成される切替制御信号D2により、切替
合成され、例えば、スクリーンS1の表示信号が得られ
る。
Description
(ディスプレイによる表示画面)で1つの大画面(以
下、マルチスクリーン画面という)を構成するマルチス
クリーン表示装置での子画面の合成表示に係り、特に、
ディスプレイ毎に解像度が異なる映像信号の画像を表示
可能としたかかるマルチスクリーン表示装置において、
該マルチスクリーン画面での子画面の合成(即ち、画面
合成)表示を可能とした画面合成処理装置に関する。
ニタのようなディスプレイ単体(スクリーン単体)で構
成される表示装置において、その表示画面で子画面を合
成表示するための画面合成装置としては、例えば、図1
1に示すような構成のものが知られている。
された親画面の映像信号は、同期分離回路102に供給
されて同期信号が分離されるとともに、信号処理回路1
01に供給されて輝度/色調整や出力レベル調整がなさ
れて合成回路107に供給される。
画面の映像信号は、ADコンバータ103でデジタル映
像信号に変換された後、メモリ制御回路105の制御の
もとにメモリ104に一旦書き込まれ、同期分離回路1
02で分離された親画面の映像信号の同期信号のタイミ
ングで読み出される。この場合、この子画面のデジタル
映像信号は、これによる子画面が縮小されるようにし
て、あるいは、その子画面の一部だけがメモリ104か
ら読み出される。メモリ104から読み出された子画面
のデジタル映像信号は親画面の映像信号と同期してお
り、DAコンバータ106でアナログ映像信号に変換さ
れた後、合成回路107に供給される。
どからなり、通常は信号処理回路101からの親画面の
映像信号を通してモニタ108に供給するが、親画面で
の子画面の嵌め込み位置に相当する期間では、DAコン
バータ106からの子画面の映像信号を選択してモニタ
108に供給する。このようにして、親画面に子画面が
合成されてモニタ108の表示画面で表示されることに
なる。
スプレイ)を組み合わせて1つの大画面、即ち、マルチ
スクリーンを構成し、これによって大画面の表示ができ
るようにしたマルチスクリーン表示装置が知られたお
り、スクリーン毎に異なる映像信号の画面も同時に表示
することができるようにしている。しかし、かかるマル
チスクリーン表示装置では、スクリーン間の継ぎ目が太
く、目立ち易いという問題があって、一時かかるマルチ
スクリーン表示装置での画面合成表示のニーズが少なか
った。
クリーン間の継ぎ目はほとんど目立たなくなる程細くで
きるようになり、このため、マルチスクリーン画面での
好きな場所で画面合成表示を行ないたいという要求が出
てきた。そこで、マルチスクリーン表示装置の従来の画
面合成としては、上記の図11で説明したようなテレビ
ジョン装置などで行われている方法の画面合成やコンピ
ュータなどで親画面と子画面との画面合成を行なった後
に、得られた合成映像信号を拡大処理装置で拡大処理
し、しかる後、この拡大処理された映像信号を各スクリ
ーンに分配してマルチスクリーン表示を行なう方法が取
られていた。
に、マウスカーソルや手書き入力など画面合成を利用す
ることが多い会議・講演会システム等のシステムに応用
でき、マルチスクリーン表示装置で多彩なプレゼンテー
ションを提供するものである。
に、画面合成後に拡大処理してマルチスクリーン画面に
表示する場合、画面合成を行なうには、マルチスクリー
ン画面全体に1つの親画面を拡大表示する形態に限られ
ること、言い換えれば、画面合成としてかかる方法をと
ると、マルチスクリーン表示の特長であるマルチスクリ
ーン画面を構成するスクリーン毎に異なる映像信号の画
面表示を行なう場合には、画面合成はできないという問
題があった。さらに、嵌め込まれる子画面の画像の解像
度が親画面の解像度よりも低い場合が多いが、このよう
な場合、拡大処理によりはめ込まれた子画面の画素の荒
さが目立つなどの問題もあった。
て、マルチスクリーン画面を構成するスクリーン毎に画
像処理装置を設け、親画面が1つの場合には、この親画
面の映像信号をスクリーン毎に分配して夫々の画像処理
装置に供給し、あるいはまた、親画面としてスクリーン
毎に異なる映像信号の画像を表示する場合には、夫々の
映像信号を該当する画像処理装置に供給し、親画面への
子画面の合成はこれらスクリーン毎の画像処理装置で行
なう方法が考えられる。
の親画面を拡大表示する場合には、この親画面の映像信
号をスクリーン毎に分けて拡大処理し、夫々の画像処理
装置において、拡大処理された親画面の映像信号に子画
面の映像信号を嵌め込むものである。また、スクリーン
毎に異なる映像信号の画像を親画面として表示する場合
でも、画面合成をスクリーン毎に画像処理装置で行なう
ことにより、各スクリーンの画像処理装置に任意の映像
信号を入力することができる。しかも、子画面の解像度
はスクリーンの面数分だけの解像度のものが使用が可能
となり、子画面の解像度が低いことによる表示画面の画
素の粗さも抑えることができる。
おいて、スクリーン毎に異なる映像信号の画像も親画面
として表示可能にする場合、夫々のスクリーンに対する
親画面の映像信号の解像度が互いに異なるようにした場
合も、マルチスクリーン表示を可能としている。このよ
うに表示される親画面に子画面を合成表示すると、夫々
のスクリーンで親画面の解像度が異なるために、合成表
示される子画面に次のような問題が生ずる。なお、ここ
でいう解像度とは、画面の水平方向の解像度が1走査線
(ライン)での有効画素数であり、画面の垂直方向の解
像度が1画面での有効走査線数である。
リーンのマルチスクリーン画面を示すものであって、夫
々のスクリーンをS1,S2,S3,S4とし、これら4個
のスクリーンS1〜S4にまたがって子画面Pが合成され
ているものとする。また、これらスクリーンS1〜S4で
表示される親画面及び子画面Pの解像度は、水平解像度
×垂直解像度と表わして、 スクリーンS1:1024×768 スクリーンS2: 800×600 スクリーンS3:1280×1024 スクリーンS4: 640×480 子画面P: 320×240 とする。
画面Pの中心がマルチスクリーン画面の中心0に一致す
るように、子画面Pが親画面に嵌め込まれているものと
する。そして、スクリーンS1内の子画面Pの部分を部
分子画面P1といい、以下、スクリーンS2,S3,S4内
の子画面Pの部分を部分子画面P2,P3,P4という。
この場合には、夫々のスクリーンS1〜S4での水平,垂
直方向の有効画素数は、夫々その解像度の1/2である
から、160×120である。
平方向の寸法をdH、垂直方向の寸法をdVとすると、夫
々の部分子画面P1,P2,P3,P4の画素配列はこれに
対応するスクリーンS1,S2,S3,S4での親画面の画
素配列に揃っているから、部分子画面P1の水平,垂直
方向の寸法は、 水平方向の寸法=dH・160/1024=0.156dH 垂直方向の寸法=dV・120/768 =0.156dV となる。他の子画面,P3,P4についてみると、 P2:水平方向の寸法=0.2dH 垂直方向の寸法=0.2dV P3:水平方向の寸法=0.125dH 垂直方向の寸法=0.117dV P4:水平方向の寸法=0.25dH 垂直方向の寸法=0.25dV となり、スクリーンS1〜S4毎に部分子画面P1〜P4の
大きさが異なることになる。従って、矩形状に子画面P
がスクリーン毎に異なる解像度で親画面が表示されるマ
ルチスクリーン画面に合成表示されるとき、この子画面
Pが複数のスクリーンにまたがって表示されると、夫々
のスクリーン毎に表示される子画面の画像の大きさが異
なることになる。
チスクリーン画面にポインタの画像pを合成表示し、こ
のポインタpを異なるスクリーンにわたって、例えば、
スクリーンS1からスクリーンS2またはS3を通ってス
クリーンS4に一定の速度で移動させようとしても、夫
々のスクリーンS1〜S4で1画素当たりの画面上での間
隔が異なるから、夫々のスクリーンS1〜S4でポインタ
pの移動速度が異なることになる。
12において、子画面Pの画像の解像度をスクリーンS
1,S2,S3,S4での親画面の映像信号の解像度に合わ
せて調整することにより、これらスクリーンS1,S2,
S3,S4での部分子画面P1,P2,P3,P4の大きさを
互いに一致させるようにすることが考えられるが、この
ようにすると、図12で示したように子画面Pがスクリ
ーンS1,S2,S3,S4にまたがって表示されるような
状態となった場合、図14に示すように、これらスクリ
ーンS1,S2,S3,S4 での部分子画面P1,P2,
P3,P4毎に解像度が異なることになるから(部分子画
面P1,P2,P3,P4の部分のハッチングの違いはこれ
ら部分子画面の解像度の違いを表わしている)、子画面
Pの画質が著しく劣化してしまう。
示させる場合、子画面Pの表示位置を移動させるものと
すると、移動量の制御も、図15に示すように、スクリ
ーンS1〜S4 毎に異なってしまう。即ち、図15にお
いて、スクリーンS1で、例えば、Nステップ移動させ
るものとすると、他のスクリーンS2〜S4 で同じこれ
と同じ距離移動させるためには、スクリーンS2 で(80
0/1024)×Nステップ、スクリーンS3で(1280/1024)×
Nステップ、スクリーンS4で(640/1024)×Nステップ
の移動量が必要となり、スクリーンS1〜S4毎に移動量
の制御を行なう必要がある。さらに、位置制御において
も、各スクリーンS1〜S4でのの移動量が画素単位でし
か設定できないため、解像度によって移動量が画素間隔
の整数量にならない場合がほとんどであり(例えば、ス
クリーンS2で(800/1024)×Nステップ移動させる場
合、Nが32の整数倍でないと、(800/1024)×Nステ
ップの移動量は画素間隔の整数倍とはならない)、図1
6に丸で囲んだように、スクリーン間S1〜S4で部分子
画面P1,P2,P3,P4の水平,垂直方向に位置ずれが
生じ、これらを完全に合わせることは困難であった。
たものであって、その目的は、マルチスクリーン画面上
でスクリーン毎に異なる映像信号を親画面として表示し
ているときに合成表示する子画面の画質劣化を防止し、
かつ容易に正常な状態でこの子画面を表示することがで
きるようにした画面合成処理装置を提供することにあ
る。
め、本発明は、例えば、マルチスクリーン画面を形成す
るスクリーン夫々に対して入力される親画面の入力映像
信号の解像度が少なくとも2種類以上であって、スクリ
ーンの夫々毎に異なる映像信号の親画面も表示可能であ
り、また、これとともに、子画面もマルチスクリーン画
面にかかる親画面と合成して表示可能であって、かかる
親画面の解像度を全てほぼ等しくするものである。かか
る構成によると、子画面の映像信号を親画面の映像信号
に同期させることにより、子画面は、マルチスクリーン
画面での表示位置にかかわらず、従って、マルチスクリ
ーン画面でのどのスクリーン上で表示されても、その表
示態様がほとんど同じであり、マルチスクリーン画面で
の表示位置に関係なくほぼ適正な表示が行なわれること
になる。
マルチスクリーン画面上の位置で指定できるように子画
面位置制御装置を用いる。この子画面位置制御装置は、
マルチスクリーン画面とこれを形成する複数のスクリー
ン毎に座標系を設定し、マルチスクリーン画面の座標系
上で指定された子画面の表示領域の位置情報は、各スク
リーンの座標系に座標変換されることにより、この子画
面の表示領域が夫々のスクリーン上の位置に割り付けら
れる。このスクリーン上に割り付けられた位置に応じて
親画面と子画面の対応するスクリーンに表示される部分
とを合成する画面合成回路を制御する。これにより、ユ
ーザとしては、スクリーン上の位置を考慮することな
く、マルチスクリーン画面上で子画面の表示位置を指定
することができ、子画面の表示位置の指定が容易とな
る。
ンの親画面の解像度が統一されているので、子画面がス
クリーン間にまたがる画面合成表示されても、あたかも
単体のスクリーン上で画面合成が行なわれたような違和
感のない画面合成表示が可能であるし、また、マルチス
クリーン表示にもかかわらず、子画面の位置を一意的に
割り当てることができ、スクリーン間を意識することな
く、外部からの子画面の位置制御が容易となる。
用いて説明する。図1は本発明によるマルチスクリーン
表示装置の画面合成処理装置の第1の実施形態を示すブ
ロック図であって、1a〜1dは画面合成制御回路部、
2aは親画面の映像信号の入力端子、2bは子画面の映
像信号の入力端子、3は解像度変換回路、4はADコン
バータ、5はメモリ、6はDAコンバータ、7は同期分
離回路、8は信号処理回路、9は出力同期信号発生回
路、10はADコンバータ、11はメモリ、12はメモ
リ制御回路、13はDAコンバータ、14は画面合成回
路、15は切替制御信号発生回路、16は子画面位置制
御装置、17はマルチスクリーン画面、S1〜S4はスク
リーンである。
クリーン画面17は縦,横2×2の4個のスクリーンS
1,S2,S3,S4から構成されるものとする。これらス
クリーンS1,S2,S3,S4毎に画面合成制御回路部1
a〜1dが設けられているが、ここでは、図示する画面
合成制御回路部1aがスクリーンS1に対するものであ
り、スクリーンS2〜S4に対する画面合成制御回路部1
b〜1dに対しては、その詳細を省略している。しか
し、これらスクリーンS1〜S4に対する画面合成制御回
路部1a〜1dは同一構成をなし、ほぼ同様の動作をな
すものであり、従って、スクリーン1aに対する画像合
成制御回路1aについて説明する。
度変換回路3からなる親画面処理部と、ADコンバータ
10やメモリ11,メモリ制御回路12,DAコンバー
タ13からなる子画面処理部と、画面合成回路14と切
替制御信号発生回路15とからなる親画面と子画面との
画面合成部とから構成されている。
入力端子2aからは、マルチスクリーン画面17のスク
リーンS1に対する親画面のアナログ映像信号A1が入力
され、解像度変換回路3に供給される。この解像度変換
回路3では、この供給されたアナログ映像信号A1が、
同期分離回路7に供給されて同期信号C1が分離される
とともに、ADコンバータ4に供給されてデジタル映像
信号A2に変換されてメモリ5に記憶される。このAD
コンバータ4でのA/D変換のためのサンプリングは、
同期分離回路7で分離された同期信号C1から生成され
たサンプリングクロックによって行なわれ、また、この
メモリ5の書込みは、同期分離回路7で分離された同期
信号C1とADコンバータ4で用いられるサンプリング
クロックに同期したクロックとを用いて行なわれる。こ
のメモリ5に記憶されたデジタル映像信号A2は信号処
理回路8に読み出され、同期分離回路7からの同期信号
C1に同期したクロックを用いて画素補間や拡大,縮小
及びフレーム周波数変換などの画像処理がなされる。
解像度を変換するものであり、この解像度変換はデジタ
ル映像信号A2の拡大(画素数の追加),縮小(画素数
の削減)によって行ない、この際、画素の補間処理など
を行なって画質を向上させるものである。例えば、水平
解像度を1024から1280に拡大する場合には、水平解像度
1024の画面に対し、4画素毎に1画素追加するものであ
り、これを線形補間や非線型補間などの補間処理を行な
うことにより(4画素期間に5画素を均等に配置する補
間)、画質を劣化させることなく水平解像度を拡大する
ことができる。また、例えば、水平解像度を1024から80
0に縮小する場合には、32画素毎に7画素排除して2
5画素とするものであり、この場合、補間処理を用いて
32画素期間に25画素を均等に配置するようにする。
変換は、以上のように解像度変換されたデジタル映像信
号A2を出力同期信号発生回路9からの同期信号C2に同
期したフレーム周波数でメモリ5から出力するようにす
るものである。なお、フレーム周波数変換しない場合に
は、同期分離回路7で分離された同期信号C1に同期し
たデジタル映像信号A3 がメモリ5から読み出される。
読み出された親画面のデジタル映像信号A3は、DAコ
ンバータ6でアナログ映像信号A4に変換された後、解
像度変換回路3からの出力信号として画面合成回路14
に供給される。
を構成するスクリーンS1に対する解像度変換回路3に
関するものであるが、他のスクリーンS2,S3,S4に
対する図示を省略した解像度変換回路3についても同様
である。
する画面合成制御回路部1a〜1dには、夫々互いに異
なる信号源からのアナログ映像信号が供給される場合が
あり、特に、会議や講演会などに用いられるマルチスク
リーン表示システムにおいては、信号源として異なる解
像度のビデオカメラやPC画像を用いることなどして、
これら信号源から供給される映像信号の解像度が異なる
場合がある。しかし、このようなシステムでは、構成が
固定されたシステムであることから、信号源とスクリー
ンS1,S2,S3,S4との関係が一対一の対応関係とな
っている。従って、夫々のスクリーンS1,S2,S3,
S4に対する入力親画面の映像信号の解像度が互いに異
なるとしても、同じスクリーンに対しては、同じ解像度
の親画面の映像信号が入力されることになる。
画面合成をする場合、入力端子2bから子画面のアナロ
グ映像信号B1が入力され、ADコンバータ10でデジ
タル映像信号B2 に変換された後(このときのサンプリ
ングクロックは、図示しないが、アナログ映像信号B1
から分離される同期信号から生成される)、メモリ制御
回路12の制御のもとに、アナログ映像信号B1から分
離された同期信号とADコンバータ10のサンプリング
クロックに同期したクロックとに基づいてメモリ11に
記憶され、また、子画面位置制御装置16からのスクリ
ーンS1での子画面の位置を表わす子画面位置制御信号
D1 で決まるタイミングで、メモリ制御回路12の制御
により、子画面のうちのスクリーンS1で表示されるべ
き部分、即ち、スクリーンS1での部分子画面が読み出
される。このメモリ11からの読み出しに際しては、こ
の子画面のうちのスクリーンS1に対応する部分子画面
がスクリーンS1上の子画面位置制御信号D1に応じた領
域に表示されるように、スケーリングされる。このスケ
ーリングは、その拡大率に応じた比率で画素が間引きあ
るいは付加されるものである(このスケーリングによ
り、親画面のデジタル映像信号A3と子画面のデジタル
映像信号B3との画素の時間間隔は等しくなってい
る)。また、スケーリングの際には、線形あるいは非線
形といったフィルタを用いた画素補間を行なうが、ここ
では、説明を省略する。
とこれからの部分子画面の読出しタイミングを示す図で
ある。
1)からの子画面Pは、その全体がメモリ11に書き込
まれる。いま、スクリーンS1の親画面に対してこの子
画面Pのうちの部分子画面P1を読み出すとすると、メ
モリ5(図1)からの親画面の読出しタイミングに対
し、この親画面への嵌め込み位置に応じた図2に図示す
るタイミングでメモリ11から部分子画面P1が読み出
される。この嵌め込み位置は、子画面位置制御装置16
(図1)からの子画面位置制御信号D1によって規定さ
れる。
デジタル映像信号A3 がフレーム周波数変換されている
場合には、メモリ11の読出しは出力同期信号発生回路
9からの同期信号C2 に同期して行なわれ、フレーム周
波数変換がなされない場合には、同期分離回路7からの
同期信号C1 に同期して行なわれる。これにより、メモ
リ5からの親画面のデジタル映像信号A3 とメモリ11
からのスクリーンS1の部分子画面としてのデジタル映
像信号B3 とは、画素単位で同期していることになる。
このデジタル映像信号B3 は、DAコンバータ13でア
ナログ映像信号B4 に変換された後、画面合成回路14
に供給される。
制御装置16からの子画面位置制御信号D1に応じて、
DAコンバータ13からの子画面のアナログ映像信号B
4の信号期間を表わす切替制御信号D2を発生する。画面
合成回路14はアナログスイッチャなどからなってこの
切替制御信号D2によって制御され、通常はDAコンバ
ータ6からの親画面のアナログ映像信号A4を選択して
出力するが、切替制御信号D2によって切り替えられる
と、DAコンバータ13からの子画面のアナログ映像信
号B4を選択して出力する。このようにして、画面合成
回路14からは、解像度変換された親画面のアナログ映
像信号A4にスクリーンS1の部分子画面に対する子画面
の映像信号B4が嵌め込まれた画面合成映像信号A5が得
られる。この画面合成映像信号A5は、マルチスクリー
ン画面17のスクリーンS1での画面表示に用いられ
る。
7の他のスクリーンS2,S3,S4に対する画面合成制
御回路部1b〜1dにおいても、同様の画面合成映像信
号が生成され、夫々スクリーンS2,S3,S4の画面表
示に用いられる。なお、これらスクリーンS2,S3,S
4に対する画面合成制御回路部1b〜1dでは、夫々異
なる親画面の映像信号が入力されるが、子画面の映像信
号は入力端子2bに入力される子画面の映像信号B1と
同じものが入力され、これら画面合成制御回路部1b〜
1dのメモリ11で夫々スクリーンS2,S3,S4の部
分子画面で表示する部分を抽出し、表示サイズに合わせ
て解像度変換するものである(場合によっては、解像度
変換をしない)。
具体例を示す回路構成図であって、14a,14bは入
力端子、14cはアナログスイッチャ、14dはアンド
ゲート、14e,14fは入力端子、14gは出力端子
である。
コンバータ6(図1)からの解像度変換された親画面の
アナログ映像信号A4が入力され、入力端子14bに
は、DAコンバータ13(図1)からの部分子画面のア
ナログ映像信号B4が夫々入力され、アナログスイッチ
ャ14cに供給される。切替制御信号発生回路15(図
1)から供給される切替制御信号D2は水平切替制御信
号D2Hと垂直切替制御信号D2Vとからなり、これらは夫
々入力端子14e,14fからアンドゲート14dに供
給される。
ンS1の親画面の水平走査毎に繰り返し発生されるもの
であって、このスクリーンS1に、図3に示すように、
部分子画面P1の嵌め込みが設定されると、その水平走
査毎にこの部分子画面P1の領域の水平方向の幅に相当
する期間“H”(ハイレベル)となる。また、垂直切替
制御信号D2Vは、スクリーンS1の親画面の垂直走査毎
に繰り返し発生されるものであって、このスクリーンS
1に、図3に示すように、部分子画面P1の嵌め込みが設
定されると、垂直走査毎にこの部分子画面P1の領域の
垂直方向の幅に相当する期間“H”となる。
御信号D2Vとがアンドゲート14dに供給されると、こ
のアンドゲート14dからは、スクリーンS1 での親画
面の走査位置が部分子画面P1の領域内にあるときに
“H”となる切替制御信号D2HVが得られる。この切替
制御信号D2HVによってアナログスイッチャ14cが切
替制御されるが、このアナログスイッチャ14cは、切
替制御信号D2HVが“L”(ローレベル)のとき、入力
端子14aからの親画面の映像信号A4を選択し、切替
制御信号D2HVが“H”のとき、入力端子14bからの
子画面の映像信号B4を選択する。このようにして、ア
ナログスイツチャ14cからは、例えば、図3に示すよ
うなスクリーンS1に対する画面合成映像信号A5が得ら
れ、出力端子14gから出力されてこのスクリーンS1
のディスプレイに供給される。
の動作を説明するための図であって、3A,3B,3
C,3Dは夫々解像度変換回路、14A,14B,14
C,14Dは画面合成回路であり、図1に対応する部分
には同一符号を付けている。
合成回路14Bとは、マルチスクリーン画面17でのス
クリーンS2 に表示される親画面Bと子画面Pの部分子
画面P2 との合成画面を生成するための画面合成制御回
路部1b(図1)を構成するものであり、親画面Bの映
像信号が入力される。同様にして、解像度変換回路3A
と画面合成回路14Aとは、マルチスクリーン画面17
でのスクリーンS1 に表示する親画面Aと子画面Pの部
分子画面P1 との合成画面を生成するための画面合成制
御回路部1aを構成するものであり、親画面Aの映像信
号が入力され、解像度変換回路3Cと画面合成回路14
Cとは、マルチスクリーン画面17でのスクリーンS3
に表示する親画面Cと子画面Pの部分子画面P3との合
成画面を生成するための画面合成制御回路部1cを構成
するものであり、親画面Cの映像信号が入力され、解像
度変換回路3Dと画面合成回路14Dとは、マルチスク
リーン画面17でのスクリーンS4に表示する親画面D
と子画面Pの部分子画面P4との合成画面を生成するた
めの画面合成制御回路部1dを構成するものであり、親
画面Dの映像信号が入力される。即ち、解像度変換回路
3A,3B,3C,3Dは、マルチスクリーン画面17
のスクリーンS1,S2,S3,S4に対応する図4に示し
た解像度変換回路3に相当し、画面合成回路14A,1
4B,14C,14Dも同じく図1に示した画面合成回
路14に相当するものである。
解像度変換回路3A,3B,3C,3Dで解像度変換さ
れた後、画面合成回路14A,14B,14C,14D
に供給され、これら画面合成回路14A,14B,14
C,14D毎に、切替制御信号発生回路15からの切替
制御信号D2に応じて、画面合成制御回路部1a,1
b,1c,1d夫々のDAコンバータ13(図1)から
供給されるスケーリング部分子画面P1,P2,P3,P4
の映像信号と合成される(なお、図5では、同じ子画面
Pが画面合成回路14A,14B,14C,14Dに供
給されるかのように図示しているが、これは、これら画
面合成回路14A,14B,14C,14Dには夫々、
異なる画面合成制御回路部1a,1b,1c,1dのD
Aコンバータ13から部分子画面が供給されることをま
とめて図示したものである。また、切替制御信号D2に
ついても同様であり、画面合成回路14A,14B,14
C,14Dに異なる切替制御信号D2 が供給される)。
画面合成回路14A,14B,14C,14Dから出力さ
れる画面合成映像信号A5A,A5B,A5C,A5Dはマルチ
スクリーン画面17を構成する夫々のスクリーンS1,
S2,S3,S4のディスプレイに供給され、これによ
り、マルチスクリーン画面17では、スクリーンS1に
親画面Aと部分子画面P1との合成画面が表示され、以
下、スクリーンS2に親画面Bと部分子画面P2との合成
画面が、スクリーンS3に親画面Cと部分子画面P3との
合成画面が、スクリーンS4に親画面Dと部分子画面P4
との合成画面が夫々表示される。
号の解像度が互いに異なり、夫々 入力親画面Aの解像度:1024×768 入力親画面Bの解像度:800×600 入力親画面Cの解像度:1280×1024 入力親画面Dの解像度:640×480 とすると、これら親画面A,B,C,Dを、その解像度
をそのまま保って、マルチスクリーン画面17のスクリ
ーンS1,S2,S3,S4で同時に表示させたとすると、
先に、図11〜図16で説明したような問題が生ずる。
画面A,B,C,Dの解像度を全て等しくするものであ
り、このために、親画面A,B,C,Dの映像信号は夫
々、解像度変換回路3A,3B,3C,3Dで解像度変
換するのである。親画面A,B,C,Dの解像度を全て
等しくする場合、これら解像度とは異なるある解像度に
一致されるようにすることもできるが、これらの解像度
のうちの1つに他の解像度を合わせるようにしてもよ
い。例えば、入力親画像B(解像度の低い映像)の解像
度に合わせるとすると、入力親画面A,B,C,Dの解
像度が夫々上記の値の場合、入力親画像A,Cの映像信
号に対しては解像度を低くし(画像の縮小処理を行な
い)、入力親画像Dの映像信号に関しては解像度を高く
なる処理(画像の拡大処理)が夫々解像度変換回路3
A,3C,3Dで行なわれることになる。しかし、画像
を縮小することは、画素を間引く処理であるため、映像
データが欠落し、画質の劣化が激しい。これを防止する
ためには、解像度を変換する映像信号に関しては、その
解像度を高くするような(拡大処理するような)変換を
行なうようにすればよい。上記の例では、最も解像度が
高い入力親画面Cの映像信号の解像度に残りの親画面
A,B,Dの映像信号の解像度を合わせるようにする。
また、親画面が全て拡大処理するように、どの親画面よ
りも高い解像度に合わせるようにしてもよい。
より、映像データの欠落や本来存在しないデータを加え
るため、画質が劣化する。このため、入力親画面の信号
の中で同じ解像度の映像信号が多いものに合わせて解像
度変換するようにし、解像度変換処理を行なう親画面の
映像信号の個数を少なくすることも考えられる。例え
ば、 入力親画面Aの解像度:1024×768 入力親画面Bの解像度:1024×768 入力親画面Cの解像度:1280×1024 入力親画面Dの解像度:640×480 である場合、入力親画面C,Dの映像信号の解像度を1
024×768とすることにより、入力親画面A,Bの映
像信号に対して解像度の変換をしなくともよいことにな
り、解像度が最も高い入力親画面Cの映像信号の解像度
に合わせる場合に比べ、解像度変換処理しない画面数が
増加する。
めて)、マルチスクリーン画面を4個のスクリーンから
なるものとしているが、3×3の9個など4個以外の個
数のスクリーンからなるマルチスクリーン表示装置にも
適用可能であるが、スクリーン数が多いほど同じ解像度
の映像信号が親画面として用いられる個数が多くなるも
のであり、この方法はこのような場合に好適である。
Pの映像信号の解像度に合わせるようにしてもよい。こ
の場合、同じマルチスクリーン画面17で複数の子画面
Pを同時に合成して表示させることもできるが、このよ
うな場合には、解像度が最も高い子画面の映像信号の解
像度に合わせることにより、子画面の画質も向上させる
ことができる。
3,S4と親画面の解像度との関係が一対一の対応関係で
あって、同じスクリーンに対しては、同じ解像度の親画
面の映像信号が入力されるものとしたが、この場合に
は、上記の解像度の変換を要しない親画面の映像信号が
供給される解像度変換回路3では、当然のことながら、
信号処理回路8(図1)による解像度変換処理は不要と
なる。但し、このような解像度変換回路3においても、
後述するように同じ親画面をマルチスクリーン画面17
全体に表示する場合に必要なため、ADコンバータ4や
メモリ5,DAコンバータ6は設けられている。
6について説明する。
ュータあるいは位置制御回路からなり、マルチスクリー
ン画面17での子画面Pのユーザなどによって指定され
る位置情報を取り込み、その位置を判定してこのマルチ
スクリーン画面17でのスクリーンS1,S2,S3,S4
毎に部分子画面の位置を決めるものである。即ち、子画
面Pの位置をマルチスクリーン画面全体で管理するもの
である。
表示位置としては、このマルチスクリーン画面17を構
成する4個のスクリーンS1,S2,S3,S4に対してみ
た場合、図6(a)〜(i)に示すように、9通りの位
置がある。この実施形態では、このいずれの場合も、子
画面Pの表示位置は、マルチスクリーン画面17上での
座標位置(この座標を、以下、ユニバーサル座標とい
う)で指定され、しかも、その指定される位置情報は、
図6(a)に示すように、子画面Pの左上隅の位置座標
α(これを、以下、子画面Pの開始位置座標という)と
右下隅の位置座標β(これを、以下、子画面Pの終了位
置座標という)とで表わされるものである。かかる位置
座標α,βにより、親画面での正方形状もしくは矩形状
の子画面Pの嵌め込み領域が決まる。
画面17上、図6(a)〜(d)に示すように、1つの
スクリーン内にあるか、図6(e)〜(i)に示すよう
に、複数のスクリーンにまたがるかするのであるが、こ
のことは、上記の位置座標α,βから容易に判定するこ
とができる。そして、子画面Pの領域が1つのスクリー
ン内にだけあるにしても、複数のスクリーンにまたがる
にしても、子画面Pの全部もしくは一部(部分子画面)
が表示されるべきスクリーン毎に、そこで表示される子
画面の全部もしくは一部の領域について、上記のユニバ
ーサル座標系からそのスクリーンの座標系に座標変換す
る。
変換について図7及び図8により説明する。
S2,S3,S4からなるマルチスクリーン画面17上の
ユニバーサル座標系は、このマルチスクリーン画面17
の左上隅を原点0として、図面上水平方向をX軸座標、
垂直方向をY軸座標とする。そして、これらスクリーン
S1,S2,S3,S4の水平方向の長さ(以下、画素単位
とする)をH、垂直方向の長さをVとして、X軸座標は
0〜2Hの値を、Y軸座標は0〜2Vの値を夫々とるも
のとする。
ーンS1,S2,S3,S4にまたがる子画面Pが指定され
たものとし、このときのユニバーサル座標系での子画面
Pの開始位置座標をα(Xα,Yα)とし、終了位置座
標をβ(Xβ,Yβ)とする。かかる指定位置情報か
ら、 Xα<H, Yα<V であることにより、開始位置座標α(Xα,Yα)はス
クリーンS1の領域にあり、また、 H<Xβ<2H V<Yβ<2V であることから、終了位置座標をβ(Xβ,Yβ)はス
クリーンS4の領域にあると判定される。
領域は、図8(a)に示すように、このスクリーンS1
の部分子画面P1である。同様にして、子画面Pのスク
リーンS2 に含まれる領域は、図8(b)に示すよう
に、このスクリーンS2 の部分子画面P2 であり、子画
面PのスクリーンS3 に含まれる領域は、図8(c)に
示すように、このスクリーンS3 の部分子画面P3 であ
り、子画面PのスクリーンS4に含まれる領域は、図8
(d)に示すように、このスクリーンS4の部分子画面
P4である。子画面位置制御装置16は、マルチスクリ
ーン画面17上でのこれら部分子画面P1,P2,P3,
P4を夫々のスクリーンS1,S2,S3,S4の座標系に
座標変換するものである。
ると、このスクリーンS1の座標系は、その左上隅を原
点0として、図面上水平方向をx軸方向、垂直方向をy
軸方向とするものであり、図7に示したユニバーサル座
標系と同じ単位長であるが、x軸方向に0〜Hの値をと
り、y軸方向に0〜Vの値をとるものである。従って、
スクリーンS1の座標系での部分子画面P1の左上隅の開
始座標位置をα1(x,y)、右下隅の終了座標位置を
β1(x,y)とすると、開始座標位置をα1(x,y)
は、スクリーンS1の座標系で、 x=Xα y=Yα である。また、終了座標位置をβ1(x,y)は、スク
リーンS1の座標系で、 x=H y=V である。ここで、値H,Vは既知であるので、子画面P
のマルチスクリーン画面17での指定された開始位置座
標Xα,Yαから、スクリーンS1上での部分子画面P1
の開始位置座標(x,y),終了座標位置(x,y)を求
めることができる。これら開始位置座標(x,y),終
了座標位置(x,y)をもとに、切替制御信号発生回路
15(図1及び図4)がスクリーンS1 に対する切替制
御信号を作成する。
も同様であって、スクリーンS2では、図8(b)にお
いて、部分子画面P2の開始座標位置α2(x,y)は、 x=0 y=Yα 終了座標位置β2(x,y)は、 x=Xα−H y=V であり、スクリーンS3では、図8(c)において、部
分子画面P3の開始座標位置α3(x,y)は、 x=Xα y=0 終了座標位置β3(x,y)は、 x=H y=Yα−V であり、スクリーンS4では、図8(d)において、部
分子画面P4の開始座標位置α4(x,y)は、 x=0 y=0 終了座標位置β4(x,y)は、 x=Xα−H y=Yα−V である。
7でのユニバーサル座標系でユーザなどによって指定さ
れた子画面Pの開始座標位置,終了座標位置からスクリ
ーンS1,S2,S3,S4毎の部分子画面P1,P2,
P3,P4の位置を求めることができ、これにより、切替
制御信号発生回路15(図1及び図4)でスクリーンS
1,S2,S3,S4 毎の切替制御信号D2を作成すること
ができる。
画面Pが指定された場合も同様であり、子画面Pが1つ
のスクリーンのみに含まれる場合の一例として図6
(a)の場合を示すと、マルチスクリーン画面17のユ
ニバーサル座標系で指定された子画面Pの開始位置座標
をα(Xα,Yα)とし、終了位置座標をβ(Xβ,Y
β)とすると、この場合、Xα,Xβ<H、Yα,Yβ
<Vであることから、この子画面PはスクリーンS1の
みで表示されるものと判定され、スクリーンS1での子
画面Pの開始位置座標をα(x,y)は、 x=Xα y=Yα となり、終了位置座標をβ(x,y)は、 x=Xβ y=Yβ となる。
含まれる場合の一例として図6(e)の場合を示すと、
マルチスクリーン画面17のユニバーサル座標系で指定
された子画面Pの開始位置座標をα(Xα,Yα)と
し、終了位置座標をβ(Xβ,Yβ)とすると、この場
合、Xα<H、Xβ>H、Yα<V、Yβ>Vであるこ
とから、この子画面PはスクリーンS1,S2で表示され
るものと判定され、スクリーンS1での子画面Pの開始
位置座標をα1(x,y)は、 x=Xα y=Yα となり、終了位置座標をβ1(x,y)は、 x=H y=Yβ となり、スクリーンS2での子画面Pの開始位置座標を
α2(x,y)は、 x=H y=Yα となり、終了位置座標をβ2(x,y)は、 x=Xα−H y=Yβ となる。
S3,S4での部分子画面P1,P2,P3,P4の位置がマ
ルチスクリーン14のユニバーサル座標での位置情報を
処理することによって得られるものであるから、マルチ
スクリーン画面17全体では、子画面Pの位置をあたか
も単面のスクリーンでのように管理できる。これによ
り、外部からの子画面Pの位置制御は、スクリーン単体
での画面合成と同様な制御が可能となり、外部からの制
御は容易となる。ここで、マルチスクリーン画面17で
の子画面Pの位置情報の管理を、全スクリーンS1〜S4
で行なうばかりでなく、全スクリーンS1〜S4の内の画
面合成を可能にさせるスクリーンだけに適用してもよ
い。
スクリーンS1〜S4毎に異なる映像信号が表示されてい
ても、外部的には、単面のスクリーンと同様の制御が可
能となり、子画面Pの位置やサイズなどの設定処理が簡
略化できる。また、子画面Pの画像においても、各スク
リーンS1〜S4の親画面の解像度が等しいため、スクリ
ーンS1〜S4間の子画面Pの移動量のずれや解像度の違
いによる画質劣化がなくなり、高品位な合成画像が表示
可能となる。
面をマルチスクリーン画面17全体に拡大して表示する
場合には、例えば、図1において、マルチスクリーン1
7の各スクリーンS1〜S4夫々に対応する画面合成制御
回路部1に同じ親画面の映像信号が入力され、メモリ5
での対応するスクリーンで表示すべき領域を抽出した読
み出し、この抽出した領域の映像信号でもってこの対応
するスクリーンでの画像表示を行なうようにする。以下
に説明する実施形態においても、同様である。
面合成回路の第2の実施形態を示すブロック図であっ
て、18は嵌込画像信号発生回路であり、図1に対応す
る部分には同一符号を付けて重複する説明を省略する。
は、例えば、親画面に嵌め込んで表示するOSD(ON SCREE
N DISPLAY)やマウスカーソルなどの嵌込画像の画像信
号Eを発生する。親画面の映像信号に対するこの嵌込画
像信号Eの発生タイミングは子画面位置制御装置16か
らの子画面位置制御信号D1によって制御され、また、
この嵌込画像信号発生回路18の動作が同期分離回路7
からの同期信号C1または出力同期信号発生回路9から
の同期信号C2で制御されることにより、これから出力
される嵌込画像信号EはDAコンバータ6から出力され
る親画面の映像信号A4と同期した信号となっている。
この嵌込画像信号Eが画面合成回路14に供給され、切
替制御信号発生回路15からの切替制御信号D2で制御
されることにより、DAコンバータ14からの親画面の
映像信号A4 と合成され、マルチスクリーン画面17の
スクリーンS1に対する画面合成映像信号A5が得られ
る。
換回路3,画面合成回路14,切替制御信号発生回路1
5や子画面位置制御装置16の構成,動作は図1に示し
た実施形態のものと同様である。また、嵌め込み画像発
生回路18は画面合成制御回路部1a,1b,1c,1
d毎に設けられており、夫々の嵌込画像発生回路18は
同一の嵌込画像信号Eを発生するものであるが、かかる
嵌込画像信号Eによる子画面が表示されるスクリーンに
対する画面合成制御回路部での嵌込画像発生回路18
が、子画面位置制御信号D1により、そのスクリーンの
親画面の画像信号の位相に対応して、発生するものであ
る。従って、スクリーンS1,S2,S3,S4に対する画
面合成制御回路部1a〜1dに夫々入力される親画面の
映像信号の解像度が互いに異なるものであっても、マル
チスクリーン画面17の各スクリーンS1,S2,S3,
S4に表示される親画面は解像度が互いに等しいもので
あって、かかる親画面が表示されているマルチスクリー
ン画面17に嵌込画像信号EによるOSDやマウスカー
ソルなどの画像が合成されて表示されることになる。こ
のため、同じ嵌込画像の表示状態がスクリーンS1,
S2,S3,S4 毎に異なるということがなく、このた
め、先に図12〜図16で説明したような問題は生じな
い。
画面合成装置の第3の実施形態を示すブロック図であっ
て、3’は解像度変換回路、14’はデジタル画面合成
回路、19はDAコンバータであり、図1に対応する部
分には同一符号を付けて重複する説明を省略する。
の画面合成をデジタル処理でもって行なうようにしたも
のである。最近では、画像処理装置もデジタル入力,デ
ジタル出力という構成をなすものが増えてきており、デ
ジタル処理による画面合成が必須となる。
は、解像度変換されてメモリ5から読み出された親画面
のデジタル映像信号A3が出力され、デジタル画面合成
回路14’に供給される。また、メモリ11から読み出
された子画面のデジタル映像信号B3もデジタル画面合
成回路14’に供給される。デジタル画面合成回路1
4’では、切替制御信号D2 によって制御され、デジタ
ル映像信号A3 とデジタル映像信号B3とを切り替える
ことによって画面合成し、デジタルの画面合成映像信号
A5’を出力する。この画面合成映像信号A5’はDAコ
ンバータ19でアナログの画面合成信号A5に変換さ
れ、マルチスクリーン画面17のスクリーンS1の親画
面表示に供される。スクリーンS2,S3,S4に対する
画面合成制御回路部1b〜1dについても同様である。
成するデジタル映像信号A3,B3を演算処理することに
より、特殊な効果を引き出す手段も含むものである。
1で示した実施形態と同様の効果を得ることができる
が、さらに、各画面合成制御回路部1a〜1d毎に、D
Aコンバータの使用個数を低減することができ、この分
構成が簡略化されてコストの低減を実現できる。
発明はかかる実施形態のみに限定されるものではない。
1,B1がデジタル映像信号である場合には、画面合成制
御回路部1b〜1dの親画面の処理部でのADコンバー
タ4や子画面処理部でのADコンバータ10を省くこと
ができる。
て、嵌込画像信号発生回路18がデジタルの嵌込画像信
号Eを発生するものとし、図10に示した第3の実施形
態と同様に、画面合成回路14でこのデジタルの嵌込画
像信号Eと解像度変換回路3からの親画面のデジタル映
像信号A3とを合成し、これによって得られるデジタル
の画面合成映像信号をDAコンバータでアナログの画面
合成映像信号A5 を得るようにしてもよい。
表現した。当然、本発明では、マルチスクリーンのスク
リーン面数、及び画面合成部の映像入力数に応じて回路
を増やすことは可能であり、面数や入力数には関する制
限はないものである。
複数のスクリーンの組み合わせからなるマルチスクリー
ン画面での画面合成に際し、各スクリーン毎に解像度が
異なる映像信号が入力されるのに対し、各スクリーンで
表示される親画面の解像度が統一されているので、スク
リーン間での子画面のサイズや位置が一意的に決まり、
外部からの子画面制御をスクリーン間の関係を考慮する
ことなく行なうことができる。
必要とする会議システムや講演システムでは、外部から
の位置制御が容易であるために、非常に有効なものとな
る。
間で親画面の解像度が互いに等しいので、スクリーン間
にまたがる子画面のこれらスクリーンでの解像度が等し
くなり、合成画面に違和感を与えない表示を行なうこと
が可能となる。
おいても、マルチスクリーン画面に対して与えられるユ
ニバーサルな位置情報から、複雑な演算を行なうことな
しに、各スクリーンでの子画面の位置制御を行なうこと
ができ、さらに、子画面の解像度を各スクリーンで変換
するような処理を行なう必要がなくなる。
の第1の実施形態を示すブロック図である。
面の読出しタイミングを示す図である。
路構成図である。
信号の説明図である。
ための図である。
ン画面での子画面の表示形態を示す図である。
作を説明するための図である。
を示す図である。
の第2の実施形態を示すブロック図である。
置の第3の実施形態を示すブロック図である。
例を示すブロック図である。
来のマルチスクリーン画面での子画面を示す図である。
来のマルチスクリーン画面で合成されたポインタの移動
状況を示す図である。
来のマルチスクリーン画面で合成される子画面のスクリ
ーン毎に解像度を変えた場合の表示を示す図である。
来のマルチスクリーン画面で合成される子画面の移動状
況を示す図である。
来のマルチスクリーン画面で合成される子画面の表示位
置に応じた領域の変化を示す図である。
Claims (10)
- 【請求項1】 複数のスクリーンからなるマルチスクリ
ーン画面を備えたマルチスクリーン表示装置の画面合成
装置であって、 該スクリーン毎に画面合成制御回路部を備え、 該画面合成制御回路部は、 入力される親画面の映像信号の解像度を変換する解像度
変換回路と、 該解像度変換回路で解像度が変換された該親画面の映像
信号と該子画面の処理部からの子画面の映像信号とを合
成し、対応するスクリーンでの表示のための画面合成映
像信号を生成する画面合成回路と、 子画面の処理部とを有しており、 該子画面の処理部は、子画面の映像信号を該マルチスク
リーン画面での嵌め込み位置に応じたタイミングで出力
して該画面合成回路に供給し、 該各スクリーンに対する該画面合成制御回路部は夫々、
入力される該親画面の映像信号の解像度を、それらが互
いに等しくなるように、変換し、全ての該スクリーンで
等しい解像度で親画面が表示される該マルチスクリーン
画面に該子画面を合成表示するように構成したことを特
徴とするマルチスクリーン用画面合成装置。 - 【請求項2】 請求項1において、 前記解像度変換回路は、 入力される前記親画面の映像信号から同期信号を分離す
る同期分離回路と、 入力される前記親画面の映像信号をデジタル映像信号に
変換する第1のADコンバータと、 該第1のADコンバータから出力される前記親画面のデ
ジタル映像信号を格納する第1のメモリと、 出力用同期信号発生回路と、 該第1のメモリに格納された前記親画面のデジタル映像
信号を該同期分離回路もしくは該出力用同期信号発生回
路からの同期信号に基づいて取り込み、 解像度変換または解像度変換とフレーム周波数変換の処
理を行なう信号処理回路と、 該信号処理回路で処理された前記親画面のデジタル映像
信号をアナログ映像信号に変換する第1のDAコンバー
タとを有し、 前記子画面の処理部は、 入力される前記子画面の映像信号をデジタル映像信号に
変換する第2のADコンバータと、 該第2のADコンバータから出力される前記子画面のデ
ジタル映像信号を格納する第2のメモリと、 該第2のメモリへの前記子画面のデジタル映像信号の書
込みを制御するとともに、前記子画面の前記マルチスク
リーン画面での嵌め込み位置に応じたタイミングで、か
つ該同期分離回路もしくは該出力用同期信号発生回路か
らの同期信号に同期して該第2のメモリから前記子画面
のデジタル映像信号を読み出す制御を行なうメモリ制御
回路と、 該第2のメモリから読み出される前記子画面のデジタル
映像信号をアナログ映像信号に変換する第2のDAコン
バータとを有することを特徴とするマルチスクリーン用
画面合成装置。 - 【請求項3】 請求項1において、 前記解像度変換回路は、 入力される前記親画面の映像信号から同期信号を分離す
る同期分離回路と、 入力される前記親画面の映像信号をデジタル映像信号に
変換する第1のADコンバータと、 該第1のADコンバータから出力される前記親画面のデ
ジタル映像信号を格納する第1のメモリと、 出力用同期信号発生回路と、 該第1のメモリに格納された前記親画面のデジタル映像
信号を該同期分離回路もしくは該出力用同期信号発生回
路からの同期信号に基づいて取り込み、 解像度変換または解像度変換とフレーム周波数変換の処
理を行なう信号処理回路と、 該信号処理回路で処理された前記親画面のデジタル映像
信号をアナログ映像信号に変換する第1のDAコンバー
タとを有し、 前記子画面の処理部は、前記子画面の前記マルチスクリ
ーン画面での嵌め込み位置に応じたタイミングで、かつ
該同期分離回路もしくは該出力用同期信号発生回路から
の同期信号に同期して子画面表示用の画像信号を発生す
る画像信号発生回路であることを特徴とするマルチスク
リーン用画面合成装置。 - 【請求項4】 請求項1,2または3において、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、前記画面合成制御回路部夫々に
入力される前記親画面の映像信号の解像度のうちの最も
高い映像信号の解像度に一致させることを特徴とするマ
ルチスクリーン用画面合成装置。 - 【請求項5】 請求項1,2または3において、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、前記画面合成制御回路部夫々に
入力される前記親画面の映像信号の解像度のうちの解像
度が等しい映像信号の入力数が最も多い映像信号の解像
度に一致させることを特徴とするマルチスクリーン用画
面合成装置。 - 【請求項6】 請求項1,2または3において、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、これら親画面に合成されて前記
マルチスクリーン画面に表示される前記子画面の映像信
号の解像度に一致させることを特徴とするマルチスクリ
ーン用画面合成装置。 - 【請求項7】 請求項1,2または3において、 前記子画面の処理部を複数個有し、夫々の前記子画面の
処理部に子画面の映像信号が入力されて処理されて前記
画面合成回路に供給されて、前記マルチスクリーン画面
に複数の子画面を合成表示可能であって、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、これら親画面に合成されて前記
マルチスクリーン画面に表示される該複数個の子画面の
映像信号のうちの最も高い解像度の子画面の映像信号の
解像度に一致させることを特徴とするマルチスクリーン
用画面合成装置。 - 【請求項8】 請求項1〜7のいずれか1つにおいて、 前記マルチスクリーン画面での子画面の表示領域が前記
マルチスクリーン画面上の位置で指定され、指定された
該位置から前記スクリーン毎の該子画面の表示領域を決
定する子画面位置制御装置を設け、 前記画面合成回路は、該当する前記スクリーンに対して
該子画面位置制御装置によって決定された該子画面の表
示領域を表わす情報に基づいて、前記親画面の映像信号
と前記子画面の映像信号とを合成することを特徴とした
マルチスクリーン用画面合成装置。 - 【請求項9】 請求項8において、 前記子画面位置制御装置は、前記マルチスクリーン画面
と前記スクリーンとに夫々座標系を設定し、前記マルチ
スクリーン画面での子画面の表示領域が前記マルチスク
リーン画面に設定された座標系での座標位置で指定さ
れ、指定された該座標位置を前記スクリーン毎に割り当
てて前記スクリーン毎の座標系の座標位置に座標変換
し、前記子画面の表示領域を前記スクリーン毎に割り当
てた座標系に変換することを特徴としたマルチスクリー
ン用画面合成装置。 - 【請求項10】 請求項1〜9のいずれか1つにおい
て、 前記画面合成回路に供給される前記親画面の映像信号と
前記子画面の映像信号とはディジタル信号であって、 前記画面合成回路は、前記親画面の映像信号と前記子画
面の映像信号とを演算処理して合成することを特徴とす
るマルチスクリーン用画面合成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30717299A JP3685668B2 (ja) | 1999-10-28 | 1999-10-28 | マルチスクリーン用画面合成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30717299A JP3685668B2 (ja) | 1999-10-28 | 1999-10-28 | マルチスクリーン用画面合成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001128089A true JP2001128089A (ja) | 2001-05-11 |
JP3685668B2 JP3685668B2 (ja) | 2005-08-24 |
Family
ID=17965912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30717299A Expired - Fee Related JP3685668B2 (ja) | 1999-10-28 | 1999-10-28 | マルチスクリーン用画面合成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3685668B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080455A (ja) * | 2007-05-14 | 2009-04-16 | Christie Digital Systems Usa Inc | 種々に構成できる画像化システム |
US8362970B2 (en) | 2007-05-14 | 2013-01-29 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
US9047039B2 (en) | 2007-05-14 | 2015-06-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
KR20180131958A (ko) * | 2018-03-09 | 2018-12-11 | 퍼시픽솔루션 주식회사 | 화면분할 영상 제어 방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 |
CN110908628A (zh) * | 2019-11-20 | 2020-03-24 | 广东奥园奥买家电子商务有限公司 | 一种基于无缝显示屏的拼接显示方法和装置以及设备 |
CN111198668A (zh) * | 2019-12-26 | 2020-05-26 | 成都中科合迅科技有限公司 | 一种基于浏览器的多屏***和多屏交互方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101528144B1 (ko) * | 2008-11-25 | 2015-06-12 | 엘지디스플레이 주식회사 | 멀티 패널 표시장치 및 그 구동방법 |
KR101881370B1 (ko) * | 2017-06-01 | 2018-07-24 | 퍼시픽솔루션 주식회사 | 디스플레이 화면분할 영상 오버랩 제어 장치 |
-
1999
- 1999-10-28 JP JP30717299A patent/JP3685668B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080455A (ja) * | 2007-05-14 | 2009-04-16 | Christie Digital Systems Usa Inc | 種々に構成できる画像化システム |
US8362970B2 (en) | 2007-05-14 | 2013-01-29 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
US8410995B2 (en) | 2007-05-14 | 2013-04-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
US8427391B2 (en) | 2007-05-14 | 2013-04-23 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
US9047039B2 (en) | 2007-05-14 | 2015-06-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
KR20180131958A (ko) * | 2018-03-09 | 2018-12-11 | 퍼시픽솔루션 주식회사 | 화면분할 영상 제어 방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 |
KR101961104B1 (ko) * | 2018-03-09 | 2019-03-22 | 퍼시픽솔루션 주식회사 | 화면분할 영상 제어 방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 |
CN110908628A (zh) * | 2019-11-20 | 2020-03-24 | 广东奥园奥买家电子商务有限公司 | 一种基于无缝显示屏的拼接显示方法和装置以及设备 |
CN111198668A (zh) * | 2019-12-26 | 2020-05-26 | 成都中科合迅科技有限公司 | 一种基于浏览器的多屏***和多屏交互方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3685668B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646446B2 (ja) | 映像信号処理装置 | |
KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
EP0782333B1 (en) | Image display apparatus | |
JPH0934426A (ja) | 映像表示方法 | |
JP2008197394A (ja) | 画像変換装置および画像変換方法 | |
US7123273B2 (en) | Overlay of plural images | |
JP2007214659A (ja) | Osd装置 | |
JPH09244611A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
JP2008244981A (ja) | 映像合成装置および映像出力装置 | |
JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
JP3685668B2 (ja) | マルチスクリーン用画面合成装置 | |
JPH0775014A (ja) | 映像表示装置、マルチ画面表示システム及び拡大処理回路 | |
JP2000221952A (ja) | 画像表示装置 | |
JP2002500478A (ja) | ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置 | |
JP2006301029A (ja) | オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法 | |
JP2001092432A (ja) | 表示装置 | |
KR100565730B1 (ko) | 디지털 티브이(Digital TV)의 셋톱박스(Set-Top Box)용 비디오/그래픽 프로세서 | |
JP2006337732A (ja) | 会議用画像表示システム | |
JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
JPH05252353A (ja) | 画像読み取り装置 | |
JP2009145600A (ja) | 表示制御装置、方法及びプログラム | |
JPH0259795A (ja) | マルチ映像システム | |
JP2005292414A (ja) | 画像出画制御装置 | |
JP4089590B2 (ja) | 映像表示方法 | |
JP3855988B2 (ja) | 映像表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |