JPH0990920A - 映像信号変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 変換に要するラインメモリ数を減少し、映像
信号変換装置の回路規模を縮小する。 【解決手段】 ラインメモリ５の書き込み手段を起動す
るタイミングパルスである書き込みイネーブルパルスＬ
ＷＥ及び書き込みアドレスリセットパルスＬＷＲＳＴを
遅延素子２４により遅延時間ｄ２だけ遅延させ、ＬＷＥ
及びＬＷＲＳＴと、読み込み手段を起動するタイミング
パルスである読み出しイネーブルパルスＬＲＥ及び読み
出しアドレスリセットパルスＬＲＲＳＴとの間に、位相
差を生じさせる。この位相差は、入力映像信号２の水平
帰線期間が出力映像信号２５の水平帰線期間を包含する
ような大きさである。これにより、ラインメモリ１つで
変換を行っても、画像に表示される水平走査期間内に、
ラインメモリ上で読み出し動作が書き込み動作を追い越
すことがなくなり、ラインメモリ減少に伴う画像の劣化
の問題が解決される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、方式の異なる、パ
ーソナルコンピュータ等の映像信号とテレビジョン映像
信号等との間の変換を行う映像信号変換装置、特にライ
ンメモリを用いて、所定周波数のクロックに同期する映
像信号から前記クロックの２倍の周波数のクロックに同
期する映像信号への変換に関する。

【０００２】

【従来の技術】近年マルチメディア時代を迎え、通常の
テレビジョン映像信号であるＮＴＳＣ信号（２：１イン
ターレース走査）を表示する表示装置に、これとは映像
方式の異なるパーソナルコンピュータ等からの映像信号
を表示することが要求されるようになってきた。また、
テレビジョンに対しても高画質化要求が高まり、順次走
査方式にて画像表示を行うテレビ受像機が実現されてい
る。

【０００３】そこで、従来よりラインメモリを用い、こ
れに２：１インターレース走査であるＮＴＳＣ信号等
（以下、単密度映像信号という。）を書き込み、これを
倍速で２度読みして順次走査映像信号（以下、倍密度映
像信号という。）に変換することや、逆に倍密度映像信
号から単密度映像信号へ変換すること、が行われてい
る。

【０００４】図７は、従来の単密度／倍密度の映像信号
変換処理回路のブロック図である。映像信号変換装置１
２１への入力映像信号１２２は、単密度映像信号（ここ
ではＮＴＳＣ方式映像信号）と、倍密度映像信号（ここ
ではＶＧＡ規格の映像信号）とのいずれかである。入力
切替スイッチ１２３は入力映像信号１２２の種別に応じ
て、経路を切り換える。入力映像信号１２２が単密度映
像信号である場合、１つの経路では映像信号変換装置１
２１を素通りして、外部モニター出力用単密度映像信号
処理回路１２４に供給され、もう１つの経路では、ライ
ンメモリ１２５、１２６を用いて倍密度映像信号に変換
され、ディスプレイ表示用倍密度映像信号処理回路１２
７に供給される。一方、入力映像信号１２２が倍密度映
像信号である場合には、１つの経路では映像信号変換装
置１２１を素通りして、ディスプレイ表示用倍密度映像
信号処理回路１２７に供給され、もう１つの経路では、
ラインメモリ１２８を用いて単密度映像信号に変換さ
れ、外部モニター出力用単密度映像信号処理回路１２４
に供給される。

【０００５】ラインメモリ１２５、１２６を用いた、単
密度から倍密度の映像信号への変換処理を説明する。図
８はラインメモリ１２５、１２６（それぞれメモリＡ、
Ｂとする。）に対する書き込み、読み出し動作を示すタ
イミングチャートである。図において、縦軸、横軸はそ
れぞれメモリアドレス、時間を示し、実線が読み出し動
作を、そして一点鎖線が書き込み動作を示す。例えば、
書き込みデータ１４０は、第ｎ水平走査線期間の単密度
映像信号が、周波数４Ｆ_SCの書き込みクロック（ＷＣ
Ｋ）でメモリＢの先頭アドレスから順次書き込まれる様
子を示している。書き込みデータ１４０は既に書き込み
終わった先頭アドレス部分から、周波数８Ｆ_SCの読み出
しクロック（ＲＣＫ）で２度読み出される（読み出しデ
ータ１４１、１４２）。第（ｎ＋１）水平走査線期間の
映像信号の書き込み動作は、第ｎ水平走査線期間の終了
に引き続いて行われなければならない。しかしメモリＢ
に書き込むことは、書き込みデータ１４０の読み出し動
作の途中でメモリ内容が上書きされてしまうため具合が
悪い。そこで、第（ｎ＋１）水平走査線期間の映像信号
はメモリＡに書き込む（書き込みデータ１４３）。この
ように、２つのラインメモリを用いて単密度映像信号の
１水平走査線期間（１Ｈ）毎に交互に書き込み動作、読
み込み動作を行う。

【０００６】図９は、上記動作を１つのラインメモリを
用いて行った場合の不具合を示すタイミングチャートで
ある。第ｎ水平走査線期間の単密度映像信号（書き込み
データ１６０）を、読み出しデータ１６１、１６２とし
て２度読み出したい。しかし、第（ｎ＋１）水平走査線
期間の映像信号（書き込みデータ１６３）の書き込み動
作を行うと、この書き込み動作はメモリアドレス上、読
み出しデータ１６２の読み出し動作によって追い越さ
れ、図において読み出しデータ１６２、書き込みデータ
１６３を表す線が途中で交差する。これは、交差する前
と交差した後の読み出しデータ１６２がそれぞれ書き込
みデータ１６３、書き込みデータ１６０であることを意
味する。すなわち映像上は、１つおきの水平走査線の途
中で、時間的に異なる２つの映像が切り替わって表示さ
れることになり、著しく画質が損なわれるという不具合
がある。

【０００７】次に、ラインメモリ１２８を用いた、倍密
度から単密度の映像信号への変換処理を説明する。図１
０はラインメモリ１２８（メモリＣとする。）に対する
書き込み、読み出し動作を示すタイミングチャートであ
る。入力映像信号１２２は周波数８Ｆ_SCの書き込みクロ
ック（ＬＷＣＬＫ）に同期して、書き込みデータ１８
０、１８１の如く書き込まれる。これらはそれぞれ第ｎ
水平走査線期間、第（ｎ＋２）水平走査線期間の映像信
号である。入力映像信号１２２である倍密度映像信号は
ラインメモリＣへのライトイネーブル信号を制御するこ
とにより１水平走査線おきに間引きされ、書き込みデー
タ１８０、１８１が周波数４Ｆ_SCの読み出しクロック
（ＬＲＣＬＫ）に同期して読み出されることにより単密
度映像信号（読み出しデータ１８２）への変換が実行さ
れる。

【０００８】

【発明が解決しようとする課題】従来の単密度から倍密
度の映像信号への変換処理においては、上述したよう
に、水平走査線内で途中から時間的に異なる映像が表示
され、著しく画質が損なわれるという問題を回避するた
め、ラインメモリを２つ有する映像信号変換装置を使用
していた。しかし、この単密度映像信号から倍密度映像
信号への映像信号変換装置では、ラインメモリを２つ要
すること、及び両ラインメモリの読み出しと書き込みを
交互に振り分ける手段を要することにより、回路規模が
大きくなるという問題があった。また、単密度映像信号
と倍密度映像信号とを相互に変換する映像信号変換装置
では、もう１つラインメモリを要するため、回路規模が
さらに大きくなるという問題があった。

【０００９】本発明は、変換に要するラインメモリ数を
減少し、規模が縮小された映像信号変換装置を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】本発明の請求項１記載
の、単密度映像信号を倍密度映像信号へ変換する映像信
号変換装置は、入力映像信号の１水平走査線期間毎に起
動され第１のクロックに同期してラインメモリに１水平
走査線の入力映像信号を書き込む動作を行う書き込み手
段と、入力映像信号の１／２水平走査線期間毎に起動さ
れ倍速クロックに同期してラインメモリから１水平走査
線の出力映像信号を読み出す動作を行う読み出し手段
と、入力映像信号の水平帰線期間が出力映像信号の水平
帰線期間を包含するように、書き込み手段を起動するタ
イミングパルスと読み込み手段を起動するタイミングパ
ルスとの間に位相差を持たせて、これら両タイミングパ
ルスを供給する起動パルス供給手段と、を有することを
特徴とする。

【００１１】本発明は上記特徴により、連続する水平走
査線期間の単密度映像信号を１つのラインメモリを用い
て倍密度映像信号に変換することができる。このとき読
み出し動作が書き込み動作のメモリアドレスを水平有効
走査期間内に追い越すことがないので、水平有効走査線
の途中で、時間的に異なる映像が切り替わって表示され
ることによる画質劣化が起こらない。

【００１２】本発明の請求項２記載の、単密度映像信号
と倍密度映像信号とを相互に変換する映像信号変換装置
は、入力される映像信号に応じて書き込みクロック及び
読み出しクロックの周波数を切り換えるクロック切替手
段と、入力映像信号の１水平走査線期間毎に起動され書
き込みクロックに同期してラインメモリに１水平走査線
の入力映像信号を書き込む動作を行う書き込み手段と、
出力映像信号の１水平走査線期間毎に起動され読み出し
クロックに同期してラインメモリから１水平走査線の出
力映像信号を読み出す動作を行う読み出し手段と、倍密
度映像信号の水平帰線期間を単密度映像信号の水平帰線
期間が包含するように、書き込み手段を起動するタイミ
ングパルスと読み込み手段を起動するタイミングパルス
との間に位相差を持たせて、これら両タイミングパルス
を供給する起動パルス供給手段と、を有することを特徴
とする。

【００１３】本発明は請求項１同様、連続する水平走査
線期間の単密度映像信号を１つのラインメモリを用いて
倍密度映像信号に変換することができる。これに加え
て、本発明は上記特徴により、入力映像信号を倍密度映
像信号に切り換え、書き込みクロックと読み出しクロッ
クとを相互に切り換えることによって、単密度から倍密
度の映像信号への変換に用いる上記１つのラインメモリ
を、倍密度から単密度の映像信号への変換に用いる１つ
のラインメモリとしても利用する。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００１５】［実施形態１］図１は、本発明の第１の実
施形態である単密度／倍密度の映像信号変換処理回路の
ブロック図である。映像信号変換装置１への入力映像信
号２は、単密度映像信号（ここではＮＴＳＣ方式映像信
号）と、倍密度映像信号（ここではＶＧＡ規格の映像信
号）のいずれかである。入力切替スイッチ３は入力映像
信号２の種別に応じて、経路を切り換える。入力映像信
号２が単密度映像信号である場合には、外部モニター出
力用単密度映像信号処理回路４に直接供給されるととも
に、ラインメモリ５を用いて倍密度化変換を行う倍密度
変換部２０を介し、ディスプレイ表示用倍密度映像信号
処理回路７に供給される。一方、入力映像信号２が倍密
度映像信号である場合には、ディスプレイ表示用倍密度
映像信号処理回路７に直接供給するとともに、ラインメ
モリ８を用いて単密度化変換され、外部モニター出力用
単密度映像信号処理回路４に供給される。タイミングジ
ェネレータ９は、ラインメモリ５、８を駆動するパルス
を発生する。この映像信号変換処理回路で用いている映
像信号変換装置１における本発明による特徴は、倍密度
化変換を１つのラインメモリ５で行う点にある。

【００１６】図２は、倍密度化変換に係わる部分の詳し
いブロック図である。この構成例では、倍密度変換部２
０への入力映像信号２である単密度映像信号は、フィー
ルドメモリ２１から得る。入力切替スイッチ３は図示し
ていないが、フィールドメモリ２１の後に存在し、入力
映像信号２をラインメモリ５に導くように切り替わって
いる。タイミングジェネレータ９は、ラインメモリ５を
駆動するパルスを発生するとともに、入力映像信号２を
ラインメモリ５の動作に同期させるために、フィールド
メモリ２１の駆動にも用いている。なお、タイミングジ
ェネレータ９は、ラインメモリ５をアクセスするための
信号を入力映像信号２の同期信号から生成してもよい。

【００１７】パルスＦＲＥ、ＬＷＥ及びＬＲＥはそれぞ
れフィールドメモリ２１の読み出しイネーブルパルス、
ラインメモリの書き込みイネーブルパルス及び読み出し
イネーブルパルスである。ＦＲＥ、ＬＷＥは単密度映像
信号の１Ｈ（１水平走査線期間）の周期から水平帰線期
間を除いた１水平有効走査期間のパルス幅を有する。Ｌ
ＲＥは単密度映像信号の１／２Ｈの周期、倍密度映像信
号の１水平有効走査期間のパルス幅を有する。パルスＦ
ＲＣＬＫ、ＬＷＣＬＫ及びＬＲＣＬＫはそれぞれフィー
ルドメモリ２１の読み出しクロック、ラインメモリ５の
書き込みクロック及び読み出しクロックである。ＦＲＣ
ＬＫ、ＬＷＣＬＫはそれぞれ周波数４Ｆ_SC、ＬＲＣＬＫ
は周波数８Ｆ_SCであり、これらのクロックはタイミング
ジェネレータ９から供給される。

【００１８】パルスＦＲＲＳＴ、ＬＷＲＳＴ及びＬＲＲ
ＳＴはそれぞれフィールドメモリ２１内の読み出しアド
レスカウンタ、ラインメモリ５内の書き込みアドレスカ
ウンタ及び読み出しアドレスカウンタに対するリセット
パルスである。これらは、それぞれ各イネーブルパルス
の立ち上がりに応じて発生され、各アドレスカウンタを
０にリセットする。各アドレスカウンタは対応するイネ
ーブルパルスがＨｉｇｈレベルの間、対応するクロック
によってインクリメントされる。

【００１９】フィールドメモリ２１は、ＦＲＥ、ＦＲＣ
ＬＫの供給を受けて１Ｈ周期で、１水平走査線の有効画
像エリアを構成するメモリデータを入力映像信号２とし
て出力する。タイミングジェネレータ９が発生する各イ
ネーブルパルス及び各リセットパルスは同期している。
しかし、入力映像信号２は、フィールドメモリ２１から
ラインメモリ５までの経路における処理等による遅延２
２（遅延時間ｄ１）を受ける。遅延素子２３（遅延時間
ｄ１）は、この遅延２２を補償するために、ラインメモ
リ５へのイネーブルパルス、リセットパルスに対して設
けられている。遅延素子２４（遅延時間ｄ２）は、入力
映像信号２の水平帰線期間が出力映像信号２５の水平帰
線期間を包含するように、ラインメモリ５の書き込みを
起動するタイミングパルスであるＬＷＥ及びＬＷＲＳＴ
と読み込みを起動するタイミングパルスであるＬＲＥ及
びＬＲＲＳＴとの間に位相差を持たせるために設けてい
る。この点については後に詳述する。入力映像信号２の
経路に設けられた遅延素子２６（遅延時間ｄ２）は、遅
延素子２４によるタイミングパルスＬＷＥ及びＬＷＲＳ
Ｔの遅れに合わせて入力映像信号２を遅延させるために
挿入されている。

【００２０】図３は、ラインメモリ５（メモリＡとす
る。）に対する書き込み、読み出し動作を示すタイミン
グチャートである。図において、縦軸Ｙ、横軸Ｔはそれ
ぞれメモリアドレス、時間を示す。フィールドメモリか
ら最初の水平走査線のメモリデータが出力される時刻を
Ｔ＝０とする。映像信号時間の単位としてＨ（水平走査
線期間）のほか、周波数４Ｆ_SCのクロック周期ｔを用い
る。またここで遅延素子２３の遅延時間ｄ１＝１３ｔ、
遅延素子２４の遅延時間ｄ２＝３ｔである。ラインメモ
リ５は水平有効走査期間の映像信号に相当する７６８画
素を記憶する。１Ｈ＝９１０ｔである。入力映像信号、
出力映像信号の各水平有効走査期間が終了すると、対応
するイネーブルパルスＬＷＥ、ＬＲＥはＬｏｗレベルに
なり、アドレスカウンタはアドレスのインクリメントを
停止するので、アドレスカウンタの値は実在アドレスに
対応するＹ＝１〜７６８の範囲内である。つまり実際に
は、Ｙ＝７６９〜９１０の範囲の値は存在しない。図面
においては説明の都合上、各データ線を水平帰線期間に
相当する、仮想上のアドレス範囲Ｙ＝７６９〜９１０に
延長して描いている。なお、実際の表示装置において
は、１水平走査期間の始端及び終端部分を表示しないも
のも多い。本出願における水平帰線期間は上述のような
場合における表示が行われない期間も含むものとする。

【００２１】データ線４０、４１はそれぞれ第ｎ、第
（ｎ＋１）水平走査線の書き込みデータを表し、データ
線４２、４３、４４、４５は読み出しデータを表す。ｍ
を整数として、書き込み動作は、遅延素子２３により、
ｍＨ＋（ｄ１＋ｄ２）に開始され、周期１Ｈを有する。
読み出し動作は、ｍＨ／２＋ｄ１に開始され、周期１／
２Ｈを有する。読み出しデータ４３の読み出し動作は、
書き込みデータ４０の書き込み動作のアドレスを水平帰
線期間に相当する仮想上のアドレスＹ＝９０４で追い越
す。すなわち、本発明を実施したこの映像信号変換装置
１では、上述のように、アドレス追い越しが画面に表示
される水平有効走査期間内では起こらない。そのため、
読み出しデータ４２は不図示の第（ｎ−１）水平走査線
のみ、読み出しデータ４３、４４は書き込みデータ４０
である第ｎ水平走査線のみ、読み出しデータ４５は書き
込みデータ４１である第（ｎ＋１）水平走査線のみのデ
ータを含む。よって、従来技術で問題となった、読み出
しデータがアドレス追い越しの前後で隣接する水平走査
線の映像信号となること、に起因する画像劣化を生じな
い。ここで述べた、アドレス追い越しが水平帰線期間に
相当する仮想上のアドレスで起こるということは、書き
込みデータ（入力映像信号）である単密度映像信号の各
水平帰線期間が、読み出しデータ（出力映像信号）であ
る倍密度映像信号の水平帰線期間を１つ包含するという
ことに等しい。

【００２２】上記両水平帰線期間の相対的な位置関係
は、ラインメモリ５の書き込み、読み込みをそれぞれ起
動するタイミングパルス間の位相差で決まり、これは遅
延素子２４の遅延時間ｄ２によって決定される。遅延時
間ｄ２＝１〜７１ｔとすることができる。書き込み動
作、読み込み動作は周期的繰り返しであるので、遅延素
子２４、２６の代わりに、読み出し動作側のパルスＬＲ
Ｅ、ＬＲＲＳＴに３８４ｔ〜４５４ｔの遅延を挿入して
も、前記両動作間に同様の位相ずれが生じる。しかし、
本映像信号変換装置では、遅延素子の遅延時間が短いと
いう点で好適な、書き込み動作側を遅延させる場合を説
明した。

【００２３】従来は倍密度化変換に２つのラインメモリ
を要していた。これに対し映像信号変換装置１は、以
上、図２、図３を用いて説明したように、その変換を１
つのラインメモリ５で行うことができる。

【００２４】ラインメモリ８を用いた単密度化変換は、
従来と変わるところがないので説明を省略する。

【００２５】［実施形態２］図４は、本発明の第２の実
施形態である単密度／倍密度の映像信号変換処理回路の
ブロック図である。図１の回路と類似の構成であるの
で、図４には図１において対応する要素の符号に６０加
算した符号を付し、以下両回路の差異を中心に説明す
る。映像信号変換装置６１は、ラインメモリ６５を用い
て、倍密度化変換と単密度化変換との双方を行う。な
お、この実施形態２では倍密度変換部２０を含めてライ
ンメモリ６５と表している。タイミングジェネレータ６
９は、ラインメモリ６５を駆動するパルスを、後に説明
するように倍密度化変換と単密度化変換とで切り換えて
発生する点が、第１の実施形態と異なる。この映像信号
変換処理回路で用いている映像信号変換装置６１におけ
る本発明による特徴は、倍密度化変換を第１の実施形態
同様、１つのラインメモリ６５で行うとともに、駆動パ
ルスを切り換えるだけで、そのラインメモリ６５で単密
度化変換も行う点にある。

【００２６】図２のブロック構成は、本実施形態のライ
ンメモリ６５に関しても同じである。但し、タイミング
ジェネレータが倍密度化変換と単密度化変換とでパルス
を切り換える機構を有している点だけが違う。よって、
以下区別のため、本実施形態のタイミングジェネレータ
を不図示であるがタイミングジェネレータ６９とし、図
２を援用して、ラインメモリ６５に供給される駆動パル
スを説明する。

【００２７】倍密度化変換において、タイミングジェネ
レータ６９から各クロック線に出力されるパルスは第１
の実施形態で説明したものと同じである。つまりＬＷＣ
ＬＫに対しては周波数４Ｆ_SC、ＬＲＣＬＫに対しては周
波数８Ｆ_SCのクロックが出力される。ＬＷＥに対しては
１Ｈの周期で単密度映像信号の１水平有効走査期間のパ
ルス幅、またＬＲＥに対しては１／２Ｈの周期で倍密度
映像信号の１水平有効走査期間のパルス幅のパルスが出
力される。ＬＷＲＳＴ、ＬＲＲＳＴに対しては、それぞ
れ対応するイネーブルパルスの立ち上がりに同期してパ
ルスが出力される。

【００２８】さて、単密度化変換における駆動パルスは
以下のように切り換えられる。つまりＬＷＣＬＫに対し
ては周波数８Ｆ_SC、ＬＲＣＬＫに対しては周波数４Ｆ_SC
のクロックが出力される。ＬＷＥに対しては１Ｈの周期
で倍密度映像信号の１水平有効走査期間のパルス幅、ま
たＬＲＥに対しては１Ｈの周期で単密度映像信号の１水
平有効走査期間のパルス幅のパルスが出力される。ＬＷ
ＲＳＴ、ＬＲＲＳＴに対しては、それぞれ対応するイネ
ーブルパルスの立ち上がりに応答してパルスが出力され
る。

【００２９】図５は、入／出力映像信号に応じて書き込
み／読み出しクロックを切り換えるクロック切替手段で
ある、クロック切り換え器のブロック図である。このク
ロック切り換え器はタイミングジェネレータ６９内に設
けられている。基準クロック８０の周波数は８Ｆ_SCであ
り、これを分周器８１で周波数４Ｆ_SCに分周する。８Ｆ
_SC、４Ｆ_SCの両クロックは位相補償器８２、８３で同期
させられてから、セレクタ８４を経由して、ラインメモ
リ書き込みクロックＬＷＣＬＫ、読み出しクロックＬＲ
ＣＬＫに出力される。これら出力先は、モード選択信号
８５でセレクタ８４を切り換えることにより変更でき
る。具体的には、倍密度化変換では、ＬＷＣＬＫに４Ｆ
_SC、ＬＲＣＬＫに８Ｆ_SCを出力し、単密度化変換ではＬ
ＷＣＬＫに８Ｆ_SC、ＬＲＣＬＫに４Ｆ_SCを出力するよう
に切り換える。ドライバ８６、８７は、出力負荷に対し
て十分な駆動能力を持たせるために設けられている。

【００３０】図６は、単密度化変換におけるラインメモ
リ６５に対する書き込み、読み出し動作を示すタイミン
グチャートである。表記方法は図３と同じである。また
上記パルスの切り換え以外の、例えば遅延素子の遅延時
間等の回路条件は第１の実施形態と同じである。ここ
で、実施形態１と同じく、遅延素子２３の遅延時間ｄ１
＝１３ｔ、遅延素子２４の遅延時間ｄ２＝３ｔであり、
ラインメモリ６５は水平有効走査期間の映像信号に相当
する７６８画素を記憶し、また１Ｈ＝９１０ｔである。
単密度化変換においては、タイミングジェネレータ６９
は、ＬＷＥをＬＲＥに対して１／２Ｈずれたタイミング
でＨｉｇｈレベルとし、倍密度映像信号の水平有効走査
期間後Ｌｏｗレベルに戻るように制御する。これによっ
て書き込みデータ１００、１０１として図示した如く、
１水平走査線おきに倍密度映像信号が、ラインメモリ６
５のアドレスＹ＝１〜７６８に書き込まれる。データ線
１０２、１０３は読み出しデータである。書き込みデー
タ１００は単密度映像信号の読み出しデータ１０３とし
て読み出される。ｍを整数として、書き込み動作は、遅
延素子２３により、（ｍ＋１／２）Ｈ＋（ｄ１＋ｄ２）
に開始され、読み出し動作は、ｍＨ／２＋ｄ１に開始さ
れ、両動作とも周期１Ｈを有する。ＬＷＥをＬＲＥに対
して１／２Ｈ遅らせたことにより、ラインメモリアドレ
ス上において、書き込み動作が読み出し動作を追い越す
ことはないので、既に述べた画像劣化を生じることはな
い。倍密度化変換のタイミングチャートは図３と同じで
あるので省略する。また変換動作も実施形態１で説明し
たところと同一であるので省略する。

【００３１】従来の単密度／倍密度の双方向の映像信号
変換装置は、倍密度化変換用に２つのラインメモリを有
するとともに、これとは別に単密度化変換用に１つのラ
インメモリを有しており、合計３つのラインメモリを使
用していた。これに対し映像信号変換装置６１は、以上
説明したように、双方向の変換を１つのラインメモリ５
で行うことができる。

【００３２】

【発明の効果】本発明の請求項１の映像信号変換装置に
よれば、倍密度化変換に際して必要なラインメモリ数は
１つである。従来はラインメモリを２つ要していたの
で、本発明により映像信号変換装置の回路規模を縮小で
きるという効果が得られる。

【００３３】本発明の請求項２の映像信号変換装置によ
れば、単密度化変換／倍密度化変換の双方向を行うのに
必要なラインメモリ数は１つである。従来はラインメモ
リを３つ要していたので、本発明により映像信号変換装
置の回路規模を縮小できるという効果が得られる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態である映像信号変換
処理回路のブロック図である。

【図２】 倍密度化変換に係わる部分のブロック図であ
る。

【図３】 倍密度化変換における書き込み、読み出し動
作を示すタイミングチャートである。

【図４】 本発明の第２の実施形態である映像信号変換
処理回路のブロック図である。

【図５】 クロック切り換え器のブロック図である。

【図６】 単密度化変換における書き込み、読み出し動
作を示すタイミングチャートである。

【図７】 従来の映像信号変換処理回路のブロック図で
ある。

【図８】 従来の倍密度化変換における書き込み、読み
出し動作を示すタイミングチャートである。

【図９】 従来の問題点を示すタイミングチャートであ
る。

【図１０】 従来の単密度化変換における書き込み、読
み出し動作を示すタイミングチャートである。

【符号の説明】

１，６１，１２１ 映像信号変換装置、２，１２２ 入
力映像信号、３，１２３ 入力切替スイッチ、４，１２
４ 外部モニター出力用単密度映像信号処理回路、５，
８，６５，１２５，１２６，１２８ ラインメモリ、
７，１２７ ディスプレイ表示用倍密度映像信号処理回
路、９ タイミングジェネレータ、２１フィールドメモ
リ、２３，２４ 遅延素子、２５ 出力映像信号、４
０，４１，１００，１０１，１４０，１４３，１６３，
１８０ 書き込みデータ、４３，４４，１０３，１４
１，１４２，１６２，１８２ 読み出しデータ、８０
基準クロック、８１ 分周器、８４ セレクタ、８５
モード選択信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 英昭 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 澤田 繁 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクター株式会社内 (72)発明者 堀田 照男 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクター株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １水平走査線の映像信号を格納でき、該
   映像信号の書き込み動作と読み出し動作とを並列に行う
   ことができるラインメモリを備え、第１のクロックに同
   期した入力映像信号を、第１のクロックの２倍の周波数
   の倍速クロックに同期した出力映像信号に変換する映像
   信号変換装置において、 入力映像信号の１水平走査線期間毎に起動され、第１の
   クロックに同期して、ラインメモリに１水平走査線の入
   力映像信号を書き込む書き込み手段と、 入力映像信号の１／２水平走査線期間毎に起動され、倍
   速クロックに同期して、ラインメモリから１水平走査線
   の出力映像信号を読み出す読み出し手段と、 入力映像信号の水平帰線期間が出力映像信号の水平帰線
   期間を包含するように、書き込み手段を起動するタイミ
   ングパルスと読み込み手段を起動するタイミングパルス
   との間に位相差を持たせて、これら両タイミングパルス
   を供給する起動パルス供給手段と、 を有することを特徴とする映像信号変換装置。
2. 【請求項２】 １水平走査線の映像信号を格納でき、該
   映像信号の書き込み動作と読み出し動作とを並列に行う
   ことができるラインメモリを備え、第１のクロックに同
   期する単密度映像信号と第１のクロックの２倍の周波数
   の倍速クロックに同期する倍密度映像信号とを相互に変
   換する映像信号変換装置において、 入力される映像信号に応じて書き込みクロック及び読み
   出しクロックの周波数を切り換えるクロック切替手段
   と、 入力映像信号の１水平走査線期間毎に起動され、書き込
   みクロックに同期して、ラインメモリに１水平走査線の
   入力映像信号を書き込む書き込み手段と、 出力映像信号の１水平走査線期間毎に起動され、読み出
   しクロックに同期して、ラインメモリから１水平走査線
   の出力映像信号を読み出す読み出し手段と、 倍密度映像信号の水平帰線期間が単密度映像信号の水平
   帰線期間を包含するように、書き込み手段を起動するタ
   イミングパルスと読み込み手段を起動するタイミングパ
   ルスとの間に位相差を持たせて、これら両タイミングパ
   ルスを供給する起動パルス供給手段と、 を有することを特徴とする映像信号変換装置。