JPH0362738A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH0362738A JPH0362738A JP1198883A JP19888389A JPH0362738A JP H0362738 A JPH0362738 A JP H0362738A JP 1198883 A JP1198883 A JP 1198883A JP 19888389 A JP19888389 A JP 19888389A JP H0362738 A JPH0362738 A JP H0362738A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- multiplier
- adder
- processing
- galois field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004615 ingredient Substances 0.000 claims 1
- 208000011580 syndromic disease Diseases 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 235000007911 Anacolosa luzoniensis Nutrition 0.000 description 1
- 244000217177 Anacolosa luzoniensis Species 0.000 description 1
- JJWXGBABENFUNJ-WDSKDSINSA-N N-(gamma-L-glutamyl)-L-alaninol zwitterion Chemical compound OC[C@H](C)NC(=O)CC[C@H]([NH3+])C([O-])=O JJWXGBABENFUNJ-WDSKDSINSA-N 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A産業上の利用分野
本発明は演算装置に関し、例えばリードソロモン(Re
ed Solomon)符号を用いた誤り訂正装置の演
算処理を実行するものに適用して好適なものである。
ed Solomon)符号を用いた誤り訂正装置の演
算処理を実行するものに適用して好適なものである。
B発明の概要
本発明は、演算装置において、同一ブロック中にそれぞ
れガロア体上の乗算及び加算処理を実行する乗算器及び
加算器を設けるようにしたことにより、ベクトル演算処
理の演算ステップ及び演算時間を短縮化し得る。
れガロア体上の乗算及び加算処理を実行する乗算器及び
加算器を設けるようにしたことにより、ベクトル演算処
理の演算ステップ及び演算時間を短縮化し得る。
C従来の技術
従来、例えば情報伝送装置においては、伝送対象となる
ディジタルデータにリードソロモン符号を付加して伝送
し、受側で伝送されたディジタルデータについてリード
ソロモン符号を用いた誤り訂正を行うことにより、伝送
誤りを有効に防止するようになされている。
ディジタルデータにリードソロモン符号を付加して伝送
し、受側で伝送されたディジタルデータについてリード
ソロモン符号を用いた誤り訂正を行うことにより、伝送
誤りを有効に防止するようになされている。
このリードソロモン符号を用いた誤り訂正装置において
は、例えばGF [2’3等でなるガロア体(GALO
IS field)上の演算処理を行うようになれてい
る。
は、例えばGF [2’3等でなるガロア体(GALO
IS field)上の演算処理を行うようになれてい
る。
このような場合、回路規模の点からベクトル演算の手法
が多用されており、従来演算子に相当する乗算及び加算
を独立した演算ステップとして、それぞれ乗算及び加算
を実行する乗算器及び加算器を別個に設けることにより
個々の計算式の演算を行うようになされている。
が多用されており、従来演算子に相当する乗算及び加算
を独立した演算ステップとして、それぞれ乗算及び加算
を実行する乗算器及び加算器を別個に設けることにより
個々の計算式の演算を行うようになされている。
すなわち、例えばリードソロモン符号を用いてディジタ
ルデータのワード単位に誤り訂正(これをワードコレク
ションと呼ぶ)を行う誤り訂正装置において、2ワード
コレクシヨンに必要なパラメータA2は、シンドローム
5O5S1、S2を用いて、次式 %式%(1) で表され、従来この演算を実現するため、第4図に示す
ように、ガロア体上の乗算処理を実行する第1及び第2
の乗算器1及び2と、ガロア体上の加算処理を実行する
加算器3とを用いた誤り訂正装置f4が用いられている
。
ルデータのワード単位に誤り訂正(これをワードコレク
ションと呼ぶ)を行う誤り訂正装置において、2ワード
コレクシヨンに必要なパラメータA2は、シンドローム
5O5S1、S2を用いて、次式 %式%(1) で表され、従来この演算を実現するため、第4図に示す
ように、ガロア体上の乗算処理を実行する第1及び第2
の乗算器1及び2と、ガロア体上の加算処理を実行する
加算器3とを用いた誤り訂正装置f4が用いられている
。
すなわちこの誤り訂正装置4においては、それぞれシン
ドローム5O1S1、S2が、第1及び第2のレジスタ
回路5及び6から送出される第1及び第2のレジスタ出
力R1及びR2と共に入力選択回路7に入力されている
。
ドローム5O1S1、S2が、第1及び第2のレジスタ
回路5及び6から送出される第1及び第2のレジスタ出
力R1及びR2と共に入力選択回路7に入力されている
。
この入力選択回路7は、制御回路(図示せず)の制?i
lによって、シンドロームSo、、Sl、32と、レジ
スタ出力R1、R2との内、何れか2つを選択して、そ
れぞれ乗算器1.2又は加算器3に供給する。
lによって、シンドロームSo、、Sl、32と、レジ
スタ出力R1、R2との内、何れか2つを選択して、そ
れぞれ乗算器1.2又は加算器3に供給する。
また乗算器1.2及び加算器3の演算結果でなる第1及
び第2の乗算出力M1及びM2と加算出力ADが、それ
ぞれ出力選択回路8に人力される。
び第2の乗算出力M1及びM2と加算出力ADが、それ
ぞれ出力選択回路8に人力される。
この出力選択回路8は、制御回路の制御によって、乗算
出力M1、M2と加算出力ADを選択して、第1又は第
2のレジスタ回路5又は6にそれぞれ出力する。
出力M1、M2と加算出力ADを選択して、第1又は第
2のレジスタ回路5又は6にそれぞれ出力する。
このような構成でこの誤り訂正装置4は、第5図に示す
ように、(1)式の演算処理にクロックCKの2クロッ
ク周期分を要し、まず前半の1クロック周期の間乗算処
理PRMを実行し、続く後半の1クロック周期の間加算
処理PRAを実行するようになされている。
ように、(1)式の演算処理にクロックCKの2クロッ
ク周期分を要し、まず前半の1クロック周期の間乗算処
理PRMを実行し、続く後半の1クロック周期の間加算
処理PRAを実行するようになされている。
すなわち、乗算処理PRMとしては、まず入力選択回路
7を制御して、第1の乗算器1にシンドロームSO及び
S2を人力すると共に、第2の乗算器2にシンドローム
S1及びSlを入力し、続いて出力選択回路8を制御し
て、第1及び第2の乗算出力M1及びM2を、それぞれ
第1及び第2のレジスタ回路5及び6に送出する。
7を制御して、第1の乗算器1にシンドロームSO及び
S2を人力すると共に、第2の乗算器2にシンドローム
S1及びSlを入力し、続いて出力選択回路8を制御し
て、第1及び第2の乗算出力M1及びM2を、それぞれ
第1及び第2のレジスタ回路5及び6に送出する。
続く加算処理PRAとしては、まず人力選択回路7を制
御して、加算器3に第1及び第2のレジスタ回路5及び
6のレジスタ出力R1及びR2を人力し、続いて出力選
択回路8を制御して、加算出力ADを第1のレジスタ回
路5に送出し、このようにして、第1のレジスタ回路5
から(1)式について上述した演算処理結果でなる、2
ワードコレクシヨンに必要なパラメータA2を送出する
ようになされている。
御して、加算器3に第1及び第2のレジスタ回路5及び
6のレジスタ出力R1及びR2を人力し、続いて出力選
択回路8を制御して、加算出力ADを第1のレジスタ回
路5に送出し、このようにして、第1のレジスタ回路5
から(1)式について上述した演算処理結果でなる、2
ワードコレクシヨンに必要なパラメータA2を送出する
ようになされている。
D発明が解決しようとする問題点
ところで上述のような誤り訂正装置4において、第1及
び第2の乗算器l及び2ば、ガロア体(例5 えばOF C2’) )上の乗算を行うため、イクスク
ルーシプオア(EOR)ゲート77個とナンド(NAN
D)ゲート64個を要し、これに対して加算器3は、イ
クスクルーシプオア(EOR)ゲート8個のみで構成さ
れている。
び第2の乗算器l及び2ば、ガロア体(例5 えばOF C2’) )上の乗算を行うため、イクスク
ルーシプオア(EOR)ゲート77個とナンド(NAN
D)ゲート64個を要し、これに対して加算器3は、イ
クスクルーシプオア(EOR)ゲート8個のみで構成さ
れている。
またこれに加えて、第5図(B)に示すように、乗算処
理PRMに比較して、加算処理PRAは数分のl程度の
短時間で処理することができ、乗算処理PRM及び加算
処理PRAを、それぞれ独立した演算ステップにすると
、加算処理PRAにおけるロス時間が長時間化すると共
に誤り訂正演算全体に要する演算ステップ数も多くなる
問題があった。
理PRMに比較して、加算処理PRAは数分のl程度の
短時間で処理することができ、乗算処理PRM及び加算
処理PRAを、それぞれ独立した演算ステップにすると
、加算処理PRAにおけるロス時間が長時間化すると共
に誤り訂正演算全体に要する演算ステップ数も多くなる
問題があった。
本発明は以上の点を考慮してなされたもので、ガロア体
上のベクトル演算処理の演算ステップ及び演算時間を格
段的に短縮化し得る演算装置を提案しようとするもので
ある。
上のベクトル演算処理の演算ステップ及び演算時間を格
段的に短縮化し得る演算装置を提案しようとするもので
ある。
E問題点を解決するための手段
かかる問題点を解決するため本発明においては、ガロア
体上での演算を行う演算装置10において、同一ブロッ
ク中にガロア体上の乗算処理を実行する乗算器】、2と
、ガロア体上の加算処理を実行する加算器3とを設ける
ようにした。
体上での演算を行う演算装置10において、同一ブロッ
ク中にガロア体上の乗算処理を実行する乗算器】、2と
、ガロア体上の加算処理を実行する加算器3とを設ける
ようにした。
1作用
同一ブロック中にそれぞれガロア体上の乗算及び加算処
理を実行する乗算器1.2及び加算器3を設けるように
したことにより、ベクトル演算処理を同一演算ステップ
内に実行することができ、かくして、ベクトル演算処理
の演算時間を短縮化し得る。
理を実行する乗算器1.2及び加算器3を設けるように
したことにより、ベクトル演算処理を同一演算ステップ
内に実行することができ、かくして、ベクトル演算処理
の演算時間を短縮化し得る。
G実施例
以下図面について、本発明の一実施例を詳述する。
(G1)演算装置の構成
第4図との対応部分に同一符号を付して示す第1図にお
いて、10は全体として演算装置を示し、同一ブロック
内にガロア体上の乗算処理を実行する第1及び第2の乗
算器1及び2と、ガロア体上の加算処理を実行する加算
器3とを含んで構成されている。
いて、10は全体として演算装置を示し、同一ブロック
内にガロア体上の乗算処理を実行する第1及び第2の乗
算器1及び2と、ガロア体上の加算処理を実行する加算
器3とを含んで構成されている。
この演算装置10の場合、ガロア体(例えばGF (2
”) )テナル第1、第2、第3及び第4のデータGA
、GB、、GC及びCDの内、第1及び第2のデータG
A及びGBが、それぞれ第1の乗算器1に人力され、ま
た第3及び第4のデータGC及びCDがそれぞれ第2の
乗算器2に入力される。
”) )テナル第1、第2、第3及び第4のデータGA
、GB、、GC及びCDの内、第1及び第2のデータG
A及びGBが、それぞれ第1の乗算器1に人力され、ま
た第3及び第4のデータGC及びCDがそれぞれ第2の
乗算器2に入力される。
また、第1及び第2の乗算器1及び2の演算結果でなる
第1及び第2の乗算出力MIO及びMllが、それぞれ
加算器3に入力され、この演算結果でなる加算出力AD
IOが演算装置10の演算出力ORとして送出される。
第1及び第2の乗算出力MIO及びMllが、それぞれ
加算器3に入力され、この演算結果でなる加算出力AD
IOが演算装置10の演算出力ORとして送出される。
このようにして、この演算装置10の場合、ガロア体で
なる第1〜第4のデータGA〜GDについて、次式 %式%(2) で表される演算パターンの演算処理を1演算ステツプで
実行し得るようになされている。
なる第1〜第4のデータGA〜GDについて、次式 %式%(2) で表される演算パターンの演算処理を1演算ステツプで
実行し得るようになされている。
なおこの実施例の場合、クロックCKの周期は乗算処理
PRM(第5図(B))に要する時間に、加算処理PR
Aに要する時間を加えた時間より長い時間に選定されて
おり、これにより、クロックCKのIクロック周期分の
時間で、(2)式の演算処理を実行し得るようになされ
ている。
PRM(第5図(B))に要する時間に、加算処理PR
Aに要する時間を加えた時間より長い時間に選定されて
おり、これにより、クロックCKのIクロック周期分の
時間で、(2)式の演算処理を実行し得るようになされ
ている。
以上の構成によれば、1ブロツク内にガロア体上の演算
処理を実行する乗算器1.2及び加算器3を設け、第1
及び第2の乗算器1.2の乗算結果を加算器3において
加算するようにしたことにより、演算ステップ及び演算
時間を格段的に短縮化し得る演算装置を実現できる。
処理を実行する乗算器1.2及び加算器3を設け、第1
及び第2の乗算器1.2の乗算結果を加算器3において
加算するようにしたことにより、演算ステップ及び演算
時間を格段的に短縮化し得る演算装置を実現できる。
(G2)演算装置を用いた誤り訂正装置第1図との対応
部分に同一符号を付して示す第2図において、11は全
体として本発明による演算装置10を用いた誤り訂正装
置を示し、シンドローム5O1S1、S2が入力選択回
路12に入力されている。
部分に同一符号を付して示す第2図において、11は全
体として本発明による演算装置10を用いた誤り訂正装
置を示し、シンドローム5O1S1、S2が入力選択回
路12に入力されている。
9
この入力選択回路12は、制御回路(図示せず)の制御
によって、シンドロームSo、SL、S2の内、何れか
2つをそれぞれ選択して、演算装置10の第1及び第2
の乗算器1及び2に供給し、その演算出力GRが、レジ
スタ回路13を介して送出される。
によって、シンドロームSo、SL、S2の内、何れか
2つをそれぞれ選択して、演算装置10の第1及び第2
の乗算器1及び2に供給し、その演算出力GRが、レジ
スタ回路13を介して送出される。
以上の構成において、この誤り訂正装置11は、第3図
に示すように、(1)式の演算処理をクロックCKの1
クロック周期分で実行し得るようになされている。
に示すように、(1)式の演算処理をクロックCKの1
クロック周期分で実行し得るようになされている。
すなわち、この誤り訂正装置11は、まず人力選択回路
12を制御して、演算装置10の第1の乗算器1にシン
ドロームSO及びS2を入力すると共に、第2の乗算器
2にシンドロームS1及びSlを入力する。
12を制御して、演算装置10の第1の乗算器1にシン
ドロームSO及びS2を入力すると共に、第2の乗算器
2にシンドロームS1及びSlを入力する。
これにより演算装置10は、シンドローム5O1S1、
S2を(2)式に代入して、次式GR=SOxS2+5
1xS1 ・・・・・・ (3)で表わされる演算
処理を1演算ステツプで実行す=10 る。
S2を(2)式に代入して、次式GR=SOxS2+5
1xS1 ・・・・・・ (3)で表わされる演算
処理を1演算ステツプで実行す=10 る。
このようにして、この誤り訂正装置11においては、2
ワードコレクシヨンに必要なパラメータA2を得るよう
になされている。
ワードコレクシヨンに必要なパラメータA2を得るよう
になされている。
以上の構成によれば、1ブロツク内にガロア体上の演算
処理を実行する乗算器1.2及び加算器3を設け、第1
及び第2の乗算器1.2の乗算結果MIO及びMllを
加算器3において加算するようにしたことにより、1演
算ステツプで2ワードコレクシヨンに必要なパラメータ
A2を算出し得る誤り訂正装置11を実現できる。
処理を実行する乗算器1.2及び加算器3を設け、第1
及び第2の乗算器1.2の乗算結果MIO及びMllを
加算器3において加算するようにしたことにより、1演
算ステツプで2ワードコレクシヨンに必要なパラメータ
A2を算出し得る誤り訂正装置11を実現できる。
さらに本発明による誤り訂正装置11を用いて、2ワー
ドコレクシヨンの全演算処理を行えば、従来に比較して
、約15ステップ分短い演算ステップで演算処理を実行
でき、その分演算時間を短縮化し得る。
ドコレクシヨンの全演算処理を行えば、従来に比較して
、約15ステップ分短い演算ステップで演算処理を実行
でき、その分演算時間を短縮化し得る。
(G3)他の実施例
(1)上述の実施例においては、本発明による演算装置
10を、2ワードコレクシヨンに必要なパラメータA2
を算出する誤り訂正装置11に用いた場合について述べ
たが、本発明はこれに限らず、3ワードコレクシヨンや
10イレージヤコレクシヨン等の演算処理にも同様に適
用でき、演算数が格段的に多い演算について使用すれば
一段と演算ステップ及び演算時間を短縮化し得る。
10を、2ワードコレクシヨンに必要なパラメータA2
を算出する誤り訂正装置11に用いた場合について述べ
たが、本発明はこれに限らず、3ワードコレクシヨンや
10イレージヤコレクシヨン等の演算処理にも同様に適
用でき、演算数が格段的に多い演算について使用すれば
一段と演算ステップ及び演算時間を短縮化し得る。
(2)上述の実施例においては、本発明による演算装置
10を用いて、(2)式について上述した演算ハターン
を実現するものについて述べたが、演算装置10はこれ
に限らず、例えばガロア体、でなる第3又は第4のデー
タGC又はCDを値「0」とすれば単独の乗算器、また
第1又は第2のデータGA又はCB及び第3又は第4の
データGC又はCDを値「1」とすれば単独の加算器と
して利用し得る。
10を用いて、(2)式について上述した演算ハターン
を実現するものについて述べたが、演算装置10はこれ
に限らず、例えばガロア体、でなる第3又は第4のデー
タGC又はCDを値「0」とすれば単独の乗算器、また
第1又は第2のデータGA又はCB及び第3又は第4の
データGC又はCDを値「1」とすれば単独の加算器と
して利用し得る。
(3)上述の実施例においては、本発明をリードソロモ
ン符号を用いた誤り訂正装置の演算装置に適用した場合
について述べたが、本発明はこれに限らず、ガロア体上
の演算処理を行う演算装置に広く適用して好適なもので
ある。
ン符号を用いた誤り訂正装置の演算装置に適用した場合
について述べたが、本発明はこれに限らず、ガロア体上
の演算処理を行う演算装置に広く適用して好適なもので
ある。
H発明の効果
上述のように本発明によれば、同一ブロック中にそれぞ
れガロア体上の乗算及び加算処理を実行する乗算器及び
加算器を設け、ベクトル演算処理を同一演算ステップ内
に実行するようにしたことにより、ベクトル演算処理の
演算ステップ及び演算時間を格段的に短縮化し得る演算
装置を実現できる。
れガロア体上の乗算及び加算処理を実行する乗算器及び
加算器を設け、ベクトル演算処理を同一演算ステップ内
に実行するようにしたことにより、ベクトル演算処理の
演算ステップ及び演算時間を格段的に短縮化し得る演算
装置を実現できる。
第1図は本発明の一実施例による演算装置を示すブロッ
ク図、第2図はその演算装置を用いた誤り訂正装置を示
すブロック図、第3図はその動作の説明に供するタイミ
ングチャート、第4図は従来の誤り訂正装置を示すブロ
ック図、第5図はその動作の説明に供するタイミングチ
ャートである。 1.2・・・・・・乗算器、3・・・・・・加算器、4
.11・・・・・・誤り訂正装置、5.6.13・・・
・・・レジスタ回路、7.12・・・・・・人力選択回
路、8・・・・・・出力選択回路、10・・・・・・演
算装置。 = 13−
ク図、第2図はその演算装置を用いた誤り訂正装置を示
すブロック図、第3図はその動作の説明に供するタイミ
ングチャート、第4図は従来の誤り訂正装置を示すブロ
ック図、第5図はその動作の説明に供するタイミングチ
ャートである。 1.2・・・・・・乗算器、3・・・・・・加算器、4
.11・・・・・・誤り訂正装置、5.6.13・・・
・・・レジスタ回路、7.12・・・・・・人力選択回
路、8・・・・・・出力選択回路、10・・・・・・演
算装置。 = 13−
Claims (1)
- 【特許請求の範囲】 ガロア体上での演算を行う演算装置において、同一ブロ
ック中に上記ガロア体上の乗算処理を実行する乗算器と
、 上記ガロア体上の加算処理を実行する加算器とを具え、
ベクトル演算処理を同一演算ステップ内に実行するよう
にした ことを特徴とする演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01198883A JP3131969B2 (ja) | 1989-07-31 | 1989-07-31 | 演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01198883A JP3131969B2 (ja) | 1989-07-31 | 1989-07-31 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0362738A true JPH0362738A (ja) | 1991-03-18 |
JP3131969B2 JP3131969B2 (ja) | 2001-02-05 |
Family
ID=16398515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01198883A Expired - Fee Related JP3131969B2 (ja) | 1989-07-31 | 1989-07-31 | 演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3131969B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5604005A (en) * | 1993-10-19 | 1997-02-18 | Tdk Corporation | Magneto-optical disc |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3275816B2 (ja) | 1998-01-14 | 2002-04-22 | 日本電気株式会社 | 記号列検索方法及び記号列検索装置並びに記号列検索プログラムを記録した記録媒体 |
-
1989
- 1989-07-31 JP JP01198883A patent/JP3131969B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5604005A (en) * | 1993-10-19 | 1997-02-18 | Tdk Corporation | Magneto-optical disc |
Also Published As
Publication number | Publication date |
---|---|
JP3131969B2 (ja) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3232602B2 (ja) | ユークリッドの互除回路 | |
US4751704A (en) | Method and apparatus for decoding BCH code | |
JPS6068433A (ja) | 並列乗算回路 | |
JPH0362738A (ja) | 演算装置 | |
JP3126973B2 (ja) | 誤り訂正処理装置 | |
JPS58132837A (ja) | 10進除算装置 | |
JP2991788B2 (ja) | 復号器 | |
JPH0383127A (ja) | 10進除算器 | |
JPH0778748B2 (ja) | ガロア体演算ユニット | |
JP2570251B2 (ja) | 有限体の演算回路 | |
JPH02284225A (ja) | 演算処理装置 | |
JPS60247736A (ja) | 除算回路 | |
JP2989829B2 (ja) | ベクトル処理方法 | |
JP2611721B2 (ja) | イレージャロケーション多項式乗算回路 | |
JPH05308294A (ja) | 誤り訂正装置および訂正方法 | |
JPH0642632B2 (ja) | ガロア体上の演算装置 | |
SU960806A1 (ru) | Устройство дл вычислени многочленов | |
JPS635928B2 (ja) | ||
JPS5880769A (ja) | ガロア体における除算装置 | |
JPH01237831A (ja) | 除算装置 | |
JPH071876B2 (ja) | Bch符号の復号装置 | |
JPS6269728A (ja) | 誤り訂正回路 | |
JPH01157129A (ja) | 演算装置 | |
JPH08153086A (ja) | プロセッサ | |
JPH0635678A (ja) | 十進除算回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |