JPH0362738A

JPH0362738A - 演算装置

Info

Publication number: JPH0362738A
Application number: JP1198883A
Authority: JP
Inventors: Takashi Watanabe; 孝志渡辺; Shinji Aoki; 信二青木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1991-03-18
Anticipated expiration: 2016-02-05
Also published as: JP3131969B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ産業上の利用分野本発明は演算装置に関し、例えばリードソロモン（Ｒｅ
ｅｄ　Ｓｏｌｏｍｏｎ）符号を用いた誤り訂正装置の演
算処理を実行するものに適用して好適なものである。

Ｂ発明の概要本発明は、演算装置において、同一ブロック中にそれぞ
れガロア体上の乗算及び加算処理を実行する乗算器及び
加算器を設けるようにしたことにより、ベクトル演算処
理の演算ステップ及び演算時間を短縮化し得る。

Ｃ従来の技術従来、例えば情報伝送装置においては、伝送対象となる
ディジタルデータにリードソロモン符号を付加して伝送
し、受側で伝送されたディジタルデータについてリード
ソロモン符号を用いた誤り訂正を行うことにより、伝送
誤りを有効に防止するようになされている。

このリードソロモン符号を用いた誤り訂正装置において
は、例えばＧＦ　［２’３等でなるガロア体（ＧＡＬＯ
ＩＳ　ｆｉｅｌｄ）上の演算処理を行うようになれてい
る。

このような場合、回路規模の点からベクトル演算の手法
が多用されており、従来演算子に相当する乗算及び加算
を独立した演算ステップとして、それぞれ乗算及び加算
を実行する乗算器及び加算器を別個に設けることにより
個々の計算式の演算を行うようになされている。

すなわち、例えばリードソロモン符号を用いてディジタ
ルデータのワード単位に誤り訂正（これをワードコレク
ションと呼ぶ）を行う誤り訂正装置において、２ワード
コレクシヨンに必要なパラメータＡ２は、シンドローム
５Ｏ５Ｓ１、Ｓ２を用いて、次式％式％（１）で表され、従来この演算を実現するため、第４図に示す
ように、ガロア体上の乗算処理を実行する第１及び第２
の乗算器１及び２と、ガロア体上の加算処理を実行する
加算器３とを用いた誤り訂正装置ｆ４が用いられている
。

すなわちこの誤り訂正装置４においては、それぞれシン
ドローム５Ｏ１Ｓ１、Ｓ２が、第１及び第２のレジスタ
回路５及び６から送出される第１及び第２のレジスタ出
力Ｒ１及びＲ２と共に入力選択回路７に入力されている
。

この入力選択回路７は、制御回路（図示せず）の制？ｉ
ｌによって、シンドロームＳｏ、、Ｓｌ、３２と、レジ
スタ出力Ｒ１、Ｒ２との内、何れか２つを選択して、そ
れぞれ乗算器１．２又は加算器３に供給する。

また乗算器１．２及び加算器３の演算結果でなる第１及
び第２の乗算出力Ｍ１及びＭ２と加算出力ＡＤが、それ
ぞれ出力選択回路８に人力される。

この出力選択回路８は、制御回路の制御によって、乗算
出力Ｍ１、Ｍ２と加算出力ＡＤを選択して、第１又は第
２のレジスタ回路５又は６にそれぞれ出力する。

このような構成でこの誤り訂正装置４は、第５図に示す
ように、（１）式の演算処理にクロックＣＫの２クロッ
ク周期分を要し、まず前半の１クロック周期の間乗算処
理ＰＲＭを実行し、続く後半の１クロック周期の間加算
処理ＰＲＡを実行するようになされている。

すなわち、乗算処理ＰＲＭとしては、まず入力選択回路
７を制御して、第１の乗算器１にシンドロームＳＯ及び
Ｓ２を人力すると共に、第２の乗算器２にシンドローム
Ｓ１及びＳｌを入力し、続いて出力選択回路８を制御し
て、第１及び第２の乗算出力Ｍ１及びＭ２を、それぞれ
第１及び第２のレジスタ回路５及び６に送出する。

続く加算処理ＰＲＡとしては、まず人力選択回路７を制
御して、加算器３に第１及び第２のレジスタ回路５及び
６のレジスタ出力Ｒ１及びＲ２を人力し、続いて出力選
択回路８を制御して、加算出力ＡＤを第１のレジスタ回
路５に送出し、このようにして、第１のレジスタ回路５
から（１）式について上述した演算処理結果でなる、２
ワードコレクシヨンに必要なパラメータＡ２を送出する
ようになされている。

Ｄ発明が解決しようとする問題点ところで上述のような誤り訂正装置４において、第１及
び第２の乗算器ｌ及び２ば、ガロア体（例５えばＯＦ　Ｃ２’）　）上の乗算を行うため、イクスク
ルーシプオア（ＥＯＲ）ゲート７７個とナンド（ＮＡＮ
Ｄ）ゲート６４個を要し、これに対して加算器３は、イ
クスクルーシプオア（ＥＯＲ）ゲート８個のみで構成さ
れている。

またこれに加えて、第５図（Ｂ）に示すように、乗算処
理ＰＲＭに比較して、加算処理ＰＲＡは数分のｌ程度の
短時間で処理することができ、乗算処理ＰＲＭ及び加算
処理ＰＲＡを、それぞれ独立した演算ステップにすると
、加算処理ＰＲＡにおけるロス時間が長時間化すると共
に誤り訂正演算全体に要する演算ステップ数も多くなる
問題があった。

本発明は以上の点を考慮してなされたもので、ガロア体
上のベクトル演算処理の演算ステップ及び演算時間を格
段的に短縮化し得る演算装置を提案しようとするもので
ある。

Ｅ問題点を解決するための手段かかる問題点を解決するため本発明においては、ガロア
体上での演算を行う演算装置１０において、同一ブロッ
ク中にガロア体上の乗算処理を実行する乗算器】、２と
、ガロア体上の加算処理を実行する加算器３とを設ける
ようにした。

１作用同一ブロック中にそれぞれガロア体上の乗算及び加算処
理を実行する乗算器１．２及び加算器３を設けるように
したことにより、ベクトル演算処理を同一演算ステップ
内に実行することができ、かくして、ベクトル演算処理
の演算時間を短縮化し得る。

Ｇ実施例以下図面について、本発明の一実施例を詳述する。

（Ｇ１）演算装置の構成第４図との対応部分に同一符号を付して示す第１図にお
いて、１０は全体として演算装置を示し、同一ブロック
内にガロア体上の乗算処理を実行する第１及び第２の乗
算器１及び２と、ガロア体上の加算処理を実行する加算
器３とを含んで構成されている。

この演算装置１０の場合、ガロア体（例えばＧＦ　（２
”）　）テナル第１、第２、第３及び第４のデータＧＡ
、ＧＢ、、ＧＣ及びＣＤの内、第１及び第２のデータＧ
Ａ及びＧＢが、それぞれ第１の乗算器１に人力され、ま
た第３及び第４のデータＧＣ及びＣＤがそれぞれ第２の
乗算器２に入力される。

また、第１及び第２の乗算器１及び２の演算結果でなる
第１及び第２の乗算出力ＭＩＯ及びＭｌｌが、それぞれ
加算器３に入力され、この演算結果でなる加算出力ＡＤ
ＩＯが演算装置１０の演算出力ＯＲとして送出される。

このようにして、この演算装置１０の場合、ガロア体で
なる第１〜第４のデータＧＡ〜ＧＤについて、次式％式％（２）で表される演算パターンの演算処理を１演算ステツプで
実行し得るようになされている。

なおこの実施例の場合、クロックＣＫの周期は乗算処理
ＰＲＭ（第５図（Ｂ））に要する時間に、加算処理ＰＲ
Ａに要する時間を加えた時間より長い時間に選定されて
おり、これにより、クロックＣＫのＩクロック周期分の
時間で、（２）式の演算処理を実行し得るようになされ
ている。

以上の構成によれば、１ブロツク内にガロア体上の演算
処理を実行する乗算器１．２及び加算器３を設け、第１
及び第２の乗算器１．２の乗算結果を加算器３において
加算するようにしたことにより、演算ステップ及び演算
時間を格段的に短縮化し得る演算装置を実現できる。

（Ｇ２）演算装置を用いた誤り訂正装置第１図との対応
部分に同一符号を付して示す第２図において、１１は全
体として本発明による演算装置１０を用いた誤り訂正装
置を示し、シンドローム５Ｏ１Ｓ１、Ｓ２が入力選択回
路１２に入力されている。

９この入力選択回路１２は、制御回路（図示せず）の制御
によって、シンドロームＳｏ、ＳＬ、Ｓ２の内、何れか
２つをそれぞれ選択して、演算装置１０の第１及び第２
の乗算器１及び２に供給し、その演算出力ＧＲが、レジ
スタ回路１３を介して送出される。

以上の構成において、この誤り訂正装置１１は、第３図
に示すように、（１）式の演算処理をクロックＣＫの１
クロック周期分で実行し得るようになされている。

すなわち、この誤り訂正装置１１は、まず人力選択回路
１２を制御して、演算装置１０の第１の乗算器１にシン
ドロームＳＯ及びＳ２を入力すると共に、第２の乗算器
２にシンドロームＳ１及びＳｌを入力する。

これにより演算装置１０は、シンドローム５Ｏ１Ｓ１、
Ｓ２を（２）式に代入して、次式ＧＲ＝ＳＯｘＳ２＋５
１ｘＳ１　　　・・・・・・　（３）で表わされる演算
処理を１演算ステツプで実行す＝１０る。

このようにして、この誤り訂正装置１１においては、２
ワードコレクシヨンに必要なパラメータＡ２を得るよう
になされている。

以上の構成によれば、１ブロツク内にガロア体上の演算
処理を実行する乗算器１．２及び加算器３を設け、第１
及び第２の乗算器１．２の乗算結果ＭＩＯ及びＭｌｌを
加算器３において加算するようにしたことにより、１演
算ステツプで２ワードコレクシヨンに必要なパラメータ
Ａ２を算出し得る誤り訂正装置１１を実現できる。

さらに本発明による誤り訂正装置１１を用いて、２ワー
ドコレクシヨンの全演算処理を行えば、従来に比較して
、約１５ステップ分短い演算ステップで演算処理を実行
でき、その分演算時間を短縮化し得る。

（Ｇ３）他の実施例（１）上述の実施例においては、本発明による演算装置
１０を、２ワードコレクシヨンに必要なパラメータＡ２
を算出する誤り訂正装置１１に用いた場合について述べ
たが、本発明はこれに限らず、３ワードコレクシヨンや
１０イレージヤコレクシヨン等の演算処理にも同様に適
用でき、演算数が格段的に多い演算について使用すれば
一段と演算ステップ及び演算時間を短縮化し得る。

（２）上述の実施例においては、本発明による演算装置
１０を用いて、（２）式について上述した演算ハターン
を実現するものについて述べたが、演算装置１０はこれ
に限らず、例えばガロア体、でなる第３又は第４のデー
タＧＣ又はＣＤを値「０」とすれば単独の乗算器、また
第１又は第２のデータＧＡ又はＣＢ及び第３又は第４の
データＧＣ又はＣＤを値「１」とすれば単独の加算器と
して利用し得る。

（３）上述の実施例においては、本発明をリードソロモ
ン符号を用いた誤り訂正装置の演算装置に適用した場合
について述べたが、本発明はこれに限らず、ガロア体上
の演算処理を行う演算装置に広く適用して好適なもので
ある。

Ｈ発明の効果上述のように本発明によれば、同一ブロック中にそれぞ
れガロア体上の乗算及び加算処理を実行する乗算器及び
加算器を設け、ベクトル演算処理を同一演算ステップ内
に実行するようにしたことにより、ベクトル演算処理の
演算ステップ及び演算時間を格段的に短縮化し得る演算
装置を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例による演算装置を示すブロッ
ク図、第２図はその演算装置を用いた誤り訂正装置を示
すブロック図、第３図はその動作の説明に供するタイミ
ングチャート、第４図は従来の誤り訂正装置を示すブロ
ック図、第５図はその動作の説明に供するタイミングチ
ャートである。１．２・・・・・・乗算器、３・・・・・・加算器、４
．１１・・・・・・誤り訂正装置、５．６．１３・・・
・・・レジスタ回路、７．１２・・・・・・人力選択回
路、８・・・・・・出力選択回路、１０・・・・・・演
算装置。＝　１３−

Claims

【特許請求の範囲】ガロア体上での演算を行う演算装置において、同一ブロ
ック中に上記ガロア体上の乗算処理を実行する乗算器と
、上記ガロア体上の加算処理を実行する加算器とを具え、
ベクトル演算処理を同一演算ステップ内に実行するよう
にしたことを特徴とする演算装置。