JPS63255954A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS63255954A
JPS63255954A JP62091173A JP9117387A JPS63255954A JP S63255954 A JPS63255954 A JP S63255954A JP 62091173 A JP62091173 A JP 62091173A JP 9117387 A JP9117387 A JP 9117387A JP S63255954 A JPS63255954 A JP S63255954A
Authority
JP
Japan
Prior art keywords
island
hybrid integrated
integrated circuit
circuit device
recessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62091173A
Other languages
English (en)
Inventor
Naoharu Senba
仙波　直治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62091173A priority Critical patent/JPS63255954A/ja
Publication of JPS63255954A publication Critical patent/JPS63255954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特に樹脂封止型の混
成集積回路装置に関する。
〔従来の技術〕
従来、樹脂封止された混成集積回路装置は、金属製のリ
ードフレームのアイランドに接着材を用いて回路基板を
取付け、この回路基板に能動素子および受動素子を搭載
し、金属細線を用いて金属製リードに接続後トランスフ
ァ成形により樹脂封止されていた。
第２図は従来の混成集積回路装置の一例を示す断面図で
ある。
第２図に示すように、まず、平坦の金属製リードフレー
ムのアイランド１８に導体層１０を有する回路基板６を
回路基板接着用接着材８にて取り付ける。次に、導体層
１０上に能動型回路素子４と受動型の回路素子５を素子
用接着材７にて取り付ける。次に金属細線３を用いて能
動型の回路素子４と受動型の回路素子５を金属リード１
１に接続する。最後に、トランスファ成形によりモール
ド樹脂２にて封止し、樹脂封止型の混成集積回路装置が
得られていた。
〔発明が解決しようとする問題点〕
上述したように、従来の混成集積回路装置は、金属酸リ
ードフレームの金属製リードとアイランドの高さが同一
であるため、部品搭載面側に於いては、回路基板の接着
材の厚さ子回路基板の厚さ士受動あるいは能動素子の接
着材の厚さ士受動及び能動素子の厚さ土金属細線の山の
高さとなり、非搭載面側と比べ非常にモールド樹脂量及
び厚さともアンバランスとなってしまう。この結果、パ
ッケージのそり、割れ、及び空げき等が発生し、品質上
問題点があった。更に、金属細線を接続する上で搭載素
子と金属製リード間の落差が大きいと生産効率及び接続
信頼度も良くないという問題点かあった。
本発明の目的は、パッケージのそり、割れ及び空けきが
なく、生産効率及び接続信頼度の良い混成集積回路装置
を得ることにある。
〔問題点を解決するための手段〕
本発明の混成集積回路装置は、アイランドに取付けられ
た導体層を有する回路基板と、前記専体層上に搭載され
た回路素子と、該回路素子とリードと接続する金属細線
とを有し樹脂封止された混成集積回路装置において、前
記アイランドをくぼんだ構造としたものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例を示す断面図である。
第１図に示すように、まず、プレス機等によりアイラン
ド９がくぼみ１０を持つようにリードフレームを成形す
る。次に、くぼんだアイランド９に導体層１１を有する
回路基板６を回路基板接着用接着材８にて取り付ける。
次に、導体層１１上に能動型の回路素子４と受動型の回
路素子５を素子用接着材にて取り付ける。次に金属細線
３ｆ！：用いて能動型の回路素子４と受動型の回路素子
５を素子用接着材にて取り付ける。次に金属細線３を用
いて能動型の回路素子４と能動型の回路素子らを金属製
リード１に接続する。最後に、トランスファ成形により
モールド樹脂にて封止し、樹脂封止型の混成集積回路装
置が得られる。
〔発明の効果〕
以上説明したように、本発明は、金属製リードフレーム
のアイランドに適当なくぼみ構造を持たせることにより
、部品搭載面と非部品搭載面とのモールド樹脂量及び厚
さのアンバランスを防止することにより、パッケージの
そり、割れ及び空げき等の発生による品質事故を未然に
防止す°ることかできる効果がある。更に、金属細線の
接続に対しても落差か小さくなるため、生産効率の向上
及び品質の向上が図れる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２［では従
来の混成集積回路装置の一例を示す断面図である。 １・・・金属製リード、２・・・モールド樹脂、３・・
・金属細線、４・・・能動型の回路素子、５・・・受動
型の回路素子、６・・・回路基板、７．８・・・接着材
、９・・・アイランド、］０・・・くぼみ、１１・・・
導体層、１つ・・・アイラ〉′ド、２１・・・金属製リ
ード。 、　ニー’、− 代理人　弁理士　内　原　　晋〆、′な・第１図 ７　　　亭″

Claims (1)

    【特許請求の範囲】
  1. 　アイランドに取付けられた導体層を有する回路基板と
    、前記導体層上に搭載された回路素子と、該回路素子と
    リードを接続する金属細線とを有し、樹脂封止された混
    成集積回路装置において、前記アイランドをくぼんだ構
    造としたことを特徴とする混成集積回路装置。
JP62091173A 1987-04-13 1987-04-13 混成集積回路装置 Pending JPS63255954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62091173A JPS63255954A (ja) 1987-04-13 1987-04-13 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62091173A JPS63255954A (ja) 1987-04-13 1987-04-13 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS63255954A true JPS63255954A (ja) 1988-10-24

Family

ID=14019075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62091173A Pending JPS63255954A (ja) 1987-04-13 1987-04-13 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS63255954A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409196A2 (en) * 1989-07-18 1991-01-23 Kabushiki Kaisha Toshiba Plastic molded type semiconductor device
EP0600750A3 (en) * 1992-12-04 1995-04-19 Sgs Thomson Microelectronics Circuit arrangement with a lead frame insert.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136249A (ja) * 1984-12-06 1986-06-24 Nec Kansai Ltd ハイブリツドｉｃ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136249A (ja) * 1984-12-06 1986-06-24 Nec Kansai Ltd ハイブリツドｉｃ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409196A2 (en) * 1989-07-18 1991-01-23 Kabushiki Kaisha Toshiba Plastic molded type semiconductor device
EP0600750A3 (en) * 1992-12-04 1995-04-19 Sgs Thomson Microelectronics Circuit arrangement with a lead frame insert.

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US6175149B1 (en) Mounting multiple semiconductor dies in a package
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JPS63255954A (ja) 混成集積回路装置
JP2768315B2 (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH0344040A (ja) 半導体装置及びその製造方法
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
JPH02275655A (ja) 混成集積回路
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH06821Y2 (ja) 半導体装置の実装構造
JPS61241954A (ja) 半導体装置
JPH0870087A (ja) リードフレーム
JPH11260950A (ja) 半導体装置及びその製造方法
JP2536568B2 (ja) リ―ドフレ―ム
KR200169976Y1 (ko) 반도체 패키지
JPH09139404A (ja) 半導体装置およびその製造方法
JP2822446B2 (ja) 混成集積回路装置
JPH03220759A (ja) 樹脂封止型半導体装置
JPH04283952A (ja) リードフレーム及びその製造方法並びに半導体装置
JPS63248155A (ja) 半導体装置
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH10270603A (ja) 半導体装置およびその製法
JPH04154157A (ja) 半導体装置の製造方法