JPH03505661A - 電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装置 - Google Patents
電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装置Info
- Publication number
- JPH03505661A JPH03505661A JP2507022A JP50702290A JPH03505661A JP H03505661 A JPH03505661 A JP H03505661A JP 2507022 A JP2507022 A JP 2507022A JP 50702290 A JP50702290 A JP 50702290A JP H03505661 A JPH03505661 A JP H03505661A
- Authority
- JP
- Japan
- Prior art keywords
- value
- converter
- adjustable
- avoiding
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/235—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers combined with adaptive equaliser
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Facsimile Transmission Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装
置〔技術の分野〕
本発明は電気通信システムにおけるD/A変換器及び/又はA/D変換器内の非
線形性から生じる誤った反響(エコー)−除去及び/又は等化を回避する方法及
び装置に関し、誤り信号が適応反響除去用フィルタ及び/又は適応等化用フィル
タを更新する目的のために形成される。
”タップ遅延線”種類のものであるディジタルトランスバーサルフィルタは、所
与の数の到来ディジタル値の線形組合わせを形成するのに使用される。このよう
なフィルタは、このフィルタが配置されている信号通路が非線形装置を含まない
ときにのみ電気通信システムにおいて有効な反響−除去及び/又は等化を達成す
ることができる。反響除去フィルタは、2一対4−線の接続部に接続される送信
枝路と受信枝路との間に、通常、結合される。等化フィルタは、通常、受信枝路
内に結合される。送信枝路はD/A変換器を含み、これに反し、受信枝路はA
/ D変換器を含む。D/A変換器及びA/D変換器は反響−除去及び等化に関
連しての主要な非線形性源でるることが、判明している。
周知の方法によれば、例えば、ip、l 、 0.240.055を見ると、非
線形性は受信枝路内のA/D変換器の下流に接続された個別修正装置の援用で以
て補償される。
この装置は修正値を発生し、この修正値はコンピュータ出力値に刀Ω算される。
非線形性に上って起こされる間Mを回避する他の可能性は、トランスバーサルフ
ィルタの代わりに、いわゆるテーブルフィルタを使用することでおる。テーブル
フィルタは、非線形性の起こるのに拘らず反響を除去しかつ等化を達成するのに
有効である。
しかしながら、これらの方法は、比較的複雑及び/又は大形の機器の存在を必要
とする。
逐次近似で以て動作するA/D変換器は、複数の二値重み付は装置、例えば、コ
ンデンサ又は電流源を有するD/A変換器を含む。二値重み付は装置は、実際に
は、正確性e?li足するようには二値重み付けされていなりゆえに、非線形性
がこの種の変換器内で起こる。
線形性を向上する一つの方法は、重み付は装置の値を前記装置の製造に関連して
、例えば、レーデを援用してコンデンサの一部を切シ取ることによって、調節す
ることである。しかしながら、この方法は高価fcつぐ、。
さらに、構成要素値は温度等に依存して時間と共に変化し、その結果、耐久的な
線形性はこの方法においては得られない、
逐次近似で以て動作するA/D変換器は、また、自己校正をすることができ、こ
のことは、二値重み付は装置の値が監視されかつ規則間隔をおいて、例えば、各
変換サイクルの後に、修正されることを意味する。
例えば、容量値の修正は、静電容量値をそれぞれ増大、減少するために小形の並
列接続コンデンサを活性化又は不活性化することによって実施される。このこと
は、また、要求される校正サイクルを実行するための及び修正信号を発生するた
めの追加の論理装置を用意することを要求する。同時に、変換容量値は、校正サ
イクルを実施することの結果、減少させられる。自己校正は、例えば、論文”自
己校正及びオーバーサンプリングはモノリシックA/D変換器におけるディジタ
ル回路にさらに余地を与える”、KDN誌(” 5eli−calibrati
anand oversamplingmak13 room for mor
e digitalcircu、1try on monolithic AD
Cs ’、KDN、)1987年1a月15日発行から匂られる。
本発明の目的は、上述に従い非線形性から生じる誤った反響−除去及び/又は等
化を回避する方法、簡単であり及び複雑又は大形の機器を必要とすることなく機
能する、並びに変換器の容量を減少させることのない方法を、提供することにあ
る。本発明の目的は、また、変換器内の所与の装置、例えば、所与の構成要素の
値を調整してその結果、前記変換器内の非線形全回避する適応フィルタ全更新す
る目的のために構成される誤シ信号を使用することによって、達成される。実際
には、信号は、適当なアルゴリズムに従い個別論理装置内の変換器を調節する目
的のために形成される。
本発明は、後に掲げる請求の範囲に記載されている特徴によって特性付けられる
。
本発明を、いまから、付図を診照して詳細に説明するが、これらの付図において
、第1図は電気通信システムにおける2一対4−線接続部内の送信枝路及び受信
枝路の部分を示す:第2図は第1図に示された受信枝路内に組み込まれたA/D
変換器の部分の例を示す;第3図(儂第1@に示された送信枝路内に組み込まれ
たD/A変換器の部分を示すブロック概略である;及び第4図は第3図に示され
たブロックの実施例をさらに詳細に示す。
c本発明の最善の実施例〕
第1図は、電気通信システムの部分を示す。数字11は、ディジタルデータ信号
が到来する送信枝路を示す。これらの信号は、D/A変換器12に印加されかつ
これから、アナログ形で、2一対4−線接続部13に送られる。後者は、中でも
、また受信枝路14に接続され、この受信枝路はA/D変換器15を含む。
実際、送信枝路は、また、この図には示されていなへ受信フィルタ及び自動レベ
ル−制御装置を含む。数字16は、適応反響−除去フィルタt−識別し、前記フ
ィルタの入力は送信枝路11に接続され及び前記フィルタの出力は受信枝路14
内の減算装置17に接続されている。減算装置17内に形成された差信号は適応
等化フィルタ18に印加され、このフィルタの出力は検出器19に接続され、こ
の検出器は受信信号を検出するように動作する。フィルタ16及び18を更新す
るための誤r)信号eQは、周知の仕方において減算装置20内で形成される。
しかしながら、反響及び等化フィルタの更新目的のための誤り信号を形成するに
当たっては、他の方法も周知である。
これまでに説明されたこの7ステムのこの部分は、技術的に周知の部分を形成す
る。しかしながら、本発明によれば、誤シ信号eHは、なおまた、D/A変換器
12及びA/D変換器15を調節するのに使用される。この目的のために、2つ
の論理装置21及び22が含まれ、これらの装置は、これから後にさらに詳細に
説明されるよう−に、適当なアルゴリズムに従い変換器制御信号を形成する。
適応等化フィルタは、2一対4−線接続部以外の箇所においても使用されること
ができる。したがって、本発明の応用は、このような接続部に限定されない。
第2図は、第1図の実施例のA / D変換器15内に含まれるD/A変換器の
例を示す。この例によれば、A/D変換器は、逐次近似の原理に従い動作するこ
とを意図してお9、複数の相互二値重み付はコンデンサco−01を有するD/
A変換器を含む。これらのコンデンサの静電容量値がこれらのコンデンサと同じ
方法において設計されるときは、指標iを有するコンデンサの静電容量C1は理
想的にはCo / 2iに等しい。しかしながら、コンデンサC1−clの静電
容量は可変でちり、このことが、コンデンサCo−C1が正確に二値重み付けさ
れないとき、これらの静電容量を修正することを可能にする。これらのコンデン
サは、周知の仕方で、それぞれの制御可能スイッチを介して基塩電圧VRVc接
続されるか又は接地される。ao −amで指示される制御信号は、これらのス
イッチに印加される。
これらの制御信号の各々は、1”又は0″のいずれかである。
上述に従う自己校正変換器におけるように、個別校正サイクル中に及び個別校正
装置の使用を以てする可変静電容量の修正の代わ夛に、可変静電容量値を調節す
るために、本発明に従い、反響−及び等化フィルタを更新する目的のために形成
される誤り信号8fiがまた使用される。誤り信号enが第1図に示された仕方
において形成されるときは、静電容量値は、例えば、次のアルゴリズムに従い、
サンプリング時間点nにおりて調節される:
C1,、n+1 ”” ci、n + Sign (en) ” sign (
ADn) ” di、n ” dC+ここに
C1,nはサンプリング時間点nにおけるコンデンサC1の静電容量であ勺、
AI)Hは第2図に示されるD/A変換器を含むD/A変換器からのサンプリン
グ時間点nにおける開始信号であり;
(li、nはサンプリング時間点nにおいてコンデンサclに対するスイッチを
制御する制御値、すなわち、1”又は′0”であり;及び
dcは静電容量を変化させる増分値でおる。
ai、nが1″又は0″であるかどうかに依存して、新値C1,nilが、この
アルゴリズムに従って、C1,n :l:aCであるか又は変化しないでC1,
nに等しいかのいずれかであろう。この場合、コンデンサC1が接地されている
とき、すなわち、このコンデンサがこの変換器の出力に寄与しないとき制御値+
li、nは零であると、仮定される。したがって、この時刻に活性であるコンデ
ンサの静電容量値のみが調節される。
上述に従うアルゴリズムは、正の期待値を存する誤シ償号enが2つの異なる場
合に形成されるという事実によって!5!明される:
1)A/D変換器15からの出力信号は、正であシかつ、もしこの変換器が線形
であったとした場合にあるであろうよシも大きい。このことは、静電容量値が過
剰に小さいときに、起こる。この調節によって達成される平均的な結果は、コン
デンサC1の静電容量値の増大であシ、これは誤シ信号の期待値とA/D変換器
の出力信号の双方が正であるからである。
2)A/D変換器から出力信号は、負であシかっそれがもしこの変換器が線形で
6ったとした場合にそうであろうよシも小さい絶対値を有する。このことは、静
電容量筐が過剰に大きめときに、起こシ、かつこの調節によって達成される平均
的結果はコンデンサc1の静電容量値の減少であシ、これは誤り信号の期待値が
正であシかつA/D変換器の出力信号が負であるからである。
負の期待値を有する誤シ信号enは、次の2つの場合に形成される:
1)A/D変換器からの出力信号は、正でありかっもしこの変換器が線形であっ
たとしたならばそうであろうよりは小さい。このことは、コンデンサ値が過剰に
大きいときに、起こる。
2)A/D変換器からの出力信号は、負であジがっもしこの変換器が線形で6っ
たとしたならばそうであろうよシは大きい絶対値を有する。このことは、コンデ
ンサ値が過剰に小さいときに、起こる。
コンデンサC8は、基塩として使用されかつ調節されないが、これはコンデンサ
Co−C□が正確に二値重み付けされるように制御されることができたとしても
、全てが過剰に高いか又は過剰に低い値を有するならば、この変換器に誤シ出力
値を与えさせるであろうからである。
例えば、調節可能コンデンサは、その各々が適当な数の小コンデンサを含み、各
々が上述に従い静電容量dcを有する。調節可能コンデンサは、また、例えば、
1つのそれぞれ大きなコンデンサと共に静電容量を調節することを意図した適当
な数の小コンデンサを含む。
A/D変換器15は、二値重み付はコンデンサを含む必要はない。これらのコン
デンサは、周知の仕方において、二値重み付は電流源と置換され、これらの電流
源は、スイッチを援用して、加算電流に寄与するか又は寄与しなり。
調節可能装置の値を調節可能にするためには、個別調節可能信号を、例えば、説
明されたアルゴリズムに従って編集することが必要である。信号は簡単な論理ブ
ロックによって編集されることができるが、これはこの信号が関連する値が増大
するか、減少するか又は変化しないままでいるかをどうかを開示することのみ必
要であるからである。
もちろん、説明されたアルゴリズム以外のアルゴリズムを使用することも考えら
れる。例えば、もっばら前記誤り信号enの符号である代わシに前記信号の値を
使用することも可能でちる。しかしながら、制御信号を形成するために要求され
る論理ブロックの構成は、もっばら誤シ信号の符号が使用される場合よりも、僅
かながら複雑であシ、これは制御信号にとって、もっばら、正、負又は零の代わ
シに変化の大きさを明示することが必要であるからである。
第3図は、第1図のA/D変換器120部分を示すブロック概略の例を示す。こ
こに示された、実施例の変換器は4つの出力レベルに対して構成され、4つの電
圧発生ブロック31−34及びスイッチ35を含む。
このスイッチは、矢で以て符号的に記された到来ディジタル信号によって制御さ
れ、かクデイジタル信号の値に依存して電圧発生ブロックの1つを変換器出力に
接続するように動作するやブロック31−34は、電圧3 vO%VQ % −
vOl及び−370を前記の贋に発生することを意図している。ブロック3L
33及び34によって発生された電圧は、調節されることができ、この調節は
、もしこれらの電圧がブロック32によって発生される電圧に対してこれらの電
圧の理想値から偏向するならば、これらの電圧を修正することを可能とし、ブロ
ック32の出力は固定基本として利用される。
ブロック31.33及び34からの電圧は、例えば、次の2段アルゴリズムに従
って調節される:Va、n+x/z = Va、n −Sign (en)・a
yV4 、+1 = V4 、 n−s ign (Vs 、n+x/2+ΣV
i 、 11 + V□) ” dvti11?s
ここに
Sはブロック31.33及び34のうちどれがプ°ンプリング時間点nにおいて
この変換器の出力電圧を形成したかを指示し、
”S、nはサンプリング時間点nにおけるブロックSからの電圧であシ、
土は調節可能電圧を有す前記ブロックのらちから選択された1つOブロックを指
示し、
81は上述に従う、誤p侶号であシ、
voは固定基進電圧であり、及び
(iVは電圧変化に対する増分大きさでおる。
この変換器からの過剰に大きい出力電圧は正誤多信号enf:生じ、かつこの逆
のことも云える。このアルゴリズムから、例えば、誤シ信号が正のとき電圧値が
減少することは、明らかであろう。第1段において、すなわち、す/グリング時
間点nとn+1との間において、新電圧値がサンプリング時間点nにおいてこの
変換器の出力電圧を形成したブロックに印加される。
第2段において、すなわち、時間点n+1/2とn+1との間において、新電圧
が、調節可能電圧を持つ全てのブロックに対して、すなわち、また、サンプリン
グ時間点nにおいてこの変換器の出力電圧を形成したかつ時間点n+1/2にお
込て新値を指定されるブロックに対して、決定される。このアルゴリズムの第2
段における括弧内に含まれる式は、全てのブロックからの電圧値の和を構成する
。この和は、理想的には、零に等しい。もっばらこのアルゴリズムの第1段が使
用されるような場合には、誤り信号はいわゆる最小に向けてではなくいわゆる極
小に向けて収束するであろう、ことが云える。
第4図は、第3図に示されたブロックのさらに詳細な実施例を示す。ブロック3
1−34の各々は、第4図の4つの枝路31−34の1つからなり、これらの枝
路の全ては電圧V。を得る。枝路32には緩衝増幅器が含まれているのみであシ
、この枝路において電圧v0が発生される。電圧3v0、− vo及び−5vo
は、いわゆるスイッチコンデンサを援用して周知の仕方において枝路31,33
及び34に発生される。これらの枝路は、中でも、phl −Ph3で指示され
た複数のスイッチを含む。各変換局相中において、第1時限中にPh1で指示さ
れたスイッチは閉じ、第2時限中にPh2で指示されたスイッチが閉じ、以下同
様の動作をとる。
枝路31,33及び34の各々は、中でも、C4□−043で指示される可変コ
ンデンサ及びC44−C46で指示される固定積分コンデンサを有する積分器を
含む。
各枝路からの出力電圧は、可変コンデンサの静電容量と積分コンデンサの静電容
量との間の商、例えば、C41/ C44に比例する。もし可変コンデンサC4
1−C43が等しい大きさであると仮定するならば、この例においては、C44
はC,l/3に等しく、C45はC4,1に等しく、及びC46はC41/ 3
に等しいであろう。この図から明らかであろうように、可変コンデンサC42−
043上のスイッチは枝路33及び34においては枝路31におけるのと同じ順
に切シ替えられないゆえに、枝路33及び34からの負電圧が起こる。
第4図によるD/A変換器の場合には、枝路31における電圧変化の増分大きさ
dVはdC,□/C44に比例し、ここにdC41はコンデンサC41の静電容
量の最小可能変化を示す。電圧変化の増分大きさdVを全ての枝路において等し
いものにするために、最小可能静電容量変化は異なる枝路において異なる値を与
えられ、その結果、容量変化がその関連する枝路内の積分コンデンサに適応させ
られる。適当なアルゴリズムに従ぺD/A変換器に印加される制御信号を形成す
る論理装置内の容量変化の適応を実施することも、考えられる。
代替として、コンデンサC4□−043の代わりに積分コンデンサC44−C4
e ’k、もとより、可変とすることもできる。
国際調査報告
国際調査報告
Claims (6)
- 1.適応反響−除去用フイルタ(16)及び/又は適応等化用フイルタ(18) を更新するために誤り信号(en)が形成され、電気通信システムにおけるD/ A変換器(12)及び/又はA/D変換器(15)内の非線形性から生じる誤つ た反響−除去及び/又は等化を回避する方法であって、なおまた、所与の装置( C41−C43,C1−C1)、例えば、D/A変換器(12)及び/又はA/ D変換器(15)内に組み込まれた所与の構成要素に対する設定点値を、適当な アルゴリズムの援用で以て、編集するために前記誤り信号を使用することと、こ れらの装置の支配値と前記設定点値との間の一致を達成するように前記支配値を 調整することとを特徴とする前記回避する方法。
- 2.適応反響−除去用フイルタ(16)及び/又は適応等化用フイルタ(18) を含み、及びさらに1つあるいはそれ以上のフイルタを更新するための誤り信号 (en)を発生するように動作する装置(20)を含み、電気通信システムにお けるD/A変換器(12)に関連して起こる非線形性から生じる誤つた反響−除 去及び/又は等化を回避する装置において、前記回避する装置は所要の調節可能 装置(C41−C43)、例えば、所与の構成要素を有するD/A変換器(12 )と、前記誤り信号(en)を受信しかつ適当なアルゴリズムに従い調節可能装 置の前記値に対する設定点値を編集するように動作する論理装置(21)と、必 要なときに、調節可能装置の支配値と前記設定点値との間の一致を達成するよう に前記支配を修正するように動作する装置とを包含することを特徴とする前記回 避する装置。
- 3.請求の範囲第2項記載の回避する装置において、D/A変換器(12)は、 いわゆる、スイツチコンデンサを含む複数の枝路(31,33,34)を含み、 前記枝路の各々はさらなるコンデンサ(C44−C46)を含む積分器と直列に 接続された第1コシデンサ(C41−C43)を含むことと、前記調節可能装置 は各枝路内の前記コンデンサ(例えば、C41−C44)の1つからなることを 特徴とする前記装置。
- 4.請求の範囲第3項記載の回避する装置において、前記D/A変換器(12) は、なおまた、固定電圧(Vo)を発生する枝路(32)を含むことを特徴とす る前記装置。
- 5.適応反響−除去用フイルタ(16)及び/又は適応等化用フイルタ(18) を含み、及びフイルタ/フイルタを更新するための誤り信号(en)を形成する 装置(20)を含み、電気通信システムにおけるD/A変換器(15)に関連し て起こる非線形性から生じる誤つた反響−除去及び/又は等化を回避する装置に おいて、前記回避する装置は所要の調節可能装置(C1−C1)、例えば、所与 の構成要素を有するD/A変換器(15)と、前記誤り信号(en)を受信しか つ適当なアルゴリズムに従い調節可能装置の値に対する設定点値を形成するよう に動作する論理装置(22)と、必要なときに、調節可能装置の支配値と前記設 定点値との間の一致を達成するように前記支配値を修正する装置とを包含するこ とを特徴とする前記回避する装置。
- 6.請求の範囲第5項記載の回避する装置において、A/D変換器(15)は複 数の二値重み付け装置(C0−C1)、例えば、コンデンサを含むことと、前記 重み付け装置の1つ(C0)の値は固定されることと、残りの重み付け装置(C 1−C1)の値は調節可能であることと、及び前記調節可能装置は調節可能値を 有する二値重み付け装置を含むこととを特徴とする前記装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8901542A SE463589B (sv) | 1989-04-27 | 1989-04-27 | Foerfarande foer att undvika felaktig ekoeliminering och/eller utjaemning till foeljd av olinjaeriteter i en d/a-omvandlare och/eller en a/d-omvandlare i en telekommunikationsanlaeggning, samt anordning foer utoevande av foerfarandet i samband med d/a-omvandling och anordning foer utoevande av foerfarandet i samband med a/d-omvandling |
SE8901542-4 | 1989-04-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03505661A true JPH03505661A (ja) | 1991-12-05 |
JP3124771B2 JP3124771B2 (ja) | 2001-01-15 |
Family
ID=20375822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02507022A Expired - Fee Related JP3124771B2 (ja) | 1989-04-27 | 1990-03-20 | 電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装置 |
Country Status (15)
Country | Link |
---|---|
US (1) | US5189637A (ja) |
EP (1) | EP0399968B1 (ja) |
JP (1) | JP3124771B2 (ja) |
KR (1) | KR950014543B1 (ja) |
AU (1) | AU622799B2 (ja) |
BR (1) | BR9006719A (ja) |
CA (1) | CA2030623C (ja) |
DE (1) | DE69006634T2 (ja) |
DK (1) | DK0399968T3 (ja) |
ES (1) | ES2049459T3 (ja) |
FI (1) | FI100371B (ja) |
IE (1) | IE65531B1 (ja) |
NO (1) | NO302008B1 (ja) |
SE (1) | SE463589B (ja) |
WO (1) | WO1990013185A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157653A (en) * | 1990-08-03 | 1992-10-20 | Coherent Communications Systems Corp. | Residual echo elimination with proportionate noise injection |
SE501248C2 (sv) * | 1993-05-14 | 1994-12-19 | Ericsson Telefon Ab L M | Metod och ekosläckare för ekoutsläckning med ett antal kaskadkopplade adaptiva filter |
US5650954A (en) * | 1996-01-30 | 1997-07-22 | Seagate Technology, Inc. | Frequency and time domain adaptive filtration in a sampled communication channel |
US5812537A (en) * | 1995-09-29 | 1998-09-22 | Paradyne Corporation | Echo canceling method and apparatus for data over cellular |
DE19611941C1 (de) * | 1996-03-26 | 1997-12-11 | Siemens Ag | Schaltungsanordnung zur Leitungsanpassung und Echounterdrückung |
US6184692B1 (en) * | 1997-10-29 | 2001-02-06 | Lucent Technologies, Inc. | Loop back test apparatus and technique |
US6028929A (en) * | 1997-11-14 | 2000-02-22 | Tellabs Operations, Inc. | Echo canceller employing dual-H architecture having improved non-linear echo path detection |
AU1463800A (en) | 1998-11-02 | 2000-05-22 | Broadcom Corporation | Measurement of nonlinear distortion in transmitters |
DE10005620A1 (de) | 2000-02-09 | 2001-08-30 | Infineon Technologies Ag | Schaltungsanordnung |
US6813311B1 (en) | 2000-03-14 | 2004-11-02 | Globespan Virata Corporation | Non-linear echo cancellation for wireless modems and the like |
DE10318603B4 (de) | 2003-04-24 | 2005-03-10 | Infineon Technologies Ag | Eingangsempfängerschaltung |
US20050035891A1 (en) * | 2003-08-14 | 2005-02-17 | Tripath Technology, Inc. | Digital-to-analog converter with level control |
JP2009135595A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | スイッチトキャパシタ回路、スイッチトキャパシタフィルタ、およびシグマデルタad変換器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3732410A (en) * | 1969-12-22 | 1973-05-08 | Postmaster Department Res Labo | Self adaptive filter and control circuit therefor |
US4129863A (en) * | 1977-10-03 | 1978-12-12 | Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
US4200863A (en) * | 1977-10-03 | 1980-04-29 | The Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
US4476456A (en) * | 1981-11-03 | 1984-10-09 | Texas Instruments Incorporated | Combination of an analog to digital converter and sampling switch |
US4669116A (en) * | 1982-12-09 | 1987-05-26 | Regents Of The University Of California | Non-linear echo cancellation of data signals |
NL8600815A (nl) * | 1986-03-28 | 1987-10-16 | At & T & Philips Telecomm | Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting. |
NL8700983A (nl) * | 1987-04-27 | 1988-11-16 | Philips Nv | Digitaal-analoog omzetter. |
EP0313706B1 (en) * | 1987-10-30 | 1992-04-29 | International Business Machines Corporation | Analog-to-digital and digital-to-analog conversion system and echo cancellation device including the same |
US4999830A (en) * | 1989-09-25 | 1991-03-12 | At&T Bell Laboratories | Communication system analog-to-digital converter using echo information to improve resolution |
US4977591A (en) * | 1989-11-17 | 1990-12-11 | Nynex Corporation | Dual mode LMS nonlinear data echo canceller |
-
1989
- 1989-04-27 SE SE8901542A patent/SE463589B/sv not_active IP Right Cessation
-
1990
- 1990-03-20 CA CA002030623A patent/CA2030623C/en not_active Expired - Fee Related
- 1990-03-20 BR BR909006719A patent/BR9006719A/pt not_active IP Right Cessation
- 1990-03-20 EP EP90850106A patent/EP0399968B1/en not_active Expired - Lifetime
- 1990-03-20 ES ES90850106T patent/ES2049459T3/es not_active Expired - Lifetime
- 1990-03-20 JP JP02507022A patent/JP3124771B2/ja not_active Expired - Fee Related
- 1990-03-20 DE DE69006634T patent/DE69006634T2/de not_active Expired - Fee Related
- 1990-03-20 AU AU55638/90A patent/AU622799B2/en not_active Ceased
- 1990-03-20 WO PCT/SE1990/000177 patent/WO1990013185A1/en active IP Right Grant
- 1990-03-20 DK DK90850106.7T patent/DK0399968T3/da active
- 1990-03-26 US US07/498,755 patent/US5189637A/en not_active Expired - Fee Related
- 1990-04-25 IE IE146690A patent/IE65531B1/en not_active IP Right Cessation
- 1990-11-22 KR KR90702496A patent/KR950014543B1/ko not_active IP Right Cessation
- 1990-11-28 NO NO905147A patent/NO302008B1/no not_active IP Right Cessation
- 1990-12-04 FI FI905993A patent/FI100371B/sv not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
IE65531B1 (en) | 1995-11-01 |
KR950014543B1 (en) | 1995-12-05 |
FI100371B (sv) | 1997-11-14 |
WO1990013185A1 (en) | 1990-11-01 |
NO905147D0 (no) | 1990-11-28 |
AU622799B2 (en) | 1992-04-16 |
EP0399968B1 (en) | 1994-02-16 |
FI905993A0 (fi) | 1990-12-04 |
NO302008B1 (no) | 1998-01-05 |
IE901466L (en) | 1990-10-27 |
BR9006719A (pt) | 1991-08-06 |
CA2030623C (en) | 2001-10-16 |
EP0399968A1 (en) | 1990-11-28 |
DE69006634T2 (de) | 1994-05-26 |
AU5563890A (en) | 1990-11-16 |
CA2030623A1 (en) | 1990-10-28 |
KR920700498A (ko) | 1992-02-19 |
NO905147L (no) | 1990-11-28 |
SE8901542L (sv) | 1990-10-28 |
SE463589B (sv) | 1990-12-10 |
DK0399968T3 (da) | 1994-06-06 |
JP3124771B2 (ja) | 2001-01-15 |
ES2049459T3 (es) | 1994-04-16 |
DE69006634D1 (de) | 1994-03-24 |
US5189637A (en) | 1993-02-23 |
SE8901542D0 (sv) | 1989-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03505661A (ja) | 電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装置 | |
JP2520770B2 (ja) | ハイブリッド回路 | |
CN105745641A (zh) | 一种曲线拟合电路、模拟预失真器和射频信号发射机 | |
JPH1152988A (ja) | 適応アレイの制御方法および適応アレイ装置 | |
US6163286A (en) | Digitally driven analog test signal generator | |
KR101058703B1 (ko) | 연속-시간 아날로그 필터용 시분할 주파수 보정 및 직류 옵셋 제거회로 | |
US6124816A (en) | One bit digital to analog converter with relaxed filtering requirements | |
US6130633A (en) | Multibit digital to analog converter with feedback across the discrete time/continuous time interface | |
US6763407B1 (en) | Digital-to-analog converter with plural voltage holding sections, plural step function generators, voltage summing section and integrator | |
US8380773B2 (en) | System and method for adaptive nonlinear filtering | |
US6124814A (en) | Digital to analog converter having improved noise and linearity performance | |
US6121909A (en) | One bit digital to analog converter with feedback across the discrete time/continuous time interface | |
US5781063A (en) | Continuous-time adaptive learning circuit | |
Prokopenko et al. | The synthesis of the correction circuit of the high speed sensors of the physical quantities and current-voltage converters with the parasitic capacitance | |
US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
Roberts et al. | Switched-capacitor realization of Nth-order transfer function using a single multiplexed op-amp | |
JP3313607B2 (ja) | 信号波形発生器 | |
JPH06291784A (ja) | 音声信号処理及び補正装置 | |
US6124815A (en) | Digital to analog converter for correcting for non-linearities in analog devices | |
US6920471B2 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
Tzeng | An adaptive offset cancellation technique for adaptive filters | |
JPH05276036A (ja) | A/dコンバータのオフセット補償回路 | |
JPH0244838A (ja) | 直流補償回路 | |
Ndjountche et al. | Signal separation processor based on second-order statistic algorithms | |
GB2195068A (en) | Switched capacitor filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |