SE463589B - Foerfarande foer att undvika felaktig ekoeliminering och/eller utjaemning till foeljd av olinjaeriteter i en d/a-omvandlare och/eller en a/d-omvandlare i en telekommunikationsanlaeggning, samt anordning foer utoevande av foerfarandet i samband med d/a-omvandling och anordning foer utoevande av foerfarandet i samband med a/d-omvandling - Google Patents

Description

465 589 10 15 20 25 2 kondensatorer eller strömkällor. I en sadan omvandlare uppstår olinjäriteter pa grund av att de binärt viktade organen i praktiken inte är exakt binärt viktade.

En metod att förbättra linjäriteten bestar i att i samband med tillverkningen noggrant justera värdena hos de viktade organen, t ex genom att skära bort delar av kondensatorerna med hjälp av laser. Detta är emellertid ett dyrbart förfarande. Dessutom ändras komponentvärdena med tiden i beroende av temperatur mm, varför ingen varaktig linjäritet uppnas pa detta sätt.

En A/D-omvandlare som arbetar med successiva approximationer kan även vara självkalibrerande, vilket innebär att de binärt viktade organens värden kontrol- leras och korrigeras vid regelbundet återkommande tillfällen, t ex efter varje omvandlingscykel. Korrigering av exempelvis kapacitansvärden utförs genom att sma parallellkopplade kondensatorer kopplas till eller fran för att öka respektive minska kapacitansen. Därvid erfordras även extra logikorgan för utförande av erforderliga kalibreríngscykler och för att alstra korrigeringssig- naler. Samtidigt minskas omvandlingskapaciteten som följd av att kalibreríngs- cyklerna utförs. Självkalibrering är känd genom exempelvis artikeln "Self- calibration and oversampling make room for more digital circuitry on mono- lithic ADCs", EDN, October 15, 1987.

REDOGÜRESLE F ÜR UP Ändamålet med uppfinningen är att föresla ett förfarande för att undvika felaktig ekoeliminering och/ eller utjämning beroende pa olinjäriteter enligt ovan, som är enkelt och fungerar utan komplicerad eller utrymmeskrävande utrustning och som inte minskar omvandlarnas kapacitet. Detta astadkoms genom att den felsignal som bildas för uppdatering av de adaptiva filtren även utnyttjas för justering av värdena hos vissa organ, t ex vissa komponenter, i omvandlarna för att undvika olinjäríteter hos dessa. I praktiken bildas därvid signaler för justering av omvandlarna i separata logikorgan enligt lämpliga algoritmer.

Uppfinníngens kännetecken framgar av patentkraven. 10 15 20 25 z 463 589 FIGU' ESKRIVNIbG Uppfinningen kommer att beskrivas närmare med hänvisning till ritningama, på vilka figur 1 visar delar av en sändningsgren och en mottagningsgren vid en två- till fyrtrådsövergång i en telekommunikationsanläggning, figur 2 visar ett exempel på en del av en A/D-omvandlare ingående i mottagningsgrenen i figur 1, figur 3 visar ett blockschema över en del av en D/A-omvandlarejngående i sändningsgrenen i figur l och figur 4 visar ett mer detaljerat utföringsexempel på blocken i figur 3.

F ÖREDRAGNA UTFÖRIINGSFORMER I figur 1 visas en del av en telekommunikationsanläggning. Med ll betecknas en sändningsgren på vilken digitala datasignaler anländer. Dessa tillförs en DIA- omvandlare 12 och därefter i analog form en tvåtråds- till fyrtrådsövergång 13.

Den senare är bla även ansluten till en mottagningsgren 14 i vilken en A/D- omvandlare 15 ingår. I praktiken ingår i sändningsgrenen även ett sändnings- filter och i mottagningsgrenen även ett mottagningsfilter och ett organ för automatisk nivåkontroll, vilka dock inte utritats i figuren. Med 16 betecknas ett filter för adaptiv ekoeliminering som är anslutet med sin ingång till sändnings- grenen ll och sin utgång till ett subtraktionsorgan 17 i mottagningsf~~e|1en 14.

Den skillnadssignal som bildas i subtraktionsorganet 17 tillförs ett fi] :r 1.8 för adaptiv utjämning, vars utgång är ansluten till en detektor 19 för detektering av mottagna signaler. En felsignal en för uppdatering av filtren 16 och 18 bildas på känt sätt i ett subtraktionsorgan 20. Det finns dock även andra sätt att bilda felsignaler för uppdatering av eko- och utjämnarfilter.

Den hittills beskrivna delen av anläggningen utgör förut känd teknik. Enligt uppfinningen utnyttjas dock felsignalen en även för justering av D/A-omvandla- ren 12 och A/D-omvandlaren 15. För detta ändamål ingår två logikorgan 21 och 22, vilka bildar styrsignaler till omvandlarna enligt lämpliga algoritmer Detta kommer att beskrivas närmare nedan.

Filter för adaptiv utjämning kan även utnyttjas på andra ställen än vid en två- till fyrtrådsövergång. Uppfinningen är därför inte begränsad till att tillämpas vid en sådan övergång. 463 589 10 15 20 25 30 4 I figur 2 visas ett exempel pa en D/A-omvandlare som ingar i A/D-omvandlaren 15 i figur 1. A/D-omvandlaren enligt exemplet är avsedd att arbeta enligt principen successiva approximationer och innehåller en D/A-omvandlare med ett antal sinsemellan binärt viktade kondensatorer CÛ-CI. Om kondensatorernas kapacitansvärden betecknas pa samma sätt som kondensatorerna är kapacitan- sen Ci hos en kondensator med index i idealt lika med CO/Zi. Kapacitanserna hos kondensatorerna C l-CI är dock variabla, vilket gör det möjligt att korrigera dessa kapacitanser om kondensatorerna CÛ-CI inte är exakt binärt viktade- Kondensatorerna är pa känt sätt förbundna med en referensspänning VR eller med jord via var sin styrbar omkopplare. Omkopplarna tillförs styrsignaler vilka ål' betecknade CIO-dl. Var och en av dessa är en etta eller en nolla.

I stället för att korrigera de variabla kapacitanserna under speciella kalibre- ringscykler och med speciella kalibreringsorgan, som vid självkalibrerande omvandlare enligt ovan, utnyttjas enligt uppfinningen den felsignal en som bildas för uppdatering av eko- och utjämnarfiltret även för justering av de variabla kapacitansvärdena. Om felsignalen en bildas pa det sätt som visas i figur 1 kan kapacitansvärdena vid en samplingstidpunkt n justeras enligt exempelvis följande algoritm: Ci, ml = Cim + sign (en) ' sign (ADn) ' du' ' dC , där Cm är kapacitansen hos kondensatorn Ci vid samplingstidpunkten n, ADn är utgangssignalen vid samplingstidpunkten n fran A/D-omvandlaren i vilken D/A-omvandlaren enligt figur 2 ingar, dLn är det styrvärde, dvs en etta eller en nolla, som styr omkopplaren vid kondensatorn Ci vid samplingstidpunkten n, dC är den stegstorlek med vilken kapacitansen kan ändras.

I beroende av om di n är en etta eller en nolla blir enligt algoritmen det nya 5 värdet C. antingen C. + dC eller oförändrat lika med C. . Det förutsätts i,n+1 i,n - i,n härvid att styrvärdet di n är noll da kondensatorn Ci är ansluten till jord, dvs da , , denna kondensator inte bidrar till omvandlarens utgangsvärde. Salunda justeras kapacitansvärdena endast hos de kondensatorer vilka för tillfället är aktiva.

Algoritmen enligt ovan kan förklaras av att en felsignal en med positivt väntevärde kan bildas i tva olika fall: 10 15 20 25 30 5 1) Utsignalen från A/D-omvandlaren 15 är positiv och större än vad den skulle ha varit ifall omvandlaren hade varit linjär. Detta inträffar då kapacitansvär- dena är för små. Det genomsnittliga resultatet av justeringen blir att kapaci- tansvärdet hos kondensatorn Ci ökas, eftersom både väntevärdet av felsignalen och A/D-omvandlarens utsignal är positiva. 2) Utsignalen från A/D-omvandlaren är negativ och har ett absolutvärde som är mindre än vad det skulle ha varit ifall omvandlaren hade varit linjär. Detta inträffar då kapacitansvärdena är för stora, och :let genomsnittliga resultatet av justeringen blir att kapacitansvärdet hos kondensatorn Ci minskas, eftersom väntf- 'i-irdet av felsignalen är positiv och A/D-omvandlarens utsignal är negativ.

En ff w-giïfll en med negativt väntevärde bildas i följande två fall: l) Utsignalen från A/D-omvandlaren är positiv och mindre än vad den skulle ha varit ifall omvandlaren hade varit linjär. Detta inträffar då kapacitansvärdena är íiït- stora. 2) i. signalen från A/D-omvandlaren är negativ och har ett absolutvärde som är stös re än vad det skulle ha varit ifall omvandlaren har varit linjär. Detta inträffar då kapacitansvärdena är för små.

Kondenatorn CD används som referens och är således inte justerbar beroende på att kondensatorerna CÛ-CI i annat fall visserligen skulle kunna styras till att bli exakt binärt viktade men samtliga ha för höga eller för låga kapacitansvärden.

Detta skulle orsaka att omvandlaren gav felaktiga utgångsvärden.

De justerbara kondensatorerna kan exempelvis var och en bestå av ett lämpligt antal små kondensatorer, var och en med kapacitansen dC enligt ovan. De kan exempelvis även bestå av var sin större kondensator plus ett lämpligt antal små kondensatorer avsedda för justering av kapacitansen.

D/A-omvandlaren ingående i A/D-omvandlaren 15 behöver inte vara uppbyggd av binärt viktade konder-azzatorer. Dessa kondensatorer kan tex på känt sätt ersättas av binärt viktade strömkällor, vilka med hjälp av omkopplare bidrar eller inte bidrar till en summaström.

För att de justerbara organens värden skall kunna justeras måste speciella justeringssignaler bildas, tex enligt den visade algoritmen. Signalerna kan 463 589 10 15 20 25 30 6 bildas av ett enkelt logikblock, eftersom signalerna endast behöver ange att värdet i fraga skall öka, minska eller vara oförändrat.

Det är givetvis tänkbart att utnyttja andra algoritmer än den visade, t ex kan värdet pa felsignalen en användas i stället för endast felsignalens tecken. Det logikbiock som erfordras för att bilda styrsignalerna blir da emellertid nagot mer komplicerat till sin konstruktion än om endast felsignalens tecken utnytt- jas, eftersom styrsignalen maste ange ändringens storlek i stället för endast plus, minus eller noll.

I figur 3 visas ett exempel pa ett blockschema över en del av D/A-omvandlaren 12 i figur l. Omvandlaren enligt exemplet är anordnad för fyra utgangsnivaer och omfattar fyra spänningsalstrande block 3l-34 och en omkopplare 35.

Omkopplaren är styrd av en inkommande digitalsignal, vilket är symboliskt markerat med en pil, och ansluter i beroende av värdet hos digitalsignalen ett av de spänningsalstrande blocken 31-34 till omvandlarens utgång. Blocken 31-34 är anordnade att i nämnd ordning alstra spänningarna 3VÜ, V0, -VÛ och -3V0.

Spänningarna fran blocken 31, 33 och 34 är justerbara, vilket gör det möjligt att korrigera dessa spänningar om de avviker fran sina ideala värden i förhållande till spänningen fran blocket 32, vars utgangsspänníng utnyttja som en fast referens.

Spänningarna fran grenarna 31, 33 och 34 kan justeras enligt exempelvis följande tvastegsalgoritm: VS, [Hi/z = Vsm - sign (en) ' dV Vi, ml = Vim - sign (VSJNl/z + VU] + V0) ' dV, där i f: s s betecknar vilket av blocken 31, 33 eller 34 som bildade omvandlarens utgangsspänning vid samplingstidpunkten n, Vsgn är spänningen fran blocket s vid samplingstidpunkten n, i betecknar ett godtyckligt block av de med justerbar spänning, en är felsignalen enligt ovan, V0 är den fasta referensspänningen, dV är stegstorleken för en spänningsändring. 1D 15 20 25 30 7 En för stor utgàngsspänning från omvandlaren ger upphov till en positiv felsignal en .Ich vice versa. Av algoritmen framgår exempelvis att spännings värdet minskas om felsignalen är positiv. I det första steget, dvs mellan samplingstidpunkten n och n+l/2, tilldelas ett nytt spänningsvärde det block som bildade omvandlarens utgångsspänning vid samplingstidpunkten n. Iidet andra steget, dvs mellan tidpunkterna n+l/2 och n+l, bestäms nya spänningsvär- den för samtliga block med justerbar spänning, dvs även för det block som bildade omvandlarens utgångsspänning vid samplingstidpunkten n och som tilldelades ett nytt värde vid tidpunkten n+l/2. Uttrycket inom parentes i det andra steget i algoritmen utgör summan av spänningsvärdena från samtliga block. Denna summa är lika med noll i ett idealfall. Det kan nämnas att ifall endast det första steget av algoritmen skulle användas, skulle felsignalen kunna konvergera mot ett sk lokalt minimum i stället för mot ett sk globalt minimum.

I figur 4 visas ett mer detaljerat utföringsexempel på blocken i figur 3. Vart och ett av blocken 31-34 utgörs av en av fyra grenar 31-34 i figur 4, av vilka samtliga erhåller en spänning VÛ. I grenen 32, i vilken spänningen V0 alstras, ingår endast en buffertförstärkare. I grenarna 31, 33 och 34 bildas spänningarna 3V0, - VU och - 3VÛ på känt sätt med hjälp av s k switchade kapacitanser. Dessa grenar omfattar bl a ett antal omkopplare vilka är markerade med Phl - Ph3.

Under varje omvandlingsfas är omkopplare med markeringen Phl slutna under ett första tídsintervall, omkopplare med markeringen Phz slutna under ett andra tidsintervall, osv. Var och en av grenarna 31, 33 och 34 omfattar bl a en variabel kondensator, vilka är betecknade C41 - C43, och en integrator med en fast integrationskondensator, vilka är betecknade C 44 - C46. Utgàngsspän- ningen fran varje gren är proportionell mot kvoten mellan kapacitanserna hos den variabla kondensatorn och integrationskondensatorn, t ex CM/CM. Om de variabla kondensatorerna C41 - C43 antas vara lika stora blir därför enligt exemplet C44 = C41/3, C45 = C41 och C46 = C4l/3. De negativa spänningarna fran grenarna 33 och 34 uppkommer pa grund av att omkopplarna vid de variabla kondensatorerna C42 - C43 inte omkopplas i samma ordningsföljd i grenarna 33 och 34 som i grenen 31, vilket framgår av figuren.

Med en D/A-omvandlare enligt figur 4 blir stegstorleken för en spännings- ändring dV i gren 31 proportionell mot dCal/CM, där dCàl betecknar den 4.3.

CN CO 8 minsta möjliga förändringen av kapacitansen hos kondensatorn C41. För att stegstorleken för en spänningsändring dV skall vara lika stor i alla grenar kan den minsta möjliga kapacitansändringen göras olika stor i olika grenar sa att kapacitansändringen anpassas till integrationskondensatorn i den aktuella gre- nen. Det är även tänkbart att en anpassning av kapacitansändringen utförs i det logikorgan som enligt en lämplig algoritm bildar styrsignaler till D/A-omvand- laren.

Alternativt kan givetvis integrationskondensatorerna C 44 - C46 göras variabla i stället för kondensatorerna C41 - C43. 'fa

Claims (6)

Ia! 10 Ja. C',\ CN (Il C O \O 9 PATENTKRAV

1. Förfarande för att undvika felaktig ekoeliminering och/eller utjämning till följd av olinjäriteter i en D/A-omvandlare (12) ochkller en A/D-omvandlare (15) i en telekommunikationsanläggning, varvid en felsignal (en) bildas föl' UPP- datering av ett filter (16) för adaptiv ekoeliminering och/eller ett filter (18) för adaptiv utjämning, k ä n n e t e c k n a t av att nämnda felsignal (en) även utnyttjas till att med hjälp av lämpliga algoritmer bilda börvärden för vissa organ (C41 - C 43, Cl - CI), t ex vissa komponenter, ingående i D/A-omvandla- ren (l2) och /eller A/D-omvandlaren (15), och att de aktuella värdena hos dessa organ justeras så att de kommer att överensstämma med nämnda börvärden.

2. Anordning för att undvika felaktig ekoeliminering och/eller utjämning till följd av olinjäriteter som uppstår i samband med D/A-omvandling (12) i en telekommunikationsanläggning som omfattar ett filter (16) för adaptiv ekoeli- minering och/eller ett filter (18) för adaptiv utjämning samt organ (20) för att bilda en felsignal (en) för uppdatering av filtret/filtren, k ä n n e t e c k n a d av att anordningen omfattar en D/A-omvandlare (12) med vissa justerbara organ (C41 - C43), t ex vissa justerbara komponenter, ett logikorgan (21) som erhåller nämnda felsignal (en) och är anordnat att bilda börvärden för värdena hos de justerbara organen enligt en lämplig algoritm samt organ för att vid behov korrigera de justerbara organens aktuella värden så att de kommer att överensstämma med nämnda börvärden.

3. Anordning enligt patentkrav 2, k _ä n n e t e c k n a d av att D/A- omvandlaren (12) omfattar ett antal grenar (31, 33, 34) med sk switchade kapacitanser, varvid var och en av dessa grenar omfattar en första kondensator (Cal-Cw) som är seriekopplad med en integrator innehållande en andra kondensator (C44 - C46) och att nämnda justerbara organ utgörs av en av nämnda kondensatorer (t ex C 41 eller CM) i varje gren.

4. Anordning enligt patentkrav 3, k ä n n e t e c k n a d av att D/A- omvandlaren (12) även omfattar en gren (32) som alstrar en fast spänning (V0).

5. Anordning för att undvika felaktig ekoeliminering och/eller utjämning till följd av olinjäriteter som uppstår i samband med A/D-omvandling (15) i en 463 589 10 telekommunikationsanläggning som omfattar ett filter (16) för adaptív ekoeli- minering och/eller ett filter (18) för adaptiv utjämning samt organ (20) för att bilda en fBISíQHí-ll (en) för uppdatering av filtret/filtren, k ä n n e t e c k n a d av att anordningen omfattar en A/D-omvandlare (15) med vissa justerbara organ (Cl - CI), t ex vissa justerbara komponenter, ett logikorgan (22) som erhåller nämnda felsignal (en) och är anordnat att bilda börvärden för värdena hos de justerbara organen enligt en lämplig algoritm, samt organ för att vid behov korrigera de justerbara organens aktuella värden sa att de kommer att överensstämma med nämnda börvärden.

6. omvandlaren (15) omfattar ett antal binärt viktade organ (CD -CI), t ex küfldensatürer, att Värdet hlJS ett (CO) av dessa är fast, att värdena hos de övri a (C - C) är justerbara och att nämnda justerbara organ ut örs av de 9 l I 9 Anordning enligt patentkrav 5, k ä n n e t e c k n a d av att A/D- binärt viktade organen med justerbara värden.