JPH0338066A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH0338066A JPH0338066A JP17274589A JP17274589A JPH0338066A JP H0338066 A JPH0338066 A JP H0338066A JP 17274589 A JP17274589 A JP 17274589A JP 17274589 A JP17274589 A JP 17274589A JP H0338066 A JPH0338066 A JP H0338066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- electrode
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 53
- 239000002344 surface layer Substances 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000011084 recovery Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラトランジスタの表面層にベース電
流を供給するＭＯＳ Ｆ ＥＴを内蔵した絶縁ゲート型
バイポーラトランジスタ （以下ＩＧＢＴと記す）に関
する。
流を供給するＭＯＳ Ｆ ＥＴを内蔵した絶縁ゲート型
バイポーラトランジスタ （以下ＩＧＢＴと記す）に関
する。
バイポーラトランジスタのベース電流をＭＯＳＦＥＴの
チャネルを介して供給するＩ ＧＢＴは、電圧ＩＩ制御
が可能なため制御回路が簡単になるという利点をもつ、
第２図は従来のＩ ＧＢＴの縁部近傍の構造を示し、シ
リコン基板１にはｐＪＩＨ，ｎ。
チャネルを介して供給するＩ ＧＢＴは、電圧ＩＩ制御
が可能なため制御回路が簡単になるという利点をもつ、
第２図は従来のＩ ＧＢＴの縁部近傍の構造を示し、シ
リコン基板１にはｐＪＩＨ，ｎ。
バッファ層１２． ｎ”層１３の３層が形成され、ｎ
層１３の表面層にｐ ６Ｎ域１４が、さらにその表面層
にｎ°ソソー領域１５が形成されてｌ）＋ ｒｌｒ
ｐ＋ ｎの４層構造となっている。ｎ−層１３とｎ４
領域１５の間のｐ ８Ｎ域１４の上にはゲート絶縁１１
１６を介して、例えば多結晶シリコンからなるゲート１
７が設けられている。９層１１にはドレイン電極２が、
９層１４およびｎ″領域１５にはソース電極３が、また
ゲー）ＩＴにはゲート電極４が接触している。ソース電
極３とシリコン基板１およびゲート１７との間には絶縁
層１８が介在している。このＩ ＧＢＴのゲート電極４
に電圧を加えると、ｎ−層１３とｎ″領域１５の間のｐ
ｊＪｌ域１４の表面にｎ形の反転層が生じ、ドレイン
電極２に正、ソース電極３に負の電圧を加えることによ
り、ドレイン電極２からソース電極３へ電流が流れる。
層１３の表面層にｐ ６Ｎ域１４が、さらにその表面層
にｎ°ソソー領域１５が形成されてｌ）＋ ｒｌｒ
ｐ＋ ｎの４層構造となっている。ｎ−層１３とｎ４
領域１５の間のｐ ８Ｎ域１４の上にはゲート絶縁１１
１６を介して、例えば多結晶シリコンからなるゲート１
７が設けられている。９層１１にはドレイン電極２が、
９層１４およびｎ″領域１５にはソース電極３が、また
ゲー）ＩＴにはゲート電極４が接触している。ソース電
極３とシリコン基板１およびゲート１７との間には絶縁
層１８が介在している。このＩ ＧＢＴのゲート電極４
に電圧を加えると、ｎ−層１３とｎ″領域１５の間のｐ
ｊＪｌ域１４の表面にｎ形の反転層が生じ、ドレイン
電極２に正、ソース電極３に負の電圧を加えることによ
り、ドレイン電極２からソース電極３へ電流が流れる。
このＩ ＧＢＴの基板の側面１０はドレイン電極２と等
電位になり、ｐＨ域１４と側面ｌＯとの間の領域上には
耐圧構造が形成される。
電位になり、ｐＨ域１４と側面ｌＯとの間の領域上には
耐圧構造が形成される。
すなわち、側面１０に向かって基板上に延びるゲート絶
縁層１６およびｍ縁層１Ｂの上にソース電極３も延び、
フィールドプレートを形成している。
縁層１６およびｍ縁層１Ｂの上にソース電極３も延び、
フィールドプレートを形成している。
（発明が解決しようとする課題）
このうよなＩ ＧＢＴのソース、ドレイン間に逆方向の
電流を流す場合は、第３図に示すようにゲート３４を有
するＩＧＢＴ３１のソース３３とドレイン３２の間にフ
ァスト・リカバリ・ダイオード （以下ＦＲＤと記す）
３５が接続される。しかし、このようなＦＲＤを接続し
たＩ ＧＢＴモジュールは、ＩＧＢＴおよびＦＲＤの双
方のためのスペースが必要であった。
電流を流す場合は、第３図に示すようにゲート３４を有
するＩＧＢＴ３１のソース３３とドレイン３２の間にフ
ァスト・リカバリ・ダイオード （以下ＦＲＤと記す）
３５が接続される。しかし、このようなＦＲＤを接続し
たＩ ＧＢＴモジュールは、ＩＧＢＴおよびＦＲＤの双
方のためのスペースが必要であった。
本発明の目的は、このうよにＩ ＧＢＴにＦＲＤを並列
接続する場合の必要スペースを節減するために、同一半
導体基板にＦＲＤを内蔵したＩＧＢＴを提供することに
ある。
接続する場合の必要スペースを節減するために、同一半
導体基板にＦＲＤを内蔵したＩＧＢＴを提供することに
ある。
上記の目的を達成するために、本発明は、第一導電形の
第一層、第二導電形の高不純物濃度の第二層、第二導電
形の低不純物濃度の第三層が積層され、第三層の表面部
に第一導電形の第一領域、第一領域の表面部に第二導電
形の第二領域がそれぞれ設けられ、第一領域の第三層お
よび第三領域にはさまれた領域上にゲート絶縁層を介し
てゲートが備えられ、第一層にドレイン電極、第一およ
び第二領域にソース電極、ゲートにゲート電極がそれぞ
れ接触するＩＧＢＴにおいて、基板縁部側面に接してｓ
ｖｉの第三層側の表面から第二領域に達する第二導電形
の高不純物濃度の接続領域が形成され、その接続領域お
よび基板縁部に接触する電極が基板の第三層側の表面に
設けられたものとする。
第一層、第二導電形の高不純物濃度の第二層、第二導電
形の低不純物濃度の第三層が積層され、第三層の表面部
に第一導電形の第一領域、第一領域の表面部に第二導電
形の第二領域がそれぞれ設けられ、第一領域の第三層お
よび第三領域にはさまれた領域上にゲート絶縁層を介し
てゲートが備えられ、第一層にドレイン電極、第一およ
び第二領域にソース電極、ゲートにゲート電極がそれぞ
れ接触するＩＧＢＴにおいて、基板縁部側面に接してｓ
ｖｉの第三層側の表面から第二領域に達する第二導電形
の高不純物濃度の接続領域が形成され、その接続領域お
よび基板縁部に接触する電極が基板の第三層側の表面に
設けられたものとする。
（作用）
基板縁部は第一領域およびそれに接触するドレイン電極
と等電位になる。従って、基板縁部に第三層側の表面で
接触する電極もドレイン電極と等電位になる。第二領域
はこの電極と接続領域を介して接続される。従って、ソ
ース電極の接触する第一導電形の第一領域と第二導電形
の第二領域に隣゛接する同じ導電形の第三領域の間のＰ
Ｎ接合により、ソース電極とドレイン電極の間に接続さ
れるダイオードを形成する。このダイオードの第二導電
影領域は低不純物濃度の第三層の外側に高不純物濃度の
第二層を有するので、順電圧降下は小さい。
と等電位になる。従って、基板縁部に第三層側の表面で
接触する電極もドレイン電極と等電位になる。第二領域
はこの電極と接続領域を介して接続される。従って、ソ
ース電極の接触する第一導電形の第一領域と第二導電形
の第二領域に隣゛接する同じ導電形の第三領域の間のＰ
Ｎ接合により、ソース電極とドレイン電極の間に接続さ
れるダイオードを形成する。このダイオードの第二導電
影領域は低不純物濃度の第三層の外側に高不純物濃度の
第二層を有するので、順電圧降下は小さい。
第１図は本発明の一実施例を示し、第２図と共通の部分
には同一の符号が付されている。ｐｍ（第一層０１．
ｎ °バンフｙＮｃ第二層）１２．ｎ−層（第三層）１
３ならびに、第三層の表面層にｐ 層１域（第一領域）
１４．第一領域の表面層にｎ゛ソソー領層１３の表面か
らｎ９層１２に達するｎ”ｌｌ域５が形成されている。
には同一の符号が付されている。ｐｍ（第一層０１．
ｎ °バンフｙＮｃ第二層）１２．ｎ−層（第三層）１
３ならびに、第三層の表面層にｐ 層１域（第一領域）
１４．第一領域の表面層にｎ゛ソソー領層１３の表面か
らｎ９層１２に達するｎ”ｌｌ域５が形成されている。
このｎ”ｌ層５は、各ＩＧＢＴチップに分割されて前の
シリコンウェハの分割線の位置に表面から不純物を拡散
させることにより作成され、縁部表面に被着する電極６
とｎ″Ｊｉｉ１２との接＆１１′ＩＩ域の働きをする。
シリコンウェハの分割線の位置に表面から不純物を拡散
させることにより作成され、縁部表面に被着する電極６
とｎ″Ｊｉｉ１２との接＆１１′ＩＩ域の働きをする。
基板縁部側面１０には、ウェハ切断の際のひずみが存在
するため、縁部電極６はこの基板側面を介してドレイン
電極２と等電位になる。従って、ｎ０接続領域５．ｎ°
層１２もドレイン電極２と等電位になり、ｎ″層１２ｔ
ｎ−層１３．ｐＳｌ域１４によりドレイン・ソース間に
接続されるダイオードが形成されることになる。
するため、縁部電極６はこの基板側面を介してドレイン
電極２と等電位になる。従って、ｎ０接続領域５．ｎ°
層１２もドレイン電極２と等電位になり、ｎ″層１２ｔ
ｎ−層１３．ｐＳｌ域１４によりドレイン・ソース間に
接続されるダイオードが形成されることになる。
第４図は本発明の別の実施例を示し、第１図の実施例と
異なる点は、シリコン基板１の表面の耐圧構造の下の９
層１１とｎ″″層１２の界面に高不純物濃度のｎ”層７
が瞳込まれていることである。この埋込み層は、ｎ０層
１２をｐ形母板の上にエピタキシャル成長させる前にｐ
形母板の表面層に拡散により形成される。このｎ４″層
により、接続領域５からｐ ｗｉ域１４の下に至る基板
面に平行方向の抵抗が低下し、前記ダイオードの順電圧
降下は一層低減される。なお、埋込みＮ７をｐ ＩＩ域
１４の下まで延ばすことはｎ”Ｎ１２．ｎ−層１３．ｐ
Ｓｉ域１４゜ｎ０領域１５からなる寄生バイポーラトラ
ンジスタがオンしやすくなり、ラッチアップが起きるの
で避ける必要がある。
異なる点は、シリコン基板１の表面の耐圧構造の下の９
層１１とｎ″″層１２の界面に高不純物濃度のｎ”層７
が瞳込まれていることである。この埋込み層は、ｎ０層
１２をｐ形母板の上にエピタキシャル成長させる前にｐ
形母板の表面層に拡散により形成される。このｎ４″層
により、接続領域５からｐ ｗｉ域１４の下に至る基板
面に平行方向の抵抗が低下し、前記ダイオードの順電圧
降下は一層低減される。なお、埋込みＮ７をｐ ＩＩ域
１４の下まで延ばすことはｎ”Ｎ１２．ｎ−層１３．ｐ
Ｓｉ域１４゜ｎ０領域１５からなる寄生バイポーラトラ
ンジスタがオンしやすくなり、ラッチアップが起きるの
で避ける必要がある。
本発明によれば、半導体基板のひずみの存在する縁部を
介して一表面上のドレイン電極と等電位の電極を他表面
側に形威し、その縁部電極と基板内の高不純物濃度の第
二導電形の層とを接続する領域を設けることにより、そ
の高不純物濃度の層とソース電極の接触する表面の第−
導電形の領域およびその間に介在する低不純物濃度の第
二導電形の層によりソース３ ドレイン間に接続される
ダイオードが構成される。この結果、ＦＲＤに個別素子
を用いるモジュールに比し、小形化、低コスト化された
ＦＲＤ内藏のＩ ＧＢＴが得られた。
介して一表面上のドレイン電極と等電位の電極を他表面
側に形威し、その縁部電極と基板内の高不純物濃度の第
二導電形の層とを接続する領域を設けることにより、そ
の高不純物濃度の層とソース電極の接触する表面の第−
導電形の領域およびその間に介在する低不純物濃度の第
二導電形の層によりソース３ ドレイン間に接続される
ダイオードが構成される。この結果、ＦＲＤに個別素子
を用いるモジュールに比し、小形化、低コスト化された
ＦＲＤ内藏のＩ ＧＢＴが得られた。
第１図は本発明の一実施例のＩ ＧＢＴの断面図、第２
図は通常のＩＧＢＴの断面図、第３図は！ＧＢＴモジュ
ールの等価回路図、第４図は本発明の別の実施例のＩ
ＧＢＴの断面図である。
図は通常のＩＧＢＴの断面図、第３図は！ＧＢＴモジュ
ールの等価回路図、第４図は本発明の別の実施例のＩ
ＧＢＴの断面図である。
Claims (1)
- １）第一導電形の第一層、第二導電形の高不純物濃度の
第二層、第二導電形の低不純物濃度の第三層が積層され
、第三層の表面部に第一導電形の第一領域、第一領域の
表面部に第二導電形の第二領域がそれぞれ設けられ、第
一領域の第三層および第二領域にはさまれた領域上にゲ
ート絶縁層を介してゲートが備えられ、第一層にドレイ
ン電極、第一および第二領域にソース電極、ゲートにゲ
ート電極がそれぞれ接触するものにおいて、基板縁部側
面に接して基板の第三層側の表面から第二領域に達する
第二導電形の高不純物濃度の接続領域が形成され、その
接続領域および基板縁部に接触する電極が基板の第三層
側の表面に設けられたことを特徴とする絶縁ゲート型バ
イポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17274589A JPH0338066A (ja) | 1989-07-04 | 1989-07-04 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17274589A JPH0338066A (ja) | 1989-07-04 | 1989-07-04 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338066A true JPH0338066A (ja) | 1991-02-19 |
Family
ID=15947536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17274589A Pending JPH0338066A (ja) | 1989-07-04 | 1989-07-04 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353454A (ja) * | 2001-05-28 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
-
1989
- 1989-07-04 JP JP17274589A patent/JPH0338066A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353454A (ja) * | 2001-05-28 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219995B1 (en) | Gate turn-off thyristor with independent turn-on/off controlling transistors | |
| US5760440A (en) | Back-source MOSFET | |
| JPH05152574A (ja) | 半導体装置 | |
| JPS61182264A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| JPH0230588B2 (ja) | ||
| JPH01103851A (ja) | 高耐圧半導体素子 | |
| EP0253353B1 (en) | Composite semiconductor device | |
| JPH0494576A (ja) | 縦型パワーｍｏｓ ｆｅｔ | |
| JPH03129764A (ja) | 半導体装置 | |
| JPH0338066A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| KR100266388B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
| JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH10154812A (ja) | 高耐圧半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH0818075A (ja) | ショットキーバリヤダイオード及び半導体集積回路 | |
| JP2646765B2 (ja) | Ｍｉｓゲート制御型サイリスタ半導体装置 | |
| JP3183037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP3185558B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3142009B2 (ja) | 静電誘導形ゲート構造の製造方法 |