JPH0334461A - 電界効果型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型半導体装置の新規な構造に関し、
特に耐ホツトキャリア現象にすぐれた信頼性の高い電界
効果型半導体装置に関するものであります。

〔従来の技術〕

近年、電界効果型半導体装置を構成要素として、半導体
集積回路素子（ＩＣ）が著しい進歩をとげている。

これらＩＣは、より高度な処理、より高速の勅作、より
便利な機能を世間が求めるに従って、高集積化、高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。

この電界効果型半導体装置が動作するに必要な電圧は、
必ずしも素子寸法の縮小に伴って比例して減少しないた
めに最近の高密度化、高集積化されたＩＣは素子内部に
加わる電界が増加し、素子の信頼性に問題が発生してき
た。特にホットキャリア現象による素子特性の変動はサ
ブミクロンデバイスの信頼性限界を決める重要な問題で
ある。

半導体中を移動するキャリアの平均エネルギーは、温度
をＴとすると３／２　ｋ　Ｔと考えられる。このキャリ
アに電界が加わると、キャリアはエネルギーを受ける。

このエネルギーは、その値が小さい間はキャリアと格子
との相互作用によって熱エネルギーとなり、結晶の中へ
放出される。一方、電界強度が大きくなると、格子振動
へのエネルギーの流れが間に合わなくなり、キャリアの
平均エネルギーの値は３／２ｋＴより大きくなる。この
ようなキャリアは、格子温度よりも高い状態となってお
り、この状態がホットキャリアと呼ばれている。

このようなホットキャリアは、電界効果型半導体装置の
ドレイン近傍、ゲート酸化膜近傍等、強電界が集中する
部分で加速されて発生する。この付近で発生したホット
エレクトロンは、ゲート酸化膜に注入されＳｉ／５ｉＣ
ｈ界面又はＳｉｎ、中の捕獲中心に捕まる。この捕らえ
られたホットキャリアによって、空間電荷を形成し、電
界効果型半導体装置のＶｉ、ｇｍなとの特性を変化させ
て、ＩＣの信頼性を損なわせていた。

このホットキャリア対策として、種々の方法が試みられ
ているが、素子構造の改良としてＤＤ（ダブルドレイン
）ＬＤＤ　（ライトドープドレイン）等の素子が考案さ
れている。

〔発明の目的〕

本発明はホットキャリア現象に強い、信頼性の高い新規
な電界効果型半導体装置を提供するものであります。

〔発明の構成〕

本発明は、上記の目的を達成するために、電界効果型半
導体装置において、ゲート電極とゲート絶縁膜と該ゲー
ト絶縁膜下に、禁制帯幅の異なる半導体層を有し、該ゲ
ート絶縁膜側には禁制帯幅の広い真性あるいは実質的に
真性の半導体層を有し、該禁制帯幅の広い半導体層の下
には、禁制帯幅の狭い半導体層を有することを特徴とす
るものであります。

このような構成を取ることにより、ゲート電極に電圧を
印加した場合、チャネルはゲート絶縁膜直下ではなく、
禁制帯幅の狭い半導体層部に形成される。よって、この
ような素子の中で発生したホットキャリアがゲート絶縁
膜にまで到達するためには、禁制帯幅の広い半導体層を
通過しなければならないため、十分に高いエネルギーを
持った状態でゲート絶縁膜に達せず、消滅してしまう。

これにより耐ホツトキャリア現象を向上するものであり
ます。

以下に図面により本発明を説明します。

第１図は本発明の電界効果型半導体装置の概略断面図を
示しています。

図面において基板（１）例えばガラス、セラくツク。

導体上にＳｉＮ膜等の絶縁膜を形成したもの、又は単結
晶シリコン等を用いることができる。このような基板（
１）上にＮ型又はＰ型の禁制帯幅の比較的狭い第１の半
導体層（２）例えば、多結晶シリコン。

単結晶シリコン半導体を設けである。この第１の半導体
層（２）上に第１の半導体Ｎ（２）に比べて禁制帯幅の
広い真性あるいは実質的に真性の第２の半導体層（３）
が設けられている。この第２の半導体層（３）としては
、例えばアモルファスシリコン半導体。

窒化珪素半導体、炭化珪素半導体、炭素膜半導体等を用
いることができる。この第２の半導体層（３）または、
第２の半導体層（３）と第１の半導体Ｎ（２）の一部に
電界効果型半導体装置のソース領域（４）とドレイン領
域（４°）が、中間領域（９）を挟んで形成されている
。

この中間領域（９）上に、ゲート絶縁膜（６）とゲート
電極（７）が設けられ、ソース領域（４）ドレイン領域
（４゛）にも各々接続用の電極（８）（８°）が設けら
れた構成となっている。

また、同図のｘ−ｘ’面に対応するエネルギーバンド図
を第２図（Ａ）に示します。第２図（Ａ）は、フラット
バンド状態のエネルギーバンド図であり、第１図の半導
体（２）として、Ｎ型の多結晶シリコン半導体、第２の
半導体（３）として、■型のアモルファスシリコン半導
体を用いた時の様子を示しています。

このような構成を持つ電界効果型半導体装置のゲート電
極（７）に正の電圧を加えた時のエネルギーバンドの様
子を第２図（Ｂ）に示す。この場合、ゲート電極（７）
に電圧を加えることによって、ゲート絶縁膜（６）の下
方にチャネルが形成される。第１の半導体層（２）に比
べて、第２の半導体層（３）は禁制帯幅が広いので、チ
ャネルはゲート絶縁膜（６）直下の第２の半導体層（３
）中ではなく、その下の第１の半導体層（２）中の領域
００）の付近に形成され、ソース。

ドレイン電流はソース電極（８）−ソース（４）−チャ
ネル０（Ｉ）−ドレイン（４゛）−ドレイン電極（８゛
）のパスを通って流れる。特に、第１の半導体として、
Ｎ型の半導体層を使用しているので、第１の半導体層と
第２の半導体層の伝導帯の下のレベルに相当な差ができ
ている。そのためより低い電圧をゲート電極に加えるこ
とで、第１の半導体層と第２の半導体層板面付近にポケ
ットが形成されているので、チャネルがゲート絶縁膜よ
り離れた位置に形成される。

このようにキャリアは、ゲート絶縁膜（６）直下ではな
く、ゲート絶縁膜（６）より離れた位置に形成されたチ
ャネル００）を流れ、デバイス寸法の縮小等によりドレ
イン近傍またはゲート絶縁膜付近で強電界領域が形成さ
れ、ホットキャリアが発生してもホットキャリアは、第
２の半導体層中の領域（９）を通過するために消滅また
はエネルギーを減少させて、ゲート絶縁膜に到達するこ
とになり、ゲート絶縁膜が損傷を受けたり、ゲート絶縁
膜半導体層界面にトラップを形成することなく、電界効
果型半導体装置の信頼性を向上させるものであります。

また、第１の半導体層（２）と、第２の半導体Ｎ（３）
の禁制帯幅の差が少ない場合には、ゲート電極に電圧を
加えた場合に、チャネルがゲート絶縁膜直下と、第１の
半導体層と第２の半導体層の界面付近とに形成される場
合がある。この場合、第２の半導体層の厚みを薄くする
ことにより、ゲート絶縁膜直下にチャネルが形成される
のを防止できる。

また、この場合、第１の半導体層（２）を多結晶シリコ
ンとし、第２の半導体Ｎ（３）をアモルファスシリコン
とするように第１の半導体層に、第２の半導体層よりキ
ャリア生成効率の高い材料を使用すると、ゲート絶縁膜
直下及び、第１の半導体層と第２の半導体層の界面付近
にチャネルが形成されていても、実質的に大多数のキャ
リアは第１の半導体層と第２の半導体層界面付近に形成
されたチャネルを流れるので、同様に耐ホツトキャリア
効果を有している。

さらにまた、本発明構成によれば、チャネルがゲート絶
縁膜直下に形成されないので、キャリアはゲート絶縁膜
界面に界面準位によって捕獲されたり、界面近傍に存在
する固定電荷によってキャリアが散乱し、キャリアの移
動度が低下するという問題も同時に解決することができ
る。

尚、以上の説明においては、薄膜の電界効果型半導体装
置を主として示したが、一般のＭＯ３型電界効果型半導
体装置にも、本発明の概念を変更することなく適用する
ことができる。

また、使用する材料も本発明の概念を変更するものでな
ければ、アモルファス、多結晶、結晶を問わず幅広い材
料を選択することができる。

以下に実施例を示し本発明を説明する。

「実施例１」 第３図は本発明の電界効果型半導体装置の製造工程を示
す概略縦断面図である。

第３図（Ａ）において、本実施例では４５０°Ｃ〜５０
０°Ｃ程度の耐熱性を持つコーニング７０５９ガラスを
基板（１）として使用した。

尚、本実施例においては、基板（１）上に複数の素子を
形成した集積回路構造とはせず、一つの半導体装置につ
いて記載した。

まず、基板（１）を十分に洗浄した後、紫外光を基板（
１）表面に１０〜２０分間酸化性雰囲気下で照射し、洗
浄工程で除去できない基板表面上の付着有機物を除去し
、次にこの基板（１）上形酸する半導体層との密着性向
上と基板表面からの不純物の拡散を防止した。さらにま
た、この基板（１）上にプラズマＣＶＤ法または光ＣＶ
Ｄ法にて窒化珪素膜（１１）を１０００人の厚さに形威
しガラス基板内部から不純物が拡散することを防止した
。

次にこの基板（１）をプラズマＣＶＤ装置内に設置しＮ
型のアモルファスシリコン半導体０２）約５０００人の
厚さに形威した。この時基板温度を３５０°Ｃと若干高
くして形威したので、半導体層０２）は結晶化が進んだ
状態であった。この時の作成条件を以下に示す。

基板温度　　　３５０°Ｃ 反応気体　Ｓ　１ＺＨ４＋ＰＨ，（ＰＨ１は３０ｐｐｍ
）Ｒｆパワー　　１５０Ｗ 反応圧力　　　Ｑ、　　１５Ｔｏｒｒ 次に第３図（Ｂ）に示すように第１のマスクのを用いて
、電界効果型半導体装置の部分のみを光アニール処理を
施し、多結晶シリコン半導体０３）とし、この半導体層
をＮ型の第１の半導体層０３）とする。この光アニール
処理とは、アモルファスシリコン半導体に対して高いエ
ネルギーを持つ光を照射し、アモルファスシリコン半導
体を瞬時に加熱し、その結晶性を高めるものであります
。

本実施例においては、この高いエネルギーを持つ光とし
て２４８　ｎｍの波長を持っＫｒＦエキシマレーザ光を
用いた。

このレーザ光のビーム寸法は５ＩｎｌＩｌ×１０Ｍであ
りマスクを用いて０粉の領域にあたる部分のみに照射し
た。レーザ光のエネルギー密度は１７０ｍＪ／ｄであり
、レーザ光の照射パルスレートは１５ｐｐｓで２．８秒
間レーザ光を照射した。

このレーザアニールを施された部分は透過型電子顕微鏡
にて観察を行ったところ約８００〜１０００人程度の大
きさのグレインが膜全面に渡って見られ、多結晶状態と
なっていた。

またこの膜中の水素量は１原子％以下であり、モビリテ
ィ−の大きな多結晶半導体０３）が得られていた。本実
施例においては、このレーザ光の照射をマスクを用いて
行ったが、照射するレーザ光のビーム寸法及び形状を光
学手段を用いて素子外形寸法と同じように集光し、照射
するとマスクを必要とせず素子部のみを多結晶化するこ
とも可能であった。

本実施例ではレーザ光を照射して多結晶化を行ったが、
この時同時に基板加熱を行い、さらにレーザ光の照射時
間を長くすることにより、単結晶状態に近い半導体層を
得ることも可能であった。

本実施例で得られた、レーザアニール後のＮ型の第１の
半導体層０つの禁制帯幅は１．２３ｅＶであった。　　
この上面にスパッタリング法によりＩ型のアモルファス
シリコン半導体０４）を１０〜２００人の範囲、本実施
例では８０人の厚さに形威し、第２の半導体Ｎ０４）と
した。このアモルファスシリコン半導体中には水素をで
きるだけ含まない条件で作製を行った。すなわち、この
第２の半導体層０４中に水素が多量に存在すると、この
水素が移動してゲート絶縁膜付近で５ｉ−０結合と反応
し、この付近で新たに界面準位を形成する。そのため、
この第２の半導体層０４）には余分な水素、多量の水素
を含まないようにすることが重要であった。

この得られた第２の半導体層０４）の禁制帯幅は１゜５
７ｅＶであり、通常のアモルファスシリコン半導体のそ
れより、若干小さく余分な水素が含まれていない状態で
あった。

次に■型の第２の半導体層０４）の全面にＣＶＤ法によ
り酸化珪素絶縁膜を約１μｍ°の厚さで形成し、前のレ
ーザアニール工程にて使用した、第１のマスクを用いて
、この酸化珪素膜をパターニングし、素子周辺の絶縁領
域０５１を形成し、第３図（Ｃ）の状態を得た。

次にこの基板表面にプラズマＣＶＤ法により、全面に窒
化珪素膜を８０人の厚さに形成する０次にこの窒化珪素
膜上にリンが多量にドープされた多結晶珪素をＣＶＤ法
にて２０００人の厚さに形成する。次に第２のフォトマ
スク■を用いてゲート電極０７）とゲート絶縁膜０６）
とをセルファライン構造で形成した。本実施例ではゲー
ト絶縁膜としてプラズマ酸化処理によって得られた酸化
珪素膜を使用したが、その他に窒化珪素膜等の絶縁膜を
使用することも可能である。特にこの窒化珪素膜を光Ｃ
ＶＤ法にて形成した場合、ゲート絶縁膜と半導体層との
界面に形成される界面準位は５．３×ｉｏ”個／ｃｄと
非常に少ないものが得られ、よりホットキャリア効果の
少ない信頼性の高い電界効果型半導体装置を実現するこ
とができた。

次にこの工程によって形成された開口部Ｇ８）を通して
不純物を導入し、ソース、ドレイン領域の形成を以下に
示す順序で行った。

まず、基板をプラズマ処理装置内に設置し、反応室内を
１０−’Ｔｏ　ｒ　ｒ迄初期排気を行う、次に反応室内
にＨｅ気体とフォスフイン気体（ＰＨｚ）を導入し、排
気系のコンダクタンスを調整して反応室内の圧力を０．
０７Ｔｏｒｒとした。この時フォスフインは３％の濃度
に調整されて、反応室内に導入された。この状態で高周
波電力を２００Ｗ印加し、プラズマを発生し、このプラ
ズマ中に基板を置き、１５分間プラズマ処理を行った。

開口部ｑｌｌ）を通して第２の半導体層０４）が外部に
露出しており、この部分にリンがドーピングされ、ソー
ス、ドレイン領域０９）、（１９’）が形成される。こ
の第２の半導体ＮＧ４）は本実施例においては、アモル
ファスシリコン半導体を使用しているため、プラズマ処
理により十分な深さまでリンがドーピングされる。しか
し、このドーピングされたリンは、十分に活性化状態と
なっていないので、このドーピングされた部分に対し、
再度レーザ光を照射し、この領域を活性化すると同時に
、ソース、ドレイン領域０９）、（１９”）を多結晶化
し、より導通性を高くした。この時レーザ光は、エネル
ギー密度１２０ｍＪ／ｃＡで１０ｐｐｓのパルス光を５
秒間照射した。

また、このレーザ光照射は、リンのプラズマドーピング
と同時に行ってもよい。この場合、プラズマ処理装置内
にレーザ光を導入する工夫が必要となるが、一方、照射
するレーザ光のエネルギー密度を５０ｍＪ／ｃ４にでき
、第２の半導体層に与えるダメージを最小限にできる。

このようにして、第３図（Ｄ）に示す状態を得る。

最後に、公知のスパッタリング方法により、モリブデン
金属を３０００人の厚みに形成し、第３のマスク■を使
用して、公知のフォトリソグラフィーにより、ソース、
ドレイン電極ｅ［Ｉｌ、（２０°）を形成して、電界効
果型半導体装置を完成させた。

この素子を動作状態で１ケ月連続動作させた結果■７並
びにｇｍは、はとんど変化せず、このデータを基にして
外挿し、１０年後のＶｔ並びにｇｍの変化量は４％以内
であった。

本実施例において、第１の半導体層として多結晶シリコ
ン半導体を第２の半導体層として、アモルファスシリコ
ン半導体を用いた、この２つの半導体層の禁制帯幅の差
は過大なものではない。そのため、第２の半導体層の厚
みが１０〜１０００人特に禁制帯幅の差が０，２ｅＶ以
下である場合は、１０〜２００人とすることで、チャネ
ルがゲート絶縁膜直下に形成されることを防止すること
が、可能であると実験的な知見が得られている。

すなわち、第２の半導体層の厚みを２００Å以下とすれ
ば、ゲート絶縁膜直下ではなく、第１の半導体層付近に
チャネルを形成することが可能であった。

ｒ実施例２」 実施例１と同様に、前処理とに基板洗浄、紫外光処理並
びにブロッキング層が形成された基板を本実施例におい
ても使用した。また、作製工程も一部を除き第３図に示
す通りである。この基板（１）上にＣＶＤ法にてアモル
ファスシリコン半導体０２）を約６０００人の厚さに形
成した。この時、基板の作製温度は２５０°Ｃであり、
Ｐ型を示す半導体層とするため、原料気体である珪化物
気体に対し３０ｐｐｍの割合でジボラン気体を混入し、
半導体層中に微量のボロンを添加した。

次に、Ｐ型の第１の半導体Ｎ　’ＡＭ域の外に外形寸法
と同じレーザビームをこの半導体層に照射し、この照射
領域を多結晶シリコンとした。このレーザ光は、３０８
　ｎｍの波長のＸｅＣ１エキシマレーザ−光を使用した
。レーザビームの寸法は、２５０μｍＸ１５０μｍであ
り、マスクを用いることなく、第１の半導体層領域０３
）を多結晶化し、その領域の禁制帯幅は１．２５ｅＶで
あった。レーザビームのエネルギー密度は２００ｍＪ／
ｃ＋ｆｌ、パルスレー）１０ｐｐｓで４秒間レーザパル
スヲ照射した。

さらにこのＰ型の第１の半導体層０３）を含む全面に、
第２の半導体層０４としてプラズマＣＶＤ法により、炭
化珪素半導体層を２００人の厚さで形成した。その時の
条件を以下に示す。

基板温度　　　３００　’Ｃ 反応気体　Ｓ　１ｚＨｂ＋ＣＨ４ （ＣＨａ　／　Ｓ　ｉ　ｚ　Ｈｈ　−５％）Ｒｆパワー
　　１５０Ｗ 反応圧力　　　０．１３Ｔｏｒｒ この第２の半導体側である炭化珪素半導体層の禁制帯幅
は２．０６ｅＶと、広い禁制帯幅を持つものであった。

この後、実施例１と同様の方法にて素子周辺領域０５）
、ゲート絶縁膜０６）、ゲート電極０７）。

ソース、ドレイン領域ＯｇＪ、（１９’）並びにソース
、ドレイン電極（至）、（２０’）を３枚のフォトマス
クを用いて形成し、電界効果型半導体装置を完成させた
。

また、第２の半導体層として、炭素の代わりに窒素等が
添加された。珪素半導体も使用することが可能であった
。

特に本実施例においては、ゲート電極並びにソース、ド
レイン電極として、珪化物金属、例えばタングステンシ
リサイドを使用した。そのため同一の基板上に複数の素
子を設ける集積化構造に本発明を適用した場合、半導体
装置完成後の後工程で、加える温度が少々高＜　（５０
０〜６００°Ｃ）なっても素子特性が悪化しない。また
、電極の配線抵抗が下がるため、発熱を防止でき、素子
の応答速度を速くできる特徴があった。

本実施例において、第１の半導体層０３）と第２の半導
体層０４）との禁制帯幅の差は０．８１ｅＶと相当大き
い。このような場合、チャネルはゲート絶縁膜直下では
なく、第１の半導体層付近に形成される。よってゲート
電圧を加えることによって、チャネルが第１の半導体付
近に形成される範囲内で、第２の半導体層の厚みを変化
させることにより、ゲート絶縁膜からチャネル形成領域
までの距離を変化させることが可能である。

さらに、第１の半導体層に不純物を添加しＮ型またはＰ
型としているので、より値の小さいゲート電圧でゲート
絶縁膜より離れた位置にチャネルを形成することができ
、第２の半導体層の厚みが２５００Å以下であれば充分
に実用性のあるゲート電圧で電界効果型半導体装置を駆
動することができた。

ｒ実施例３１ 本実施例においても実施例１と同様に前処理として、基
板洗浄紫外光処理並びにブロッキング層が形成されたガ
ラス基板を使用する。ただし、ガラス基板はコーニング
７０５９ガラスではなく、通常のソーダガラスを使用し
た。この基板上にプラズマＣＶＤ法にて、Ｎ型のシリコ
ンゲルマ半導体層を４０００人の厚みで形成した。その
作製条件を以下に示す。

基板温度　　　２８０°Ｃ 反応気体　Ｓ　ｉＨ４＋ＧｅＨ４＋ＰＨ１（Ｇｅ／Ｓ　
ｉ＋Ｇｅ＝０．４） Ｒｆパワー　　６０Ｗ 反応圧力　　　Ｑ、１Ｔｏｒｒ 得られた膜の禁制帯幅は１．３６ｅＶであった。

このように形成されたＮ型のシリコンゲルマニウム半導
体を第１の半導体０３）として使用した。この半導体は
禁制帯幅が狭いので、実施例１．２のようにレーザアニ
ール工程を行なうことなく、狭いＥｇの半導体層として
用いた。

次に実施例１と同様にこの半導体層上にアモルファスシ
リコン半導体層側を形成した。この半導体層の禁制帯幅
は１．６７ｅＶであった。また、厚みは６０人とした。

以下実施例１と同様の工程に従い、電界効果型半導体装
置を完成させたが、ソース、ドレイン領域に不純物をド
ーピングする際に、レーザ光にてアニールする強さを強
くしてアニール処理を施し、第４図に示すようにソース
、ドレイン領域０１．（１９”）第１の半導体層０３）
の一部にまで形成した。

このような構成によって、第１の半導体層０３）に形成
されたチャネル部に、効率よくキャリアを流すことが可
能となり、トランジスタ特性が向上した。

〔効果］ 本発明構成をとることにより、電界効果型半導体装置の
チャネルをゲート絶縁膜直下ではなく、離れた位置に形
成でき、ホットキャリア現象による素子特性の劣化を防
止でき、信頼性の高い電界効果型半導体装置を実現する
ことができた。

これにより、電界効果型半導体素子寸法をさらに小さく
することが可能となり、ＩＣチップの集積度をさらに上
げることができた。

さらに、第１の半導体と第２の半導体との導電型を変え
ているので、ゲート絶縁膜より離れた位置に、より低い
ゲートを電圧でチャネルを形成することができた。

また、第２の半導体層の厚さを調整することでチャネル
が形成される位置を容易に、変更する事が実現できた。

【図面の簡単な説明】

第１図及び第４図は本発明の電界効果型半導体装置の概
略図を示す。 第２図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 第３図は本発明の電界効果型半導体装置の作製工程を示
す。 １・・・・・基板 ２．１３・・・第１の半導体層 ３．１４・・・第２の半導体層 ４．４°、１９．１９’　　・・ソース、ドレイン領域
６．１６・・・ゲート絶縁膜 ７．１７・・・ゲート電極 １０・・・チャネル部 １１・・・窒化珪素膜

Claims (1)

1. 【特許請求の範囲】 １、ゲート電極とゲート絶縁膜とソース、ドレイン領域
   並びにチャネル形成領域を有する電界効果型半導体装置
   であって、前記ゲート絶縁膜下に禁制帯幅の異なる半導
   体層を有し、前記半導体層のうち、前記ゲート絶縁膜側
   には禁制帯幅の広い真性あるいは実質的に真性の第２の
   半導体層を有し、前記第２の半導体層下には禁制帯幅の
   狭いＮ型またはＰ型の導電型の第１の半導体層を有する
   事を特徴とする電界効果型半導体装置。 ２、特許請求の範囲第１項において、前記禁制帯幅の広
   い第２の半導体層にソース、ドレイン領域が設けられて
   いることを特徴とする電界効果型半導体装置。 ３、ゲート電極とゲート絶縁膜とソース、ドレイン領域
   並びにチャネル形成領域を有する電界効果型半導体装置
   であって、前記ゲート絶縁膜下に禁制帯幅の異なる半導
   体層を有し、前記ゲート電極に所定の電圧を加えた時に
   チャネル領域は前記ゲート絶縁膜より離れた禁制帯幅の
   狭いＮ型またはＰ型の半導体層近傍に形成され、キャリ
   アは前記ゲート絶縁膜より離れた位置に形成された前記
   チャネルを通して、ソース、ドレイン間を流れる事を特
   徴とする電界効果型半導体装置。