JP2913180B2

JP2913180B2 - 電界効果型半導体装置の作製方法

Info

Publication number: JP2913180B2
Application number: JP16865089A
Authority: JP
Inventors: 舜平山崎; 久人篠原
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1989-06-30
Filing date: 1989-06-30
Publication date: 1999-06-28
Anticipated expiration: 2014-06-28
Also published as: JPH0334460A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電界効果型半導体装置の新規な構造に関
し、特に耐ホットキャリア現象にすぐれた信頼性の高い
電界効果型半導体装置を作製する方法に関するものであ
ります。

〔従来の技術〕

近年、電界効果型半導体装置を構成要素として、半導
体集積回路素子（IC）が著しい進歩をとげている。

これらICは、より高度な処理，より高速の動作，より
便利な機能を世間が求めるに従って、高集積化，高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。

この電界効果型半導体装置が動作するに必要な電圧
は、必ずしも素子寸法の縮小に伴って比例して減少しな
いために最近の高密度化，高集積化されたICは素子内部
に加わる電界が増加し、素子の信頼性に問題が発生して
きた。特にホットキャリア現象による素子特性の変動は
サブミクロンデバイスの信頼性限界を決める重要な問題
である。

半導体中を移動するキャリアの平均エネルギーは、温
度をＴとすると3/2kTと考えられる。このキャリアに電
界が加わると、キャリアはエネルギーを受ける。このエ
ネルギーは、その値が小さい間はキャリアと格子との相
互作用によって熱エネルギーとなり、結晶の中へ放出さ
れる。一方、電界強度が大きくなると、格子振動へのエ
ネルギーの流れが間に合わなくなり、キャリアの平均エ
ネルギーの値は3/2kTより大きくなる。このようなキャ
リアは、格子温度よりも高い状態となっており、この状
態がホットキャリアと呼ばれている。

このようなホットキャリアは、電界効果型半導体装置
のドレイン近傍，ゲート酸化膜近傍等、強電界が集中す
る部分で加速されて発生する。この付近で発生したホッ
トエレクトロンは、ゲート酸化膜に注入されSi/SiO₂界
面又はSiO₂中の捕獲中心に捕まる。この捕らえられたホ
ットキャリアによって、空間電荷を形成し、電界効果型
半導体装置のV_T,gmなどの特性を変化させて、ICの信頼
性を損なわせていた。

このホットキャリア対策として、種々の方法が試みら
れているが、素子構造の改良としてDD（ダブルドレイ
ン）LDD（ライトドープドレイン）等の素子が考案され
ている。

〔発明の目的〕

本発明はホットキャリア現象に強い、信頼性の高い新
規な電界効果型半導体装置を容易に作製する方法を提供
するものであります。

〔発明の構成〕

本発明は、上記の目的を達成するために、ゲート電極
とゲート絶縁膜と該ゲート絶縁膜下に、禁制帯幅の異な
る半導体層を有し、該ゲート絶縁膜側には禁制帯幅の広
い半導体層を有し、該禁制帯幅の広い半導体層の下に
は、禁制帯幅の狭い半導体層を有する電界効果型半導体
装置の作製方法において、禁制帯幅の狭い第１の半導体
層は高エネルギー光を照射することにより非単結晶半導
体層を多結晶または単結晶化することにより形成され前
記半導体層に高エネルギー光を照射する前または後に禁
制帯幅の広い第２の半導体層を前記該１の半導体層に接
するように形成する工程を有することを特徴とするもの
であります。

さらにまた、ソース，ドレイン領域を形成する際には
導電型を決定する不純物が混ざった気体に電力を加え
て、プラズマ化し、このプラズマ中に基板を設けて、所
定の部分に不純物をドーピングし、ソース，ドレイン領
域を形成するものであります。

第１図に本発明方法の一例の概略を示し説明を行いま
す。

同図（Ａ）にあるように、基板（１）例えばガラス、
セラミックス、導体上に絶縁膜を形成したもの或いは単
結晶シリコン基板等を使用することができる。このよう
な基板（１）上にブロッキング層（11）を形成する。次
に第１の非単結晶半導体層（12）を形成する。この非単
結晶半導体としては後の工程で結晶化が行われる為に結
晶化によって禁制帯幅が狭くなる半導体が望ましい、例
えばアモルファスシリコン半導体がこの半導体として使
用できる。次に、この第１の非単結晶半導体（12）の一
部分に対して高エネルギー光を持つ光ビーム（100）を
照射する。この時、マスクを用いて必要な部分のみに光
を集光して照射するか又は光学手段を使用して必要な部
分のみに光を集光して照射する。この光の照射により禁
制帯幅の狭い領域（13）が得られる。例えば第１の非単
結晶半導体層としてアモルファス半導体を使用した場合
はこの部分は多結晶シリコン半導体となり禁制帯幅は約
1.2〜1.4eV程度の狭い半導体領域（13）が得られる。

次に、この禁制帯幅の狭い半導体層並びに第１の半導
体層に接するように禁制帯幅の広い半導体層（14）を形
成する。さらにこの上面に素子分離領域（15）を選択的
に形成し第１図（Ｃ）の状態を得る。次にゲート絶縁膜
（16）、ゲート電極（17）を形成し、不純物例えばフォ
スフィン気体が５％混じったHe気体に高周波電力を加え
て発生させたプラズマ中で基板を処理し、ソース，ドレ
イン領域（19）（19′）を形成し第１図（Ｄ）の状態を
得る。最後にソース，ドレイン電極（20）（20′）を形
成し第１図（Ｅ）の電界効果型半導体装置を完成させ
る。

このようにして作製さた電界効果型半導体装置のゲー
ト電極に電圧を印加した場合、チャネルはゲート絶縁膜
直下ではなく、禁制帯幅の狭い半導体層部に形成され
る。よって、このような素子の中で発生したホットキャ
リアがゲート絶縁膜にまで到達するためには、禁制帯幅
の広い半導体層を通過しなければならないため、十分に
高いエネルギーを持った状態でゲート絶縁膜に達せず、
消滅してしまう。これにより耐ホットキャリア現象を向
上するものであります。

以下に図面により本発明により作製された電界効果型
半導体装置を説明します。

第２図は本発明の電界効果型半導体装置の概略断面図
を示しています。

また、同図のＸ−Ｘ′面に対応するエネルギーバンド
図を第３図（Ａ）に示します。第３図（Ａ）は、フラッ
トバンド状態のエネルギーバンド図であり、第２図の半
導体（２）としては、多結晶シリコン半導体，第２の半
導体（３）として、アモルファスシリコン半導体を用い
た時の様子を示しています。

このような構成を持つ電界効果型半導体装置のゲート
電極（７）に正の電圧を加えた時のエネルギーバンドの
様子を第３図（Ｂ）に示す。この場合、ゲート電極
（７）に電圧を加えることによって、ゲート絶縁膜
（６）の下方にチャネルが形成される。第１の半導体層
（２）に比べて、第２の半導体層（３）は禁制帯幅が広
いので、チャネルはゲート絶縁膜（６）直下の第２の半
導体層（３）中ではなく、その下の第１の半導体層
（２）中の領域（10）の付近に形成され、ソース，ドレ
イン電流はソース電極（８）−ソース（４）−チャネル
（10）−ドレイン（４′）−ドレイン電極（８′）のパ
スを通って流れる。

このようにキャリアは、ゲート絶縁膜（６）直下では
なく、ゲート絶縁膜（６）より離れた位置に形成された
チャネル（10）を流れ、デバイス寸法の縮小等によりド
レイン近傍またはゲート絶縁膜付近で強電界領域が形成
され、ホットキャリアが発生してもホットキャリアは、
第２の半導体層中の領域（９）を通過するために消滅ま
たはエネルギーを減少させて、ゲート絶縁膜に到達する
ことになり、ゲート絶縁膜が損傷を受けたり、ゲート絶
縁膜半導体層界面にトラップを形成することなく、電界
効果型半導体装置の信頼性を向上させるものでありま
す。

また、第１の半導体層（２）と、第２の半導体層
（３）の禁制帯幅の差が少ない場合には、ゲート電極に
電圧を加えた場合に、チャネルがゲート絶縁膜直下と、
第１の半導体層と第２の半導体層の界面付近とに形成さ
れる場合がある。この場合、第２の半導体層の厚みを薄
くすることにより、ゲート絶縁膜直下にチャネルが形成
されるのを防止できる。また、この場合、第１の半導体
層（２）を多結晶シリコンとし、第２の半導体層（３）
をアモルファスシリコンとするように第１の半導体層
に、第２の半導体層よりキャリア生成効率の高い材料を
使用すると、ゲート絶縁膜直下及び、第１の半導体層と
第２の半導体層の界面付近にチャネルが形成されていて
も、実質的に大多数のキャリアは第１の半導体層と第２
の半導体層界面付近に形成されたチャネルを流れるの
で、同様に耐ホットキャリア効果を有している。

さらにまた、本発明構成によれば、チャネルがゲート
絶縁膜直下に形成されないので、キャリアはゲート絶縁
膜界面に界面準位によって捕獲されたり、界面近傍に存
在する固定電荷によってキャリアが散乱し、キャリアの
移動度が低下するという問題も同時に解決することがで
きる。

尚、以上の説明においては、薄膜の電界効果型半導体
装置を主として示したが、一般のMOS型電界効果型半導
体装置にも、本発明の概念を変更することなく適用する
ことができる。

また、使用する材料も本発明の概念を変更するもので
なければ、アモルファス、多結晶、結晶を問わず幅広い
材料を選択することができる。

以下に実施例を示し本発明を説明する。

『実施例』第１図は本発明の電界効果型半導体装置の製造工程を
示す概略縦断面図である。

第１図（Ａ）において、本実施例では450℃〜500℃程
度の耐熱性を持つコーニング7059ガラスを基板（１）と
して使用した。

尚、本実施例においては、基板（１）上に複数の素子
を形成した集積回路構造とはせず、一つの半導体装置に
ついて記載した。

まず、基板（１）を十分に洗浄した後、紫外光を基板
（１）表面に10〜20分間酸化性雰囲気下で照射し、洗浄
工程で除去できない基板表面上の付着有機物を除去し、
次にこの基板（１）上形成する半導体層との密着性向上
と基板表面からの不純物の拡散を防止した。さらにま
た、この基板（１）上にプラズマCVD法または光CVD法に
て窒化珪素膜（11）を1000Åの厚さに形成しガラス基板
内部から不純物が拡散することを防止した。

次にこの基板（１）をプラズマCVD装置内に設置しア
モルファスシリコン半導体（12）約5000Åの厚さに形成
した。この時基板温度を350℃と若干高くして形成した
ので、半導体層（12）は結晶化が進んだ状態であった。

次に第１図（Ｂ）に示すように第１のマスクを用い
て、電界効果型半導体装置の部分のみを光アニール処理
を施し、多結晶シリコン半導体（13）とし、この半導体
層を第１の半導体層（13）とする。この光アニール処理
とは、アモルファスシリコン半導体に対して高いエネル
ギーを持つ光を照射し、アモルファスシリコン半導体を
瞬時に加熱し、その結晶性を高めるものであります。

本実施例においては、この高いエネルギーを持つ光と
して248nmの波長を持つKrFエキシマレーザ光を用いた。

このレーザ光のビーム寸法は5mm×10mmでありマスク
を用いて（13）の領域にあたる部分のみに照射した。レ
ーザ光のエネルギー密度は170mJ/cm²であり、レーザ光
の照射パルスレートは15ppsで2.8秒間レーザ光を照射し
た。

このレーザアニールを施された部分は透過型電子顕微
鏡にて観察を行ったところ約800〜1000Å程度の大きさ
のグレインが膜全面に渡って見られ、多結晶状態となっ
ていた。

またこの膜中の水素量は１原子％以下であり、モビリ
ティーの大きな多結晶半導体（13）が得られていた。本
実施例においては、このレーザ光の照射をマスクを用い
て行ったが、照射するレーザ光のビーム寸法及び形状を
光学手段を用いて素子外形寸法と同じように集光し、照
射するとマスクを必要とせず素子部のみを多結晶化する
ことも可能であった。

本実施例ではレーザ光を照射して多結晶化を行った
が、この時同時に基板加熱を行い、さらにレーザ光の照
射時間を長くすることにより、単結晶上体に近い半導体
層を得ることも可能であった。本実施例で得られた、レ
ーザアニール後の第１の半導体層（13）の禁制帯幅は1.
23eVであった。

この上面にスパッタリング法によりアモルファスシリ
コン半導体（14）を10〜200Åの範囲、本実施例では80
Åの厚さに形成し、第２の半導体層（14）とした。この
アモルファスシリコン半導体中には水素をできるだけ含
まない条件で作製を行った。すなわち、この第２の半導
体層（14）中に水素が多量に存在すると、この水素が移
動してゲート絶縁膜付近でSi−Ｏ結合と反応し、この付
近で新たに界面準位を形成する。そのため、この第２の
半導体層（14）には余分な水素、多量の水素を含まない
ようにすることが重要であった。

この得られた第２の半導体層（14）の禁制帯幅は1.57
eVであり、通常のアモルファスシリコン半導体のそれよ
り、若干小さく余分な水素が含まれていない状態であっ
た。

次に第２の半導体層（14）の全面にCVD法により酸化
珪素絶縁膜を約１μｍの厚さで形成し、前のレーザアニ
ール工程にて使用した、第１のマスクを用いて、この酸
化珪素膜をパターニングし、素子周辺の絶縁領域（15）
を形成し、第１図（Ｃ）の状態を得た。

次にこの基板表面にプラズマCVD法により、全面に窒
化珪素膜を80Åの厚さに形成する。次にこの窒化珪素膜
上にリンが多量にドープされた多結晶珪素をCVD法にて2
000Åの厚さに形成する。次に第２のフォトマスクを
用いてゲート電極（17）とゲート絶縁膜（16）とセルフ
ァライン構造で形成した。本実施例ではゲート絶縁膜と
してプラズマCVD法によって得られた窒化珪素膜を使用
したが、その他に酸化珪素膜等の絶縁膜を使用すること
も可能である。特にこの窒化珪素膜を光CVD法にて形成
した場合、ゲート絶縁膜と半導体層との界面に形成され
る界面準位は5.3×10¹⁰個/cm²と非常に少ないものが得
られ、よりホットキャリア効果の少ない信頼性の高い電
界効果型半導体装置を実現することができた。

次にこの工程によって形成された開口部（18）を通し
て不純物を導入し、ソース，ドレイン領域の形成を以下
に示す順序で行った。まず、基板をプラズマ処理装置内
に設置し、反応室内を10^-5Torr迄所期排気を行う、次に
反応室内にHe気体とフォスフィン気体（PH₃）を導入
し、排気系のコンダクタンスを調整して反応室内の圧力
を0.07Torrとした。この時フォスフィンは３％の濃度に
調整されて、反応室内に導入された。この状態で高周波
電力を200W印加し、プラズマを発生し、このプラズマ中
に基板を置き、15分間プラズマ処理を行った。開口部
（18）を通して第２の半導体層（14）が外部に露出して
おり、この部分にリンがドーピングされ、ソース，ドレ
イン領域（19），（19′）が形成される。この第２の半
導体層（14）は本実施例においては、アモルファスシリ
コン半導体を使用しているため、プラズマ処理により十
分な深さまでリンがドーピングされる。しかし、このド
ーピングされたリンは、十分に活性化状態となっていな
いので、このドーピングされた部分に対し、再度レーザ
光を照射し、この領域を活性化すると同時に、ソース，
ドレイン領域（19），（19′）を多結晶化し、より導通
性を高くした。この時レーザ光は、エネルギー密度120m
J/cm²で10ppsのパルス光を５秒間照射した。

また、このレーザ光照射は、リンのプラズマドーピン
グと同時に行ってもよい。この場合、プラズマ処理装置
内にレーザ光を導入する工夫が必要となるが、一方、照
射するレーザ光のエネルギー密度を50mJ/cm²にでき、第
２の半導体層に与えるダメージを最小限にできる。

このようにして、第１図（Ｄ）に示す状態を得る。最
後に、公知のスパッタリング方法により、モリブデン金
属を3000Åの厚みに形成し、第３のマスクを使用し
て、公知のフォトリソグラフィーにより、ソース，ドレ
イン電極（20），（20′）を形成して、電界効果型半導
体装置を完成させた。

この素子を動作状態で１ヶ月連続動作させた結果V_T並
びにgmは、ほとんど変化せず、このデータを基にして外
挿し、10年後のV_T並びにgmの変化量は４％以内であっ
た。

本実施例において、第１の半導体層として多結晶シリ
コン半導体を第２の半導体層として、アモルファスシリ
コン半導体を用いた、この２つの半導体層の禁制帯幅の
差は過大なものではない。そのため、第２の半導体層の
厚みが10〜1000Å特に禁制帯幅の差が0.2eV以下である
場合は、10〜200Åとすることで、チャネルがゲート絶
縁膜直下に形成されることを防止することが、可能であ
ると実験的な知見が得られている。すなわち、第２の半
導体層の厚みを200Å以下とすれば、ゲート絶縁膜直下
ではなく、第１の半導体層付近にチャネルを形成するこ
とが可能であった。

『実施例２』実施例１と同様に、前処理とに基板洗浄，紫外光処理
並びにブロッキング層が形成された基板を本実施例にお
いても使用した。また、作製工程も一部を除き第１図に
示す通りである。この基板（１）上にCVD法にてアモル
ファスシリコン半導体（12）を約6000Åの厚さに形成し
た。この時、基板の作製温度は250℃であり、真性また
は若干Ｐ型を示す半導体層とするため、原料気体である
珪化物気体に対し10〜100ppmの割合でジボラン気体を混
入し、半導体層中に微量のボロンを添加した。

この時に添加するボロンの量によって、電界効果型半
導体装置のV_THのコントロールが可能である。

次に、第１の半導体層領域の外に外形寸法と同じレー
ザビームをこの半導体層に照射し、この照射領域を多結
晶シリコンとした。このレーザ光は、308nmの波長のXeC
lエキシマレーザー光を使用した。レーザビームの寸法
は、250μｍ×150μｍであり、マスクを用いることな
く、第１の半導体層領域（13）を多結晶化し、その領域
の禁制帯幅は1.25eVであった。レーザビームのエネルギ
ー密度は200mJ/cm²,パルスレート10ppsで４秒間レーザ
パルスを照射した。

さらにこの第１の半導体層（13）を含む全面に、第２
の半導体層（14）としてプラズマCVD法により、炭化珪
素半導体層を200Åの厚さで形成した。その時の条件を
以下に示す。

基板温度 300℃ 反応気体 Si₂H₆＋CH₄ （CH₄/Si₂H₆＝５％） Rfパワー 150W 反応圧力 0.13Torr この第２の半導体（14）である炭化珪素半導体層の禁制
帯幅は2.06eVと、広い禁制帯幅を持つものであった。こ
の後、実施例１と同様の方法にて素子周辺領域（15），
ゲート絶縁膜（16），ゲート電極（17），ソース，ドレ
イン領域（19），（19′）並びにソース，ドレイン電極
（20），（20′）を３枚のフォトマスクを用いて形成
し、電界効果型半導体装置を完成させた。

特に本実施例においては、ゲート電極並びにソース，
ドレイン電極として、珪化物金属、例えばタングステン
シリサイドを使用した。そのため同一の基板上に複数の
素子を設ける集積化構造に本発明を適用した場合、半導
体装置完成後の後工程で、加える温度が少々高く（500
〜600℃）なっても素子特性が悪化しない。また、電極
の配線抵抗が下がるため、発熱を防止でき、素子の応答
速度を速くできる特徴があった。

また第２の半導体層としては、酸素，窒素が添加され
た珪素半導体を使用することが可能であった。

本実施例において、第１の半導体層（13）と第２の半
導体層（14）との禁制帯幅の差は0.81eVと相当大きい。
このような場合、チャネルはゲート絶縁膜直下ではな
く、第１の半導体層付近に形成される。よってゲート電
圧を加えることによって、チャネルが第１の半導体付近
に形成される範囲内で、第２の半導体層の厚みを変化さ
せることにより、ゲート絶縁膜からチャネル形成領域ま
での距離を変化させることが可能である。

しかし、チャネルをよりゲート絶縁膜より離れて形成
するために、第２の半導体層の厚みを厚くしすぎると、
ゲート電圧をより高くする必要が生じてくる。このよう
に電圧を高くすることは、実用的ではなく、第２の半導
体層の厚みは2000Å以下で調整することが必要であっ
た。

『実施例３』本実施例においても実施例１と同様に前処理として、
基板洗浄紫外光処理並びにブロッキング層が形成された
ガラス基板を使用する。ただし、ガラス基板はコーニン
グ7059ガラスではなく、通常のソーダガラスを使用し
た。この基板上にスパッタリング法にて、非単結珪素半
導体層を4000Åの厚みで形成した。その作製条件を以下
に示す。

基板温度 280℃ 使用気体 Ar＋H₂ Rfパワー 60W 反応圧力６×10^-3Torr 得られた膜の禁制帯幅は1.48eVであった。

このように形成された非単結晶半導体を第１の半導体
（13）として使用した。実施例1,2のようにレーザアニ
ール工程を行い、そのEgは1.36eVであり、狭い禁制帯幅
の半導体層として用いた。

次に実施例１と同様にこの半導体層上にアモルファス
シリコン半導体層（14）を形成した。この半導体層の禁
制帯幅は1.67eVであった。また、厚みは60Åとした。

以下実施例１と同様の工程に従い、電界効果型半導体
装置を完成させたが、ソース，ドレイン領域に不純物を
ドーピングする際に、プラズマ処理中に、レーザ光にて
アニールする強さを強くしてアニール処理を施し、第４
図に示すようにソース，ドレイン領域（19），（19′）
第１の半導体層（13）の一部にまで形成した。

このような構成によって、第１の半導体層（13）に形
成されたチャネル部に、効率よくキャリアを流すことが
可能となり、トランジスタ特性が向上した。

本実施例においては、ソース，ドレイン領域が第１の
半導体にまで形成されているので、ゲート絶縁膜より離
れた位置のチャネル部分に対して、より効率良くキャリ
アを流すことができた。

また、高エネルギーを有する光として、本実施例にて
記載のレーザ光のみに限定されず、キセノンランプ、高
圧水銀灯、赤外ランプ等幅広いものを用いることができ
る。

特に、レーザ光は光学手段によって、微細なパターン
に集光する事ができるので、電界効果型半導体装置を作
製する際にはマスクを一枚少なくして作製することが可
能となる。

〔効果〕

本発明構成によって作製された電界効果型半導体装置
のチャネルはゲート絶縁膜直下ではなく、離れた位置に
形成され、ホットキャリア現象による素子特性の劣化を
防止機能有し、信頼性の高い電界効果型半導体装置を容
易に低コストで実現することができた。

さらに、電界効果型半導体装置の寸法を縮小すること
が可能となった。

また、電界効果型半導体装置の作製マスクの数を少な
くして、できるので、製造の歩留りを向上することが可
能で、さらに、コストを下げることが可能となった。

さらにまた、ソースドレイン領域形成にあたっては第
２半導体層として非単結半導体を使用しているため、簡
単な構成のプラズマ処理装置のみで形成でき、高額はイ
オン注入装置等を必要とせず、製造コストをおさえるこ
とができた。

【図面の簡単な説明】

第１図は本発明の電界効果型半導体装置の作製方法の概
略図を示す。第２図及び第４図は本発明の電界効果型半導体装置の概
略断面図を示す。第３図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。１……基板 2,13,……第１の半導体層 3,14,……第２の半導体層 4,4′,19,19′……ソース，ドレイン領域 6,16,……ゲート絶縁膜 7,17,……ゲート電極 10……チャネル部 11……窒化珪素膜 100……レーザ光

Claims

(57)【特許請求の範囲】

【請求項１】非単結晶半導体の第１の層を形成する工程
と、前記第１の層に光アニール処理をして前記第１の層
の少なくとも一部を多結晶または単結晶とする工程と、
前記多結晶または単結晶とされた第１の層より禁制帯幅
が広い半導体の第２の層を前記第１の層に接して形成す
る工程と、導電型を付与する不純物が混ざったプラズマ
に曝すことにより、前記第２の層、または前記第２の層
と前記第１の層に、不純物を導入し、ソース領域及びド
レイン領域を形成する工程とを有することを特徴とする
電界効果型半導体装置の作製方法。
【請求項２】請求項１において、前記ソース領域及びド
レイン領域を形成する工程の後に、前記ソース領域及び
ドレイン領域に光を照射し、前記導入された不純物を活
性化することを特徴とする電界効果型半導体装置の作製
方法。
【請求項３】請求項１又は請求項２において、前記光ア
ニール処理の光は、光学手段にて集光されて照射される
ことを特徴とする電界効果型半導体装置の作製方法。
【請求項４】請求項１〜請求項３のいずれか１項におい
て、前記光アニール処理の光は、エキシマレーザ光であ
ることを特徴とする電界効果型半導体装置の作製方法。