JPH0334460A - 電界効果型半導体装置の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型半導体装置の新規な構造に関し、
特に耐ホツトキャリア現象にすぐれた信頼性の高い電界
効果型半導体装置を作製する方法に関するものでありま
す。

〔従来の技術〕

近年、電界効果型半導体装置を構成要素として、半導体
集積回路素子（ＩＣ）が著しい進歩をとげている。

これらＩＣは、より高度な処理、より高速の動作、より
便利な機能を世間が求めるに従って、高集積化、高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。

この電界効果型半導体装置が動作するに必要な電圧は、
必ずしも素子寸法の縮小に伴って比例して減少しないた
めに最近の高密度化、高集積化されたＩＣは素子内部に
加わる電界が増加し、素子の信頼性に問題が発生してき
た。特にホットキャリア現象による素子特性の変動はサ
ブミクロンデバイスの信頼性限界を決める重要な問題で
ある。

半導体中を移動するキャリアの平均エネルギーは、温度
をＴとすると３／２ｋＴと考えられる。このキャリアに
電界が加わると、キャリアはエネルギーを受ける。この
エネルギーは、その値が小さい間はキャリアと格子との
相互作用によって熱エネルギーとなり、結晶の中へ放出
される。一方、電界強度が大きくなると、格子振動への
エネルギーの流れが間に合わなくなり、キャリアの平均
エネルギーの値は３／２ｋＴより大きくなる。このよう
なキャリアは、格子温度よりも高い状態となっており、
この状態がホットキャリアと呼ばれている。

このようなホットキャリアは、電界効果型半導体装置の
ドレイン近傍、ゲート酸化膜近傍等、強電界が集中する
部分で加速されて発生する。この付近で発生したホット
エレクトロンは、ゲート酸化膜に注入されＳｔ／ＳｉＯ
□界面又はＳｉｎ、中の捕獲中心に浦まる。この捕らえ
られたホットキャリアによって、空間電荷を形成し、電
界効果型半導体装置のｖ、、ｇｍなどの特性を変化させ
て、ＩＣの信頼性を損なわせていた。

このホットキャリア対策として、種々の方法が試みられ
ているが、素子構造の改良としてＤＤ（ダブルドレイン
）ＬＤＤ　（ライトドープドレイン）等の素子が考案さ
れている。

〔発明の目的〕

本発明はホットキャリア現象に強い、信頼性の高い新規
な電界効果型半導体装置を容易に作製する方法を提供す
るものであります。

〔発明の構成〕

本発明は、上記の目的を達成するために、ゲート電極と
ゲート絶縁膜と該ゲート絶縁膜下に、禁制帯幅の異なる
半導体層を有し、該ゲート絶縁膜側には禁制帯幅の広い
半導体層を有し、該禁制帯幅の広い半導体層の下には、
禁制帯幅の狭い半導体層を有する電界効果型半導体装置
の作製方法において、禁制帯幅の狭い第１の半導体層は
高エネルギー光を照射することにより非単結晶半導体層
を多結晶または単結晶化することにより形成され前記半
導体層に高エネルギー光を照射する前または後に禁制帯
幅の広い第２の半導体層を前記該ｌの半導体層に接する
ように形成する工程を有することを特徴とするものであ
ります。

さらにまた、ソース、ドレイン領域を形成する際には導
電型を決定する不純物が混ざった気体に電力を加えて、
プラズマ化し、このプラズマ中に基板を設けて、所定の
部分に不純物をドーピングし、ソース、ドレイン領域を
形成するものであります。

第１図に本発明方法の一例の概略を示し説明を行います
。

同図（Ａ）にあるように、基板（１）例えばガラス、セ
ラミックス、導体上に絶縁膜を形成したもの或いは単結
晶シリコン基板等を使用することができる。このような
基板（１）上にプロンキングＮ（１０を形成する。次に
第１の非単結晶半導体層０２）を形成する。この非単結
晶半導体としては後の工程で結晶化が行われる為に結晶
化によって禁制帯幅が狭くなる半導体が望ましい、例え
ばアモルファスシリコン半導体等がこの半導体として使
用できる。次に、この第１の非単結晶半導体０２１の一
部分に対して高エネルギー光を持つ光ビーム（１００）
を照射する。この時、マスクを用いて必要な部分のみに
光を集光して照射するか又は光学手段を使用して必要な
部分のみに光を集光して照射する。この光の照射により
禁制帯幅の狭い領域０つが得られる。

例えば第１の非単結晶半導体層としてアモルファス半導
体を使用した場合はこの部分は多結晶シリコン半導体と
なり禁制帯幅は約１．２〜１，４ｅ■程度の狭い半導体
領域０３）が得られる。

次に、この禁制帯幅の狭い半導体層並びに第１の半導体
層に接するように禁制帯幅の広い半導体層０４）を形成
する。さらにこの上面に素子分離領域０５）を選択的に
形成し第１図（Ｃ）の状態を得る。次にゲート絶縁膜０
０、ゲート電極ａ刀を形成し、不純物例えばフォスフイ
ン気体が５％混しったＨｅ気体に高周波電力を加えて発
生させたプラズマ中で基板を処理し、ソース、ドレイン
領域０９Ｈ１９′）を形成し第１図（Ｄ）の状態を得る
。最後にソース。

ドレイン電極Ｃ！Ｉ（２０°）を形成し第１図（Ｅ）の
電界効果型半導体装置を完成させる。

このようにして作製さた電界効果型半導体装置のゲート
電極に電圧を印加した場合、チャネルはゲート絶縁膜直
下ではなく、禁制帯幅の狭い半導体層部に形成される。

よって、このような素子の中で発生したホットキャリア
がゲート絶縁膜にまで到達するためには、禁制帯幅の広
い半導体層を通過しなければならないため、十分に高い
エネルギーを持った状態でゲート絶縁膜に達せず、消滅
してしまう。これにより耐ホツトキャリア現象を向上す
るものであります。

以下に図面により本発明により作製された電界効果型半
導体装置を説明します。

第２図は本発明の電界効果型半導体装置の概略断面図を
示しています。

また、同図のｘ−ｘ’面に対応するエネルギーバンド図
を第３図（Ａ）に示します。第３図（Ａ）は、フラット
バンド状態のエネルギーバンド図であり、第２図の半導
体（２）として、多結晶シリコン半導体。

第２の半導体（３）として、アモルファスシリコン半導
体を用いた時の様子を示しています。

このような構成を持つ電界効果型半導体装置のゲート電
極（７）に正の電圧を加えた時のエネルギーバンドの様
子を第３図（Ｂ）に示す。この場合、ゲート電極（７）
に電圧を加えることによって、ゲート絶縁膜（６）の下
方にチャネルが形成される。第１の半導体層（２）に比
べて、第２の半導体層（３）は禁制帯幅が広いので、チ
ャネルはゲート絶縁膜（６）直下の第２の半導体層（３
）中ではなく、その下の第１の半導体層（２）中の領域
００）の付近に形成され、ソース。

ドレイン電流はソース電極（８）−ソース（４）−チャ
ネル００−ドレイン（４°）−ドレイン電極（８゛）の
バスを通って流れる。

このようにキャリアは、ゲート絶縁膜（６）直下ではな
く、ゲート絶縁膜（６）より離れた位置に形成されたチ
ャネル０■を流れ、デバイス寸法の縮小等によりドレイ
ン近傍またはゲート絶縁膜付近で強電界領域が形成され
、ホットキャリアが発生してもホットキャリアは、第２
の半導体層中の領域（９）を通過するために消滅または
エネルギーを減少させて、ゲート絶縁膜に到達すること
になり、ゲート絶縁膜が損傷を受けたり、ゲート絶縁膜
半導体層界面にトラップを形成することなく、電界効果
型半導体装置の信頼性を向上させるものであります。

また、第１の半導体層（２）と、第２の半導体層（３）
の禁制帯幅の差が少ない場合には、ゲート電極に電圧を
加えた場合に、チャネルがゲート絶Ｉ！膜直下と、第１
の半導体層と第２の半導体層の界面付近とに形成される
場合がある。この場合、第２の半導体層の厚みを薄くす
ることにより、ゲート絶縁膜直下にチャネルが形成され
るのを防止できる。

また、この場合、第１の半導体Ｎ（２）を多結晶シリコ
ンとし、第２の半導体層（３）をアモルファスシリコン
とするように第１の半導体層に、第２の半導体層よりキ
ャリア生成効率の高い材料を使用すると、ゲート絶縁膜
直下及び、第１の半導体層と第２の半導体層の界面付近
にチャネルが形成されていても、実質的に大多数のキャ
リアは第１の半導体層と第２の半導体層界面付近に形成
されたチャネルを流れるので、同様に耐ホツトキャリア
効果を有している。

さらにまた、本発明構成によれば、チャネルがゲート絶
縁膜直下に形成されないので、キャリアはゲート絶縁膜
界面に界面準位によって捕獲されたり、界面近傍に存在
する固定電荷によってキャリアが散乱し、キャリアの移
動度が低下するという問題も同時に解決することができ
る。

尚、以上の説明においては、薄膜の電界効果型半導体装
置を主として示したが、一般のＭＯ３型電界効果型半導
体装置にも、本発明の概念を変更することなく適用する
ことができる。

また、使用する材料も本発明の概念を変更するものでな
ければ、アモルファス、多結晶、結晶を問わず幅広い材
料を選択することができる。

以下に実施例を示し本発明を説明する。

「実施例１」 第１図は本発明の電界効果型半導体装置の製造工程を示
す概略縦断面図である。

第１図（Ａ）において、本実施例では４５０℃〜５００
°Ｃ程度の耐熱性を持つコーニング７０５９ガラスを基
Ｆｉ（１）として使用した。

尚、本実施例においては、基板（］）上に複数の素子を
形成した集積回路構造とはせず、一つの半導体装置につ
いて記載した。

まず、基板（１）を十分に洗浄した後、紫外光を基板（
１）表面に１０〜２０分間酸化性雰囲気下で照射し、洗
浄工程で除去できない基板表面上の付着有機物を除去し
、次にこの基板（１）上形底する半導体層との密着性向
上と基板表面からの不純物の拡散を防止した。さらにま
た、この基板（１）上にプラズマＣＶＤ法または光ＣＶ
Ｄ法にて窒化珪素膜（１りを１０００人の厚さに形成し
ガラス基板内部から不純物が拡散することを防止した。

次にこの基１）をプラズマＣＶＤ装置内に設置しアモル
ファスシリコン半導体０力約５０００人の厚さに形威し
た。この時基板温度を３５０　’Ｃと若干高くして形成
したので、半導体層０２）は結晶化が進んだ状態であっ
た。

次に第１図（Ｂ）に示すように第１のマスク■を用いて
、電界効果型半導体装置の部分のみを光アニール処理を
施し、多結晶シリコン半導体０３）とし、この半導体層
を第１の半導体層Ｑ３）とする。こノ光アニール処理と
は、アモルファスシリコン半導体に対して高いエネルギ
ーを持つ光を照射し、アモルファスシリコン半導体を瞬
時に加熱し、その結晶性を高めるものであります。

本実施例においては、この高いエネルギーを持つ光とし
て２４８ｎｍの波長を持つＫｒＦエキシマレーザ光を用
いた。

このレーザ光のビーム寸法は５ｍＸ１０ｓｍでありマス
クを用いて０つの領域にあたる部分のみに照射した。レ
ーザ光のエネルギー密度は１７０ｍＪ／　ａｊであり、
レーザ光の照射パルスレートは１５ｐｐｓで２．８秒間
レーザ光を照射した。

このレーザアニールを施された部分は透過型電子顕微鏡
にて観察を行ったところ約８００〜１０００人程度の大
きさのグレインが膜全面に渡って見られ、多結晶状態と
なっていた。

またこの膜中の水素量は１原子％以下であり、モビリテ
ィ−の大きな多結晶半導体（１３）が得られていた。本
実施例においては、このレーザ光の照射をマスクを用い
て行ったが、照射するレーザ光のビーム寸法及び形状を
光学手段を用いて素子外形寸法と同じように集光し、照
射するとマスクを必要とせず素子部のみを多結晶化する
ことも可能であった。

本実施例ではレーザ光を照射して多結晶化を行ったが、
この時同時に基板加熱を行い、さらにレーザ光の照射時
間を長くすることにより、単結晶状態に近い半導体層を
得ることも可能であった。

本実施例で得られた、レーザアニール後の第１の半導体
層０３）の禁制帯幅は１．２３ｅＶであった。

この上面にスパッタリング法によりアモルファスシリコ
ン半導体０４）を１０〜２００人の範囲、本実施例では
８０人の厚さに形威し、第２の半導体層圓とした。この
アモルファスシリコン半導体中には水素をできるだけ含
まない条件で作製を行った。すなわち、この第２の半導
体層０４）中に水素が多量に存在すると、この水素が移
動してゲート絶縁膜付近で５ｉ−０結合と反応し、この
付近で新たに界面準位を形成する。そのため、この第２
の半導体層（１４１には余分な水素、多量の水素を含ま
ないようにすることが重要であった。

この得られた第２の半導体層０４）の禁制帯幅は１゜５
７ｅＶであり、通常のアモルファスシリコン半導体のそ
れより、若干小さく余分な水素が含まれていない状態で
あった。

次に第２の半導体層側の全面にＣＶＤ法により酸化珪素
絶縁膜を約１ａｍの厚さで形成し、前のレーザアニール
工程にて使用した、第１のマスクを用いて、この酸化珪
素膜をパターニングし、素子周辺の絶縁領域（１５）を
形成し、第１図（Ｃ）の状態を得た。

次にこの基板表面にプラズマＣＶＤ法により、全面に窒
化珪素膜を８０人の厚さに形成する。次にこの窒化珪素
膜上にリンが多量にドープされた多結晶珪素をＣＶＤ法
にて２０００人の厚さに形成する。次に第２のフォトマ
スク■を用いてゲート電極（１７）とゲート絶縁膜０６
）とをセルファライン構造で形成した。本実施例ではゲ
ート絶縁膜としてプラズマＣＶＤ法によって得られた窒
化珪素膜を使用したが、その他に酸化珪素膜等の絶縁膜
を使用することも可能である。特にこの窒化珪素膜を光
ＣＶＤ法にて形成した場合、ゲート絶縁膜と半導体層と
の界面に形成される界面準位は５．３×１０１０個／　
ｃｄと非常に少ないものが得られ、よりホットキャリア
効果の少ない信頼性の高い電界効果型半導体装置を実現
することができた。

次にこの工程によって形成された開口部側を通して不純
物を導入し、ソース、ドレイン領域の形成を以下に示す
順序で行った。まず、基板をプラズマ処理装置内に設置
し、反応室内を１０−’Ｔ。

ｒｒ迄初期排気を行う、次に反応室内にＨｅ気体とフォ
スフイン気体（Ｐ　Ｈ３）を導入し、排気系のコンダク
タンスを調整して反応室内の圧力を０゜０７Ｔｏｒｒと
した。この時フォスフインは３％の濃度に調整されて、
反応室内に導入された。この状態で高周波電力を２００
Ｗ印加し、プラズマを発生し、このプラズマ中に基板を
置き、１５分間プラズマ処理を行った。開口部０８）を
通して第２の半導体１ｉＱ４）が外部に露出しており、
この部分にリンがドーピングされ、ソース、ドレイン領
域０９）。

（１９°）が形成される。この第２の半導体層（＋４）
は本実施例においては、アモルファスシリコン半導体を
使用しているため、プラズマ処理により十分な深さまで
リンがドーピングされる。しかし、このドーピングされ
たリンは、十分に活性化状態となっていないので、この
ドーピングされた部分に対し、再度レーザ光を照射し、
この領域を活性化すると同時に、ソース、ドレイン領域
０９）、（１９’）を多結晶化し、より導通性を高くし
た。この時レーザ光は、エネルギー密度１２０ｍＪ／ｃ
−で１０ｐｐＳのパルス光を５秒間照射した。

また、このレーザ光照射は、リンのプラズマドーピング
と同時に行ってもよい。この場合、プラズマ処理装置内
にレーザ光を導入する工夫が必要となるが、一方、照射
するレーザ光のエネルギー密度を５０ｍＪ／ｃｊにでき
、第２の半導体層に与えるダメージを最小限にできる。

このようにして、第１図（Ｄ）に示す状態を得る。

最後に、公知のスパッタリング方法により、モリブデン
金属を３０００人の厚みに形成し、第３のマスク■を使
用して、公知のフォトリソグラフィーにより、ソース、
ドレイン電極（イ）、（２０”）を形成して、電界効果
型半導体装置を完成させた。

この素子を動作状態で１ケ月連続動作させた結果ｖ７並
びにｇｍは、はとんど変化せず、このデータを基にして
外挿し、１０年後のＶ、並びにｇｍの変化量は４％以内
であった。

本実施例において、第１の半導体層として多結晶シリコ
ン半導体を第２の半導体層として、アモルファスシリコ
ン半導体を用いた、この２つの半導体層の禁制帯幅の差
は過大なものではない。そのため、第２の半導体層の厚
みが１０−１０００人特に禁制帯幅の差が０．２ｅＶ以
下である場合は、１０〜２００人とすることで、チャネ
ルがゲート絶縁膜直下に形成されることを防止すること
が、可能であると実験的な知見が得られている。

すなわち、第２の半導体層の厚みを２００Å以下とすれ
ば、ゲート絶縁膜直下ではなく、第１の半導体層付近に
チャネルを形成することが可能であった。

ｒ実施例２１ 実施例１と同様に、前処理とに基板洗浄、紫外光処理並
びにブロッキング層が形成された基板を本実施例におい
ても使用した。また、作製工程も一部を除き第１図に示
す通りである。この基板（１）上にＣＶＤ法にてアモル
ファスシリコン半導体０２１を約６０００人の厚さに形
成した。この時、基板の作製温度は２５０″Ｃであり、
真性または若干Ｐ型を示す半導体層とするため、原料気
体である珪化物気体に対しｌＯ〜１１００ｐｐの割合で
ジボラン気体を混入し、半導体層中に微量のボロンを添
加した。

この時に添加するボロンの量によって、電界効果型半導
体装置の■アエのコントロールが可能である。

次に、第１の半導体層領域の外に外形寸法と同しレーザ
ビームをこの半導体層に照射し、この照射領域を多結晶
シリコンとした。このレーザ光は、３０８　ｎｍの波長
のＸｅＣｌエキシマレーザ−光を使用した。レーザビー
ムの寸法は、２５０μｍ×１５０μｍであり、マスクを
用いることなく、第１の半導体層領域θ印を多結晶化し
、その領域の禁制帯幅は１．２５ｅＶであった。レーザ
ビームのエネルギー密度は２００ｍＪ／ｃｊパルスレー
ト１０ｐｐｓで４秒間レーザパルスを照射した。

さらにこの第１の半導体Ｎｏ３）を含む全面に、第２の
半導体層側としてプラズマＣＶＤ法により、炭化珪素半
導体層を２００人の厚さで形成した。

その時の条件を以下に示す。

基板温度　　　３００°Ｃ 反応気体　Ｓ　１ｚＨａ＋ｃＨ４ （ＣＨ４／Ｓ　ｒ　ｚＨ，＝　５％） Ｒｆパワー　　１５０Ｗ 反応圧力　　　Ｑ、１３Ｔｏｒｒ この第２の半導体０４）である炭化珪素半導体層の禁制
帯幅は２．０６ｅＶと、広い禁制帯幅を持つものであっ
た。この後、実施例１と同様の方法にて素子周辺領域０
５）、ゲート絶縁膜０６）、ゲート電極θ′０゜ソース
、ドレイン領域０９）、（１９°）並びにソース、トレ
イン電極（至）、（２０’）を３枚のフォトマスクを用
いて形成し、電界効果型半導体装置を完成させた。

特に本実施例においては、ゲート電極並びにソース、ド
レイン電極として、珪化物金属、例えばタングステンシ
リサイドを使用した。そのため同一の基板上に複数の素
子を設ける集積化構造に本発明を適用した場合、半導体
装置完成後の後工程で、加える温度が少々高＜　（５０
０〜６００’Ｃ）なっても素子特性が悪化しない。また
、電極の配線抵抗が下がるため、発熱を防止でき、素子
の応答速度を速くできる特徴があった。

また第２の半導体層としては、酸素、窒素が添加された
珪素半導体を使用することが可能であった。

本実施例において、第１の半導体層（ｉ′ｌＪと第２の
半導体層側との禁制帯幅の差は０．８１ｅＶと相当大き
い。このような場合、チャネルはゲート絶縁膜直下では
なく、第１の半導体層付近に形成される。よってゲート
電圧を加えることによって、チャネルが第１の半導体付
近に形成される範囲内で、第２の半導体層の厚みを変化
させることにより、ゲート絶縁膜からチャネル形成領域
までの距離を変化させることが可能である。

しかし、チャネルをよりゲート絶縁膜より離れて形成す
るために、第２の半導体層の厚みを厚くしすぎると、ゲ
ート電圧をより高くする必要が生じてくる。このように
電圧を高くすることは、実用的ではなく、第２の半導体
層の厚みは２０００Å以下で調整することが必要であっ
た。

ｊ実施例３」 本実施例においても実施例１と同様に前処理として、基
板洗浄紫外光処理並びにブロノキング層が形成されたガ
ラス基板を使用する。ただし、ガラス基板はコーニング
７０５９ガラスではなく、通常のソーダガラスを使用し
た。この基板上にスパッタリング法にて、非単結珪素半
導体層を４０００人の厚みで形成した。その作製条件を
以下に示す。

基板温度　　　２８０″Ｃ 使用気体　　　Ａ　ｒ　＋　Ｈ＊ Ｒｆパワー　　６０Ｗ 反応圧力　　　６　Ｘ　１０−’Ｔｏｒｒ得られた膜の
禁制帯幅は１．４８ｅＶであった。

このように形成された非単結晶半導体を第１の半導体６
つとして使用した。実施例１．２のようにレーザアニー
ル工程を行い、そのＥｇは１．３６ｅｖであり、狭い禁
制帯幅の半導体層として用いた。

次に実施例１と同様にこの半導体層上にアモルファスシ
リコン半導体層０４を形成した。この半導体層の禁制帯
幅は１．６７ｅＶであった。また、厚みは６０人とした
。

以下実施例１と同様の工程に従い、電界効果型半導体装
置を完成させたが、ソース、ドレイン領域に不純物をド
ーピングする際に、プラズマ処理中に、レーザ光にてア
ニールする強さを強くしてアニール処理を施し、第４図
に示すようにソース。

ドレイン領域Ｑ９）、（１９’）第１の半導体層０３）
の一部にまで形成した。

このような構成によって、第１の半導体層０３）に形成
されたチャネル部に、効率よくキャリアを流すことが可
能となり、トランジスタ特性が向上した。

本実施例においては、ソース、ドレイン領域が第１の半
導体にまで形成されているので、ゲート絶縁膜より離れ
た位置のチャネル部分に対して、より効率良くキャリア
を流すことができた。

また、高エネルギーを有する光として、本実施例にて記
載のレーザ光のみに限定されず、キセノンランプ、高圧
水銀灯、赤外ランプ等幅広いものを用いることができる
。

特に、レーザ光は光学手段によって、微細なパターンに
集光する事ができるので、電界効果型半導体装置を作製
する際にはマスクを一枚少なくして作製することが可能
となる。

（効果〕 本発明構成によって作製された電界効果型半導体装置の
チャネルはゲート絶縁膜直下ではなく、離れた位置に形
成され、ホットキャリア現象による素子特性の劣化を防
止機能有し、信頼性の高い電界効果型半導体装置を容易
に低コストで実現することができた。

さらに、電界効果型半導体装置の寸法を縮小することが
可能となった。

また、電界効果型半導体装置の作製マスクの数を少なく
して、できるので、製造の歩留りを向上することが可能
で、さらに、コストを下げることが可能となった。

さらにまた、ソースドレイン領域形成にあたっては第２
半導体層として非単結半導体を使用しているため、簡単
な構成のプラズマ処理装置のみで形成でき、高額はイオ
ン注入装置等を必要とせず、製造コストをおさえること
ができた。

【図面の簡単な説明】

第１図は本発明の電界効果型半導体装置の作製方法の概
略図を示す。 第２図及び第４図は本発明の電界効果型半導体装置の概
略断面図を示す。 第３図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 １・・・基板 ２．１３．　　・・・第１の半導体層 ３．１４．　　・・・第２の半導体層 ４．４°、１９．１９”・・・ソース、ドレイン領域６
．１６．　　・・・ゲート絶縁膜 ７．１７．　　・・・ゲート電極 １０・・・チャネル部 １１・・・窒化珪素膜 １００・・・レーザ光

Claims (1)

1. 【特許請求の範囲】 １、第１の非単結晶半導体層を形成する工程と前記第１
   の非単結晶半導体層の少なくとも一部に対し、高エネル
   ギーを有する光を照射し禁制帯幅の狭い多結晶または単
   結晶半導体層を形成する工程と、前記第１の非単結晶半
   導体層並びに前記禁制帯幅の狭い半導体層に接するよう
   に禁制帯幅の広い第２の半導体層を形成する工程と導電
   型を決定する不純物が混入した雰囲下のプラズマ中に曝
   すことにより前記第２の半導体層及び前記第２の半導体
   層と前記第１の半導体層部にソースドレイン領域を形成
   する工程を有することを特徴とする電界効果型半導体装
   置の作製方法。 ２、特許請求の範囲第１項において、前記プラズマによ
   るソースドレイン領域形成の後に、前記領域のみに高エ
   ネルギ光を照射し、活性化することを特徴とする電界効
   果型半導体装置の作製方法。 ３、特許請求の範囲第１項及び第２項において前記高エ
   ネルギーを有する光は光学手段にて特定の領域のみに集
   光されて照射されることを特徴とする電界効果型半導体
   装置の作製方法。 ４、特許請求の範囲第１項及び第２項において前記高エ
   ネルギーを有する光として、エキシマレーザ光を用いた
   ことを特徴とする電界効果型半導体装置の作製方法。