JP3125981B2 - 絶縁ゲート型電界効果半導体装置 - Google Patents

絶縁ゲート型電界効果半導体装置

Info

Publication number
JP3125981B2
JP3125981B2 JP08333062A JP33306296A JP3125981B2 JP 3125981 B2 JP3125981 B2 JP 3125981B2 JP 08333062 A JP08333062 A JP 08333062A JP 33306296 A JP33306296 A JP 33306296A JP 3125981 B2 JP3125981 B2 JP 3125981B2
Authority
JP
Japan
Prior art keywords
region
crystal semiconductor
field effect
semiconductor device
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08333062A
Other languages
English (en)
Other versions
JPH09181326A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6314312A external-priority patent/JP2996887B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP08333062A priority Critical patent/JP3125981B2/ja
Publication of JPH09181326A publication Critical patent/JPH09181326A/ja
Priority to JP22560497A priority patent/JP3127441B2/ja
Application granted granted Critical
Publication of JP3125981B2 publication Critical patent/JP3125981B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体集積回路、
液晶表示パネル等に用いられる絶縁ゲート型電界効果半
導体装置に関するものである。 【0002】 【従来の技術】特開昭58−2073号公報に記載され
た電界効果型トランジスタは、ソース領域およびドレイ
ン領域を選択的にアニールすることにより多結晶領域と
し、チャネル形成領域を非晶質領域としている。すなわ
ち、同公報に示されている電界効果型トランジスタは、
非晶質領域の一部を選択的にアニールによって多結晶領
域としている。 【0003】 【発明が解決しようとする課題】上記のように、従来の
絶縁ゲート型電界効果半導体装置におけるチャネル形成
領域は、酸素、炭素、および窒素のいずれもが1ないし
3×1020cm-3程度含む非単結晶半導体層からなって
いた。酸素、炭素、および窒素のいずれもがこのような
高い濃度で含まれている場合、絶縁ゲート型電界効果半
導体装置は、スイッチングする際の「ON」、「OF
F」特性が悪かった。たとえば、上記のように酸素、炭
素、および窒素のいずれもがこのような高い濃度で含ま
れている非単結晶半導体を用いた絶縁ゲート型電界効果
半導体装置において、良好な「ON」、「OFF」特性
を示す周波数特性は、1KHz程度であった。 【0004】また、従来の絶縁ゲート型電界効果半導体
装置は、ソース領域およびドレイン領域を選択的にアニ
ールしているため、非単結晶半導体層に結晶化されてい
ない部分が必ず残る。上記のように絶縁ゲート型電界効
果半導体装置に結晶化されていない領域が残っている場
合、絶縁ゲート型電界効果半導体装置として動作する際
に、この非晶質部分にも電流が一部流れる。非晶質部分
は、結晶化された部分と比較して高い抵抗を示すため、
電流が流れ難く、一旦流入すると蓄えられて流れ出るの
が遅い。すなわち、従来例における絶縁ゲート型電界効
果半導体装置は、電流の流れるライフタイムが長く、ヒ
ステリシス特性がでる。 【0005】以上のような問題を解決するために、本発
明は、スイッチング特性が良く、高い周波数で使用でき
る絶縁ゲート型電界効果半導体装置を提供することを目
的とする。 【0006】 【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置は、石英
またはガラス基板(1) と、当該石英またはガラス基板
(1) 上に少なくともチャネル形成領域、ソース領域(7)
、ドレイン領域(8) を有し、酸素、炭素および窒素の
濃度それぞれ5×1018cm-3以下で、多結晶シリコ
ン、または微結晶シリコンからなる非単結晶半導体層
(2) と、前記チャネル形成領域に整合した位置に形成さ
れたゲート電極(4) と、前記非単結晶半導体層(2) と前
記ゲート電極(4) との間に形成されているゲート絶縁膜
(3) とを備えており、前記ソース領域(7) およびドレイ
ン領域(8) は、前記チャネル形成領域を除いて強紫外光
によって結晶化を助長したものであり、且つ前記ゲート
絶縁膜(3) は、窒化珪素膜を含んでいることを特徴とす
る。 【0007】本発明は、不純物の添加のないまたはきわ
めて少ない非単結晶半導体(以下、水素またはハロゲン
元素が添加された非単結晶半導体を単に半導体または非
単結晶半導体と略記する)上にゲート絶縁物およびその
上にゲート電極を選択的に設けた。さらに、このゲート
電極をマスクとしてイオン注入法等によりソース領域お
よびドレイン領域用の不純物、たとえば、Nチャネル型
ではリンまたは砒素、Pチャネル型ではホウ素を非単結
晶半導体内部に添加した。この後、この不活性の不純物
が添加された領域に対し、400°C以下の温度で強光
照射をし、強光アニール(以下、単に光アニールとい
う)を行い、水素またはハロゲン元素が添加残存し、か
つ結晶化度がチャネル形成領域よりも助長された半導
体、特に、著しくは多結晶または単結晶構造の半導体に
変成せしめたことを特徴とするものである。すなわち、
本発明は、従来より公知の水素またはハロゲン元素が添
加されていない単結晶半導体に対し、イオン注入後、レ
ーザアニールを行うのではなく、水素またはハロゲン元
素が1原子%以上−一般には5原子%ないし20原子%
の濃度に添加されている非単結晶半導体に対し、イオン
注入をし、それに強光アニールを行い、かつ、好ましく
はこの光を基板表面を一端より他端に走査することによ
り結晶成長をプロセス上含ませ、結晶化度を助長とし不
純物領域としたものである。 【0008】 【発明の実施の形態】本発明の絶縁ゲート型電界効果半
導体装置におけるチャネル形成領域以外の全てのソース
領域およびドレイン領域は、強紫外光によって結晶化
助長したものであり、チャネル形成領域より結晶化度を
高くしている。その結果、ソース領域およびドレイン領
域は、チャネル形成領域より電気抵抗を下げることがで
き、絶縁ゲート型電界効果半導体装置のON特性を良好
にすることができる。また、ソース領域およびドレイン
領域は、チャネル形成領域を除いた酸素、炭素および
素の濃度それぞれ5×1018cm-3以下で、多結晶シ
リコン、または微結晶シリコンからなる非単結晶半導体
層の全域に不純物を含んでおり、広い面積にわたって電
気抵抗の低い領域があり、電流の流れ難い非晶質部分が
ないため、電流が流れ易く、スイッチングの際にダラダ
ラ流れない。本発明の絶縁ゲート型電界効果半導体装置
は、酸素、炭素および窒素の濃度それぞれ5×1018
cm-3以下、すなわち、前記元素をできる限り少なくし
た多結晶シリコン、または微結晶シリコンからなる非単
結晶半導体層に強紫外光が照射されて結晶化を助長し
ソース領域およびドレイン領域が形成されている。この
ような構成とした絶縁ゲート型電界効果半導体装置は、
従来例における非単結晶半導体、たとえば酸素、炭素、
または窒素が1ないし3×1020cm-3である非単結晶
半導体が1KHzの周波数に追従できる程度のスイッチ
ング特性であったのに対して、1MHzの周波数におい
ても良好なスイッチング特性を得た。 【0009】また、絶縁ゲート型電界効果半導体装置
は、多結晶シリコン、または微結晶シリコンからなる非
単結晶半導体層における酸素、炭素および窒素の濃度
それぞれ5×1018cm-3以下と、極めて少なくし、チ
ャネル形成領域を除く全ての非単結晶半導体層が強紫外
光を照射することによって結晶化を助長したソース領域
およびドレイン領域から形成されているため、さらに高
い周波数におけるスイッチング特性を良好にした。特
に、ソース領域およびドレイン領域を選択的にアニール
処理をしていないため、チャネル形成領域以外における
全ての上記非単結晶半導体層を再結晶化して形成させる
ことが容易できる。すなわち、本発明における絶縁ゲー
ト型電界効果半導体装置は、酸素、炭素および窒素の
それぞれ5×1018cm-3以下で、多結晶シリコ
ン、または微結晶シリコンからなる非単結晶半導体層に
おけるチャネル形成領域以外の全ての領域がソース領域
およびドレイン領域となっているため、非晶質部分に抵
抗の高い領域が残されていない。その結果、本発明の絶
縁ゲート型電界効果半導体装置は、ゲート電極が基板上
のチャネル形成領域を構成する酸素、炭素および窒素の
濃度それぞれ5×1018cm-3以下で、多結晶シリコ
ン、または微結晶シリコンからなる非単結晶半導体層の
上方に設けられている。また、当該非単結晶半導体層の
光学的エネルギーギャップ(珪素半導体の場合)は、
1.7eVないし1.8eVであるのに対して、ソース
領域およびドレイン領域の光学的エネルギーギャップが
1.6eVないし1.8eVと殆ど同じ光学的エネルギ
ーギャップを有している。また、ソース領域およびドレ
イン領域は、上記非単結晶半導体層のエネルギーギャッ
プと同じであると共に、活性な不純物領域を得ることが
できた。ソース領域およびドレイン領域は、チャネル形
成領域と同じまたは略同じエネルギーギャップであるた
め、絶縁ゲート型電界効果半導体装置の「ON」、「O
FF」に対し、オン電流が立上り時に流れなかったり、
また他方、電流が立ち下がり時にダラダラ流れない。す
なわち、本発明の絶縁ゲート型電界効果半導体装置は、
オフ電流が少なく、かつ「ON」、「OFF」を高速応
答で行なうことができた。また、ソース領域およびドレ
イン領域の結晶化度は、チャネル形成領域より高くした
ため、シート抵抗が明らかに低くなり、一枚の基板上に
大面積大規模集積化を行うことが可能になった。ゲート
絶縁膜は、酸素、炭素および窒素の濃度それぞれ5×
1018cm-3以下で、多結晶シリコン、または微結晶シ
リコンからなる非単結晶半導体層に接して窒化珪素膜が
形成されているため、上記非単結晶半導体中の水素が脱
気し難いと共に、水分が非単結晶半導体中に侵入し難
い。 【0010】 【実 施 例】図1(A)ないし(C)は本発明の一実
施例である絶縁ゲート型電界効果半導体装置の縦断面図
を示す。図1において、基板(1) は、たとえば石英ガラ
スからなり、図1(A) に示すごとく、その厚さを1.1 m
mとし、大きさを10cm×10cmとした。この基板(1)
の上面には、シラン(SiH4)のプラズマCVD(高周波数13.5
6MHz、基板温度210 ℃)により、水素が1原子%以上の
濃度に添加されたアモルファス構造を含む非単結晶半導
体(2) が0.2 μmの厚さに形成された。さらに、この非
単結晶半導体(2) の上面には、光CVD 法により、たとえ
ば窒化珪素膜からなるゲート絶縁膜(3) が積層された。
すなわち、ゲート絶縁膜(3) は、ジシラン(Si2H6 )と
アンモニア(NH3 )、またはヒドラジン(N2 4
との反応( 2537Åの波長を含む低圧水銀灯、基板温度25
0 ℃) により、Si3N4 を水銀増感法を用いることなしに
1000Åの厚さに作製された。 【0011】この後、絶縁ゲート型電界効果半導体装置
を形成する領域(5) を除いた部分は、プラズマエッチン
グ法により除去された。プラズマエッチング反応は、CF
4 +O2( 5% )の反応性気体を導入すると共に、図示さ
れていない平行平板電極に周波数13.56MHzを印加して、
室温で行われた。ゲート絶縁膜(3) 上には、N + の導電
型の微結晶または多結晶半導体が0.3 μmの厚さに積層
された。このN + の半導体膜は、レジスト膜(6) を用い
てフォトエッチング法で非所望な部分が除去された。そ
の後、このレジスト膜(6) とN+半導体のゲート電極(4)
とからなるゲート部をマスクとして、ソ−ス、ドレイン
となる領域には、イオン注入法により、1×1020cm-3
の濃度に図1(B) に示すごとくリンが添加され、一対の
不純物領域(7) 、(8) となった。 【0012】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強光(1
0)の光アニ−ルが行われた。すなわち、超高圧水銀灯
(出力5KW 、波長250 ないし600 nm、光径15mm、長
さ180 mm) に対し裏面側は、放物面の反射鏡を用い前
方に石英のシリンドリカルレンズ(焦点距離150 cm、
集光部幅2mm、長さ180 mm) により、線状に照射部
を構成した。この照射部に対し基板(1) の照射面は、5
cm/ 分ないし50cm/ 分の速度で走査( スキャン) さ
れ、基板10cm×10cmの全面に強光(10)が照射される
ようにした。かくすると、ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。 【0013】また、不純物領域(7) 、(8) は、一度溶融
し再結晶化することにより走査する方向、すなわち、X
方向に溶融、再結晶をシフト(移動)させた。その結
果、単に全面を均一に加熱または光照射するのみに比
べ、成長機構が加わるため結晶粒径を大きくすることが
できた。この強光アニ−ルにより多結晶化した領域は、
不純物領域(7) 、(8) の下側の全領域にまで及ぶ必要が
ない。図1において、破線(11)、(11')で示したごと
く、その上層部のみが少なくとも結晶化し、不純物領域
(7) 、(8) を活性にすることが重要である。 【0014】さらに、そのソース領域およびドレイン領
域の端部(15)、(15') は、ゲート電極の端部(16)、(1
6') に対し、チャネル領域側に入り込むように設けられ
ている。そして、N型不純物領域 (7)、(8)、I型非単
結晶半導体領域(2) 、接合界面(17)、(17') からなるチ
ャネル形成領域は、I型半導体領域における非単結晶半
導体、および不純物領域から入り込んだ結晶化半導体か
ら構成されるハイブリッド構造となっている。このI型
半導体領域内の結晶化半導体の程度は、光アニ−ルの走
査スピ−ド、強度(照度)によって決められる。 【0015】図1(B)の工程の後、ポリイミド樹脂
は、全面に2μmの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。この2層目のリード(14)、(1
4') は、形成する際に、ゲート電極(4) と連結してもよ
い。この光アニ−ルの結果は、シ−ト抵抗が光照射前の
4×10-3( オームcm) -1から1×10+2( オームcm)
-1になり、光アニール前と比べ電気伝導度特性が向上し
た。 【0016】図2は本発明の実施例によるドレイン電流
─ゲート電圧の特性を示す図である。チャネル形成領域
の長さが3μm、および10μmの場合、チャネル幅が1
mmの条件下において、それぞれ図2における符号(2
1)、(22)によって示されるごとく、Vth=+2V 、V DD
10V にて1×10-5A 、2×10-5A の電流を得た。なお、
オフ電流は、(VGG=0V) 10-10 ないし10-11 (A) であ
り、単結晶半導体の10-6(A) に比べ10-4分の1も小さか
った。本実施例は、下側から漸次被膜を形成し加工する
という製造工程を採用したため、大面積大規模集積化を
行なうことが可能になった。そのため、大面積例えば30
cm×30cmのパネル内に500個×500個の絶縁ゲ
ート型電界効果半導体装置の作製すらも可能とすること
ができ、液晶表示素子の制御用絶縁ゲート型電界効果半
導体装置として応用することができた。 【0017】光アニ−ルプロセスによる400 ℃以下の低
温処理であるため、多結晶化または単結晶化した半導体
がその内部の水素またはハロゲン元素を放出させること
を防ぐことができた。また、光アニ−ルは、基板全面に
対して同時に行なうのではなく、一端より他端に走査さ
せた。このため、筒状の超高圧水銀灯から照射された光
は、放物ミラ−および石英レンズにより線状に集光され
た。そして、この線状に集光された光は、これと直交し
た方向に基板を走査することにより非単結晶半導体表面
を光アニ−ルすることができた。 【0018】この光アニ−ルは、紫外線で行なうため、
非単結晶半導体の表面より内部方向への結晶化を助長さ
せた。このため、十分に多結晶化または単結晶化された
表面近傍の不純物領域は、チャネル形成領域におけるゲ
ート絶縁膜のごく近傍に流れる電流制御を支障なく行な
うことが可能となった。光照射アニ−ル工程に際し、チ
ャネル形成領域に添加された水素またはハロゲン元素
は、まったく影響を受けず、非単結晶半導体の状態を保
持できるため、オフ電流を単結晶半導体の1/103 ないし
1/105 にすることができる。ソ−ス領域およびドレイン
領域は、ゲート電極を作った後、光アニ−ルで作製する
ため、ゲート絶縁物界面に汚物が付着せずに、特性を安
定させる。 【0019】さらに、従来より公知の方法に比べ、基板
材料として石英ガラスのみならず任意の基板であるソ−
ダガラス、耐熱性有機フィルムをも用いることができ
る。異種材料界面であるチャネル形成領域を構成する非
単結晶半導体─ゲート絶縁物─ゲート電極の形成は、同
一反応炉内でのプロセスにより、大気に触れさせること
なく作り得るため、界面凖位の発生が少ないという特長
を有する。 【0020】なお、本実施例において、チャネル形成領
域の非単結晶半導体の酸素、炭素および窒素のいずれも
が5×1018cm-3以下の不純物濃度であることが重要で
ある。すなわち、これらが従来公知の絶縁ゲート型電界
効果半導体装置においては、チャネル層に1ないし3 ×
1020cm-3の濃度に混合している。この従来例における
非単結晶半導体を用いるPチャネル型絶縁ゲート型電界
効果半導体装置は、本実施例における絶縁ゲート型電界
効果トランジスタ装置の有する特性の1/3以下の電流
しか流れない。そして、上記従来例における非単結晶半
導体を用いた絶縁ゲート型電界効果半導体装置のヒステ
リシス特性は、IDD─VGG特性にドレイン電界を2×10
6V/ cm以上加える場合に観察されてしまった。また、
本実施例のように、非単結晶半導体中の酸素を5×1018
cm-3以下とすると、3×106V/ cmの電圧においても
ヒステリシスの存在が観察されなかった。 【0021】 【発明の効果】本発明によれば、ソース領域およびドレ
イン領域は、チャネル形成領域より結晶化度を高くして
いるため、絶縁ゲート型電界効果半導体装置のON特性
を良好にすることができる。本発明によれば、石英また
はガラス基板上に少なくともチャネル形成領域、ソース
領域ドレイン領域を有し、酸素、炭素および窒素の
それぞれ5×1018cm-3以下で、多結晶シリコ
ン、または微結晶シリコンからなる非単結晶半導体層
したため、電流が流れ易く、スイッチングの際にダラダ
ラ流れない。本発明によれば、絶縁基板表面上に酸素、
炭素および窒素の濃度いずれも5×1018cm-3以下
である多結晶シリコン、または微結晶シリコンからなる
非単結晶半導体層におけるチャネル形成領域を設けてい
るため、ゲート電圧−ドレイン電流特性にヒステリシス
がなく、高い周波数における良好なスイッチング特性を
得た。本発明によれば、チャネル形成領域と比較して、
ソース領域およびドレイン領域の結晶化したものであ
ため、シート抵抗が下がり、大面積大規模集積化を行
うことができた。本発明によれば、酸素、炭素および
素の濃度それぞれ5×1018cm-3以下で、多結晶シ
リコン、または微結晶シリコンからなる非単結晶半導体
とゲート電極との間に形成されている窒化珪素膜を含
ゲート絶縁膜は、非単結晶半導体中の水素の脱気、お
よび水分の侵入を難くしている。
【図面の簡単な説明】 【図1】(A)ないし(C)は本発明の一実施例である
絶縁ゲート型電界効果半導体装置の縦断面図を示す。 【図2】本発明の実施例によるドレイン電流─ゲート電
圧の特性を示す図である。 【符号の説明】 1・・・基板 2・・・非単結晶半導体層 3・・・ゲート絶縁膜 4・・・ゲート電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強光 11、11′・・・破線 13、13′・・・穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−75670(JP,A) 特開 昭59−35423(JP,A) 特開 昭55−50663(JP,A) 特開 昭58−197775(JP,A) 特開 昭56−108231(JP,A) 特開 昭58−2073(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 1.石英またはガラス基板と、 当該石英またはガラス基板上に少なくともチャネル形成
    領域、ソース領域、ドレイン領域を有し、酸素、炭素
    よび窒素の濃度それぞれ5×1018cm-3以下で、多
    結晶シリコン、または微結晶シリコンからなる非単結晶
    半導体層と、 前記チャネル形成領域に整合した位置に形成されたゲー
    ト電極と、 前記非単結晶半導体層と前記ゲート電極との間に形成さ
    れているゲート絶縁膜と、 を備えている絶縁ゲート型電界効果半導体装置におい
    て、 前記ソース領域およびドレイン領域は、前記チャネル形
    成領域を除いて強紫外光によって結晶化を助長したもの
    であり、 且つ前記ゲート絶縁膜は、窒化珪素膜を含んでいること
    を特徴とする絶縁ゲート型電界効果半導体装置。
JP08333062A 1984-05-18 1996-11-29 絶縁ゲート型電界効果半導体装置 Expired - Lifetime JP3125981B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08333062A JP3125981B2 (ja) 1984-05-18 1996-11-29 絶縁ゲート型電界効果半導体装置
JP22560497A JP3127441B2 (ja) 1984-05-18 1997-08-08 絶縁ゲート型電界効果半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6314312A JP2996887B2 (ja) 1984-05-18 1994-11-25 絶縁ゲート型電界効果半導体装置
JP08333062A JP3125981B2 (ja) 1984-05-18 1996-11-29 絶縁ゲート型電界効果半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6314312A Division JP2996887B2 (ja) 1984-05-18 1994-11-25 絶縁ゲート型電界効果半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP22560497A Division JP3127441B2 (ja) 1984-05-18 1997-08-08 絶縁ゲート型電界効果半導体装置の作製方法
JP22560297A Division JP3302909B2 (ja) 1997-08-08 1997-08-08 長距離推進工法における滑材充填検出装置

Publications (2)

Publication Number Publication Date
JPH09181326A JPH09181326A (ja) 1997-07-11
JP3125981B2 true JP3125981B2 (ja) 2001-01-22

Family

ID=26567900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08333062A Expired - Lifetime JP3125981B2 (ja) 1984-05-18 1996-11-29 絶縁ゲート型電界効果半導体装置

Country Status (1)

Country Link
JP (1) JP3125981B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS56108231A (en) * 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
JPS58197775A (ja) * 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
JPS5935423A (ja) * 1982-08-24 1984-02-27 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5975670A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
JPH09181326A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
JPS60245174A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JP2996887B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996854B2 (ja) 絶縁ゲート型電界効果半導体装置作製方法
JP3125983B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789171B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP3383262B2 (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP3401533B2 (ja) 液晶表示パネル
JP2996888B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2648785B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996902B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP2000077673A (ja) 液晶表示パネルの作製方法
JP3393535B2 (ja) 液晶表示パネル
JP2000315801A (ja) 絶縁ゲート型電界効果半導体装置
JP3401531B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3401532B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term