JPH0332044A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0332044A JPH0332044A JP16792189A JP16792189A JPH0332044A JP H0332044 A JPH0332044 A JP H0332044A JP 16792189 A JP16792189 A JP 16792189A JP 16792189 A JP16792189 A JP 16792189A JP H0332044 A JPH0332044 A JP H0332044A
- Authority
- JP
- Japan
- Prior art keywords
- internal
- cell
- semiconductor integrated
- integrated circuit
- interface blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000010354 integration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に利用され、特に、自動配置配
線で設計されるスタンダードセル方式の半導体集積回路
に関する。
線で設計されるスタンダードセル方式の半導体集積回路
に関する。
本発明は、スタンダードセル方式の半導体集積回路にお
いて、 チップ周辺に配置されたインタフェースブロック間の空
領域に、形状が専用設計された回路構成用の内部機能セ
ルを設けることにより、チップ全体の集積度を高めるよ
うにしたものである。
いて、 チップ周辺に配置されたインタフェースブロック間の空
領域に、形状が専用設計された回路構成用の内部機能セ
ルを設けることにより、チップ全体の集積度を高めるよ
うにしたものである。
第3図は従来のスタンダードセル方式の半導体集積回路
の一例を示すパターンレイアウト図である。第3図にお
いて、2は外部の回路とのインタフェースをとるための
インタフェースブロック、3は半導体集積回路の機能を
実現するために図形の内部機能ブロックが自動配置配線
される内部領域、4はチップサイズが内部領域3の大き
さで決まる場合にインタフェースブロック2間にできる
空領域、および10はチップである。
の一例を示すパターンレイアウト図である。第3図にお
いて、2は外部の回路とのインタフェースをとるための
インタフェースブロック、3は半導体集積回路の機能を
実現するために図形の内部機能ブロックが自動配置配線
される内部領域、4はチップサイズが内部領域3の大き
さで決まる場合にインタフェースブロック2間にできる
空領域、および10はチップである。
前述した従来のスタンダードセル方式の半導体集積回路
は、インタフェースブロック2をすき間なく並べて配置
したときにできる内部領域3より、大きい内部領域3を
必要とする場合には、第3図および後述の第4図に示す
ようにインタフェースブロック2間に空領域4ができ、
チップ10全体の集積度が低くなる欠点がある。
は、インタフェースブロック2をすき間なく並べて配置
したときにできる内部領域3より、大きい内部領域3を
必要とする場合には、第3図および後述の第4図に示す
ようにインタフェースブロック2間に空領域4ができ、
チップ10全体の集積度が低くなる欠点がある。
本発明の目的は、前記の欠点を除去することにより、チ
ップ全体の集積度を高めることができるスタンダードセ
ル方式の半導体集積回路を提供することにある。
ップ全体の集積度を高めることができるスタンダードセ
ル方式の半導体集積回路を提供することにある。
本発明は、回路構成用の一定形状の複数の内部機能セル
が配置された内部セル領域と、この内部セル領域を囲ん
でチップ外周に配置された外部機能セルを含む複数のイ
ンタフェースブロックとを備えたスタンダードセル方式
の半導体集積回路において、前記インタフェースブロッ
ク間の空領域に配置され形状が専用設計された少なくと
も1個の内部機能セルを含むことを特徴とする。
が配置された内部セル領域と、この内部セル領域を囲ん
でチップ外周に配置された外部機能セルを含む複数のイ
ンタフェースブロックとを備えたスタンダードセル方式
の半導体集積回路において、前記インタフェースブロッ
ク間の空領域に配置され形状が専用設計された少なくと
も1個の内部機能セルを含むことを特徴とする。
本発明は、従来空領域が発生してもそのままにしておい
たのに対し、前記空領域に配置するために専用設計され
た内部機能セルを有している。
たのに対し、前記空領域に配置するために専用設計され
た内部機能セルを有している。
従って、チップ全体の集積度を高めることが可能となる
。
。
以下、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第一実施例を示すパターンレイアウト
図である。
図である。
本実施例は、回路構成用の一定形状の複数の図外の内部
機能セルが配置された内部領域3と、この内部領域3を
囲んでチップ10の外周に配置された図外の外部機能セ
ルを含む複数のインタフェースブロック2とを備えたス
タンダードセル方式の半導体集積回路において、 本発明の特徴とするところの、形状が専用設計されイン
タフェースブロック2間の空領域4に配置された複数の
内部機能セル1を含んでいる。
機能セルが配置された内部領域3と、この内部領域3を
囲んでチップ10の外周に配置された図外の外部機能セ
ルを含む複数のインタフェースブロック2とを備えたス
タンダードセル方式の半導体集積回路において、 本発明の特徴とするところの、形状が専用設計されイン
タフェースブロック2間の空領域4に配置された複数の
内部機能セル1を含んでいる。
ここで、内部機能セル1は、高さがインタフェースブロ
ック2の高さと同じかインタフェースブロック2より小
さく設計され、配置配線時には、インタフェースブロッ
ク2と内部領域3内の図外の機能セルとを配線するのと
同様に行う。
ック2の高さと同じかインタフェースブロック2より小
さく設計され、配置配線時には、インタフェースブロッ
ク2と内部領域3内の図外の機能セルとを配線するのと
同様に行う。
第4図は、チップ10の一辺の長さがlQmmの正方形
のスタンダードセル方式の半導体集積回路におけるイン
タフェースブロック2の数と空領域4との関係を示す特
性図である。なお、インタフェースブロック2の幅はQ
、2tnm、高さは1mm、チップ10の各コーナー1
mm口の領域には内部機能セル1もインタフェースブロ
ック2も置けないものとする。すなわち、インタフェー
スブロック2と空領域4とが占める面積は、 1+tomx (10mm −2mm) X 4 =
32mm2となる。例えば、インタフェースブロック2
が80個のとき、空領域4は15mm” になり、この
空領域4に内部機能セルlを配置したとしてチップサイ
ズを計算すると約92mm口になる。従って、この場合
チップ面積は、 に減少する。すなわち、チップ全体の集積度を高めるこ
とができる。
のスタンダードセル方式の半導体集積回路におけるイン
タフェースブロック2の数と空領域4との関係を示す特
性図である。なお、インタフェースブロック2の幅はQ
、2tnm、高さは1mm、チップ10の各コーナー1
mm口の領域には内部機能セル1もインタフェースブロ
ック2も置けないものとする。すなわち、インタフェー
スブロック2と空領域4とが占める面積は、 1+tomx (10mm −2mm) X 4 =
32mm2となる。例えば、インタフェースブロック2
が80個のとき、空領域4は15mm” になり、この
空領域4に内部機能セルlを配置したとしてチップサイ
ズを計算すると約92mm口になる。従って、この場合
チップ面積は、 に減少する。すなわち、チップ全体の集積度を高めるこ
とができる。
第2図は本発明の第二実施例の要部を示すパターンレイ
アウト図である。第2図において、5はパッド、6は外
部機能セノペおよび7は外部機能セルとパッドとを結ぶ
配線であり、インタフェースブロック2はバッド5と外
部機能セル6とによって構成される。
アウト図である。第2図において、5はパッド、6は外
部機能セノペおよび7は外部機能セルとパッドとを結ぶ
配線であり、インタフェースブロック2はバッド5と外
部機能セル6とによって構成される。
第1図の第一実施例では、バッド5と外部機能セル6と
が一体となっており、パッド位置に合わせて置かれる外
部機能セル6の間に、専用設計した内部機能セル1を配
置するが、第2図のように、外部機能セル6をチップの
辺の端にすき間なく配置し、バッド5のみ所定の位置に
配置し、配線7で接続することで大きな空領域4が得ら
れ、比較的大規模な内部機能セル1を配置することがで
きる。
が一体となっており、パッド位置に合わせて置かれる外
部機能セル6の間に、専用設計した内部機能セル1を配
置するが、第2図のように、外部機能セル6をチップの
辺の端にすき間なく配置し、バッド5のみ所定の位置に
配置し、配線7で接続することで大きな空領域4が得ら
れ、比較的大規模な内部機能セル1を配置することがで
きる。
ゑ上説明したように、本発明は、インタフェースブロッ
ク間にできる空領域に、形状を専用設計した内部機能セ
ルを配置することにより、チップ全体の集積度を高める
効果がある。
ク間にできる空領域に、形状を専用設計した内部機能セ
ルを配置することにより、チップ全体の集積度を高める
効果がある。
第1図は本発明の第一実施例を示すパターンレイアウト
図。 第2図は本発明の第二実施例の要部を示すパターンレイ
アウト図。 第3図は従来例を示すパターンレイアウト図。 第4図はインタフェースブロック数と空領域との関係を
示す特性図。 l・・・MJ4能セル、2・・・インタフェースブロッ
ク、3・・・内部領域、4・・・空領域、5・・・パッ
ド、6・・・外部機能セル、7・・・配線、10・・・
チップ。
図。 第2図は本発明の第二実施例の要部を示すパターンレイ
アウト図。 第3図は従来例を示すパターンレイアウト図。 第4図はインタフェースブロック数と空領域との関係を
示す特性図。 l・・・MJ4能セル、2・・・インタフェースブロッ
ク、3・・・内部領域、4・・・空領域、5・・・パッ
ド、6・・・外部機能セル、7・・・配線、10・・・
チップ。
Claims (1)
- 【特許請求の範囲】 1、回路構成用の一定形状の複数の内部機能セルが配置
された内部セル領域と、この内部セル領域を囲んでチッ
プ外周に配置された外部機能セルを含む複数のインタフ
ェースブロックとを備えたスタンダードセル方式の半導
体集積回路において、前記インタフェースブロック間の
空領域に配置され形状が専用設計された少なくとも1個
の内部機能セルを含む ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16792189A JPH0332044A (ja) | 1989-06-28 | 1989-06-28 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16792189A JPH0332044A (ja) | 1989-06-28 | 1989-06-28 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0332044A true JPH0332044A (ja) | 1991-02-12 |
Family
ID=15858528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16792189A Pending JPH0332044A (ja) | 1989-06-28 | 1989-06-28 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0332044A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7652831B2 (en) | 2005-11-30 | 2010-01-26 | Fujinon Corporation | Lens barrel |
JP2011096889A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置 |
-
1989
- 1989-06-28 JP JP16792189A patent/JPH0332044A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7652831B2 (en) | 2005-11-30 | 2010-01-26 | Fujinon Corporation | Lens barrel |
JP2011096889A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6344734A (ja) | 半導体装置 | |
JPH0519989B2 (ja) | ||
JPH0332044A (ja) | 半導体集積回路 | |
JPS58116757A (ja) | マスタスライスlsi | |
JP2001244342A (ja) | 集積回路のレイアウト方法、集積回路及びマクロセル | |
JPH0225054A (ja) | マスタースライスlsi | |
JPS59167036A (ja) | 半導体集積回路 | |
JPS63273332A (ja) | 半導体集積回路装置の製造方法 | |
JPS62188352A (ja) | 半導体装置 | |
JPS62159446A (ja) | マスタスライスlsi | |
JPH04171756A (ja) | 半導体集積回路装置 | |
JPH02306650A (ja) | 半導体装置 | |
JPH04171844A (ja) | 半導体集積回路 | |
JP4544230B2 (ja) | 半導体集積回路 | |
JPS6278848A (ja) | 大規模半導体集積回路 | |
JPS5824950B2 (ja) | 半導体論理回路装置 | |
JPH04368175A (ja) | マスタスライスlsi | |
JPS6233441A (ja) | 半導体集積回路 | |
JPS62291136A (ja) | 集積回路の配線方法 | |
JPH04742A (ja) | 半導体集積回路 | |
JPH01144670A (ja) | 相補型mos半導体装置 | |
JPH02138758A (ja) | 半導体装置 | |
JPH03165062A (ja) | 半導体装置 | |
JPH02172255A (ja) | 半導体集積回路実装方式 | |
JPS6059766A (ja) | 半導体集積回路 |