JPH0331288B2 - - Google Patents
Info
- Publication number
- JPH0331288B2 JPH0331288B2 JP2442484A JP2442484A JPH0331288B2 JP H0331288 B2 JPH0331288 B2 JP H0331288B2 JP 2442484 A JP2442484 A JP 2442484A JP 2442484 A JP2442484 A JP 2442484A JP H0331288 B2 JPH0331288 B2 JP H0331288B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- transistors
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、音声信号等に含まれるパルス性雑音
を除去するための雑音低減装置における電圧検出
回路に関する。
を除去するための雑音低減装置における電圧検出
回路に関する。
一般に、FM受信機等において、出力側に得ら
れる音声信号中にはパルス性の雑音が含まれてお
り、これを除去するために雑音低減装置が用いら
れている。従来のこの種の雑音低減装置は、第１
図に見られるように、ローパスフイルタ２、ゲー
ト回路３、バツフア回路４、ハイパスフイルタ
５、パルス信号を平滑化する整流機能と可変利得
機能を有する増幅器６（以下単に増幅器６とい
う）、自動利得制御（AGC回路）７、トリガパル
ス発生回路８および定電圧回路１０により構成さ
れている。T1ないしT6は点線で囲んだ電圧検出
部１２の端子を示している。この例によれば、パ
ルス性の雑音が入力端子１から加えられる音声の
入力信号に混入していると、音声信号は雑音とと
もにローパスフイルタ２を通過するが、雑音の高
周波成分はハイパスフイルタ５を通つて増幅器６
で増幅される。この増幅された出力はトリガパル
ス発生回路８に加えられ、ここで発生されるトリ
ガパルスによつてゲート回路３をオフし、パルス
性雑音を含む音声信号がゲート回路３で遮断され
るようになつている。
れる音声信号中にはパルス性の雑音が含まれてお
り、これを除去するために雑音低減装置が用いら
れている。従来のこの種の雑音低減装置は、第１
図に見られるように、ローパスフイルタ２、ゲー
ト回路３、バツフア回路４、ハイパスフイルタ
５、パルス信号を平滑化する整流機能と可変利得
機能を有する増幅器６（以下単に増幅器６とい
う）、自動利得制御（AGC回路）７、トリガパル
ス発生回路８および定電圧回路１０により構成さ
れている。T1ないしT6は点線で囲んだ電圧検出
部１２の端子を示している。この例によれば、パ
ルス性の雑音が入力端子１から加えられる音声の
入力信号に混入していると、音声信号は雑音とと
もにローパスフイルタ２を通過するが、雑音の高
周波成分はハイパスフイルタ５を通つて増幅器６
で増幅される。この増幅された出力はトリガパル
ス発生回路８に加えられ、ここで発生されるトリ
ガパルスによつてゲート回路３をオフし、パルス
性雑音を含む音声信号がゲート回路３で遮断され
るようになつている。
ところで、パルス性雑音が音声信号に含まれて
入力端子１から連続的に加えられると、ゲート回
路３はオフのままとなり、音声出力の長い時間に
亘る停止が起こる。このような不具合を避ける為
に、AGC回路７が設けられている。いま、増幅
器６が連続的に雑音の高周波成分を増幅すると、
AGC回路７が働いて増幅器６の利得を下げ、ト
リガパルス発生回路８の入力を低下させて、トリ
ガパルスが連続的に発生しないようになつてい
る。しかし、このような働きを適切に行うために
は、トリガパルス発生回路８の検出レベルと
AGC検出レベルとの設定比の問題が非常に重要
となる。第２図はトリガパルス検出レベルVTRG
AGC検出レベルVAGCとの関係を示したものであ
り、通常VTRG／VAGCは３〜５の値に設定されてい
る。
入力端子１から連続的に加えられると、ゲート回
路３はオフのままとなり、音声出力の長い時間に
亘る停止が起こる。このような不具合を避ける為
に、AGC回路７が設けられている。いま、増幅
器６が連続的に雑音の高周波成分を増幅すると、
AGC回路７が働いて増幅器６の利得を下げ、ト
リガパルス発生回路８の入力を低下させて、トリ
ガパルスが連続的に発生しないようになつてい
る。しかし、このような働きを適切に行うために
は、トリガパルス発生回路８の検出レベルと
AGC検出レベルとの設定比の問題が非常に重要
となる。第２図はトリガパルス検出レベルVTRG
AGC検出レベルVAGCとの関係を示したものであ
り、通常VTRG／VAGCは３〜５の値に設定されてい
る。
第３図は、第１図において、AGC回路７およ
びトリガパルス発生回路８により構成された電圧
検出回路の具体的な回路図を示したものである。
この図において、AGC回路７およびトリガパル
ス発生回路８はそれぞれ破線内のトランジスタ回
路により結線されており、さらに、定電圧回路１
０が付加されている。この回路によれば、トリガ
パルス検出レベル及びAGC検出レベルを決定す
る各部の電圧V1〜V6は、定電圧V0を抵抗分割す
ることによりそれぞれ次式、 V1＝V0・R3／R2＋R3 ……(1) V2＝V0・R5＋R6／R4＋R5＋R6 ……(2) V3＝V0・R6／R4＋R5＋R6 ……(3) V4＝V0・R9／R8＋R9 ……(4) V5＝V0・R11＋R12／R10＋R11＋R12……(5) V6＝V0・R12／R10＋R11＋R12 ……(6) により与えられる。従つて、トリガパルス検出レ
ベルVTRG及びAGC検出レベルVAGCは、次式 VTRG＝V2−V1およびV1−V3 ……(7) VAGC＝V5−V4およびV4−V6 ……(8) により表わすことができる。いま増幅器６の出力
側から端子T1およびT3を介してVTRG以上の電圧
（従つてVAGC以上の電圧）が入力されると、トラ
ンジスタQ2，Q4およびQ6，Q8がオンしQ1，Q3，
Q5，Q7をオフして端子T2およびT4にそれぞれト
リガパルス電圧および増幅器６の利得制御電圧が
現われる。端子T2に現れるトリガパルス電圧は
ゲート回路３に送られてこれをオフし、端子T4
に現れる利得制御電圧は増幅器６の電圧利得を低
下させる。またノイズ入力がないか或いは小さく
てVAGC以下の電圧（従つてVTRG以下の電圧）が入
力されるときは、トランジスタQ1，Q3，Q5，Q7
がオンし、Q2，Q4，Q6，Q8はオフとなつて端子
２と端子４には出力されず、ゲート回路３および
増幅器６の動作を変えない。さらに、ノイズ入力
がVAGCより大きいがVTRGよりは小さいときは、ト
ランジスタQ2，Q4，Q5，Q7はオンとなり、Q1，
Q3，Q6，Q8はオフとなる。従つて端子T2には出
力が生じてゲート回路３をオフにするが、端子
T4には出力が生じず、増幅器６は普通に動作す
る。
びトリガパルス発生回路８により構成された電圧
検出回路の具体的な回路図を示したものである。
この図において、AGC回路７およびトリガパル
ス発生回路８はそれぞれ破線内のトランジスタ回
路により結線されており、さらに、定電圧回路１
０が付加されている。この回路によれば、トリガ
パルス検出レベル及びAGC検出レベルを決定す
る各部の電圧V1〜V6は、定電圧V0を抵抗分割す
ることによりそれぞれ次式、 V1＝V0・R3／R2＋R3 ……(1) V2＝V0・R5＋R6／R4＋R5＋R6 ……(2) V3＝V0・R6／R4＋R5＋R6 ……(3) V4＝V0・R9／R8＋R9 ……(4) V5＝V0・R11＋R12／R10＋R11＋R12……(5) V6＝V0・R12／R10＋R11＋R12 ……(6) により与えられる。従つて、トリガパルス検出レ
ベルVTRG及びAGC検出レベルVAGCは、次式 VTRG＝V2−V1およびV1−V3 ……(7) VAGC＝V5−V4およびV4−V6 ……(8) により表わすことができる。いま増幅器６の出力
側から端子T1およびT3を介してVTRG以上の電圧
（従つてVAGC以上の電圧）が入力されると、トラ
ンジスタQ2，Q4およびQ6，Q8がオンしQ1，Q3，
Q5，Q7をオフして端子T2およびT4にそれぞれト
リガパルス電圧および増幅器６の利得制御電圧が
現われる。端子T2に現れるトリガパルス電圧は
ゲート回路３に送られてこれをオフし、端子T4
に現れる利得制御電圧は増幅器６の電圧利得を低
下させる。またノイズ入力がないか或いは小さく
てVAGC以下の電圧（従つてVTRG以下の電圧）が入
力されるときは、トランジスタQ1，Q3，Q5，Q7
がオンし、Q2，Q4，Q6，Q8はオフとなつて端子
２と端子４には出力されず、ゲート回路３および
増幅器６の動作を変えない。さらに、ノイズ入力
がVAGCより大きいがVTRGよりは小さいときは、ト
ランジスタQ2，Q4，Q5，Q7はオンとなり、Q1，
Q3，Q6，Q8はオフとなる。従つて端子T2には出
力が生じてゲート回路３をオフにするが、端子
T4には出力が生じず、増幅器６は普通に動作す
る。
しかし乍ら、このような従来の電圧検出回路
は、第１に基準電圧V1，V4が抵抗分割により決
定されているため、増幅器６と直結できず、コン
デンサC1，C2が必要となつてICを多機能化する
場合に端子数の増加を招く。第２に抵抗R2，R3.
R8，R9は基準電圧を決めると同時に、入力抵抗
となつているから、50kΩ〜100kΩの高抵抗にす
る必要があり、回路設計上の制約をうける。さら
に、第３として、V1〜V6の電位を可変しにくい
という多くの欠点があつた。
は、第１に基準電圧V1，V4が抵抗分割により決
定されているため、増幅器６と直結できず、コン
デンサC1，C2が必要となつてICを多機能化する
場合に端子数の増加を招く。第２に抵抗R2，R3.
R8，R9は基準電圧を決めると同時に、入力抵抗
となつているから、50kΩ〜100kΩの高抵抗にす
る必要があり、回路設計上の制約をうける。さら
に、第３として、V1〜V6の電位を可変しにくい
という多くの欠点があつた。
本発明の目的は、上記従来の欠点を除去し、検
出レベルの可変が可能であるとともに、レベル設
定に関係なく入力インピーダンスを高く、かつ端
子数を少なくして回路の標準化およびIC化をよ
り容易にすることのできる雑音低減装置における
電圧検出回路を提供することにある。
出レベルの可変が可能であるとともに、レベル設
定に関係なく入力インピーダンスを高く、かつ端
子数を少なくして回路の標準化およびIC化をよ
り容易にすることのできる雑音低減装置における
電圧検出回路を提供することにある。
本発明によれば、少なくとも３つのコレクタを
有し、第１のコレクタに基準とする電流を流すよ
うにした第１のトランジスタと、該第１のトラン
ジスタの第２のコレクタから第１および第２の抵
抗を通してコレクタに電流を流入させる、該第１
のトランジスタとは逆導電型の第２のトランジス
タと、前記第１のトランジスタの第３のコレクタ
から第３および第４の抵抗を通してコレクタに電
流を流入させる、該第１のトランジスタとは逆導
電型の第３のトランジスタとを含む入力分配回路
と；第１の差動対を構成する第４乃至第７のトラ
ンジスタを有し、該第５と第６のトランジスタの
ベースを共通に接続し、該第５と第７のトランジ
スタのコレクタを共通に接続して出力端とするト
リガパルス発生回路と；第２の差動対を構成する
第８乃至第11のトランジスタを有し、該第９と第
10のトランジスタのベースを共通に接続し、該第
９と第11のトランジスタのコレクタを共通に接続
して出力端とするAGC回路とを備え、前記入力
分配回路の前記第１の抵抗と前記第１のトランジ
スタのコレクタとの接続点および前記第２の抵抗
と前記第２のトランジスタのコレクタとの接続点
をそれぞれ前記トリガパルス発生回路の前記第４
のトランジスタのベースおよび前記第７のトラン
ジスタのベースに接続し、前記第３の抵抗と前記
第１のトランジスタのコレクタとの接続点および
前記第４の抵抗と前記第３のトランジスタのコレ
クタとの接続点をそれぞれ前記AGC回路の前記
第８のトランジスタのベースおよび前記第11のト
ランジスタのベースに接続し、前記入力分配回路
の前記第１と第２の抵抗の接続点および前記第３
と第４の抵抗の接続点に雑音入力から得られる基
準電圧を加え、前記トリガパルス発生回路の前記
第５と第６のトランジスタのベースおよび前記
AGC回路の前記第９と第10のトランジスタのベ
ースに雑音入力電圧を加えるようにしたことを特
徴とする雑音低減装置の電圧検出回路が得られ
る。
有し、第１のコレクタに基準とする電流を流すよ
うにした第１のトランジスタと、該第１のトラン
ジスタの第２のコレクタから第１および第２の抵
抗を通してコレクタに電流を流入させる、該第１
のトランジスタとは逆導電型の第２のトランジス
タと、前記第１のトランジスタの第３のコレクタ
から第３および第４の抵抗を通してコレクタに電
流を流入させる、該第１のトランジスタとは逆導
電型の第３のトランジスタとを含む入力分配回路
と；第１の差動対を構成する第４乃至第７のトラ
ンジスタを有し、該第５と第６のトランジスタの
ベースを共通に接続し、該第５と第７のトランジ
スタのコレクタを共通に接続して出力端とするト
リガパルス発生回路と；第２の差動対を構成する
第８乃至第11のトランジスタを有し、該第９と第
10のトランジスタのベースを共通に接続し、該第
９と第11のトランジスタのコレクタを共通に接続
して出力端とするAGC回路とを備え、前記入力
分配回路の前記第１の抵抗と前記第１のトランジ
スタのコレクタとの接続点および前記第２の抵抗
と前記第２のトランジスタのコレクタとの接続点
をそれぞれ前記トリガパルス発生回路の前記第４
のトランジスタのベースおよび前記第７のトラン
ジスタのベースに接続し、前記第３の抵抗と前記
第１のトランジスタのコレクタとの接続点および
前記第４の抵抗と前記第３のトランジスタのコレ
クタとの接続点をそれぞれ前記AGC回路の前記
第８のトランジスタのベースおよび前記第11のト
ランジスタのベースに接続し、前記入力分配回路
の前記第１と第２の抵抗の接続点および前記第３
と第４の抵抗の接続点に雑音入力から得られる基
準電圧を加え、前記トリガパルス発生回路の前記
第５と第６のトランジスタのベースおよび前記
AGC回路の前記第９と第10のトランジスタのベ
ースに雑音入力電圧を加えるようにしたことを特
徴とする雑音低減装置の電圧検出回路が得られ
る。
次に、本発明による雑音低減装置の電圧検出回
路について実施例を挙げ、図面を参照して説明す
る。
路について実施例を挙げ、図面を参照して説明す
る。
第４図は本発明による実施例の回路図を示した
ものである。なお、この電圧検出回路は、従来例
と同じく第１図の雑音低減装置に適用されるが、
AGC回路７に代つて７、トリガパルス発生回路
８に代つて８′がそれぞれ使用され、さらに増幅
器６との間に入力分配回路１１が付加されている
点に相違がある。はじめにこの入力分配回路の右
方半分について説明すると、定電流I0はマルチコ
レクタトランジスタQ15からトランジスタQ16を
介して取り出される。マルチコレクタトランジス
タQ15の第１のコレクタ電流は、このトランジス
タQ15とは逆導電型のトランジスタQ14に流入し、
第２のコレクタ電流は抵抗R21，R22を通つてQ14
と同じ導電型のトランジスタQ13に流入し、第３
のコレクタ電流は抵抗R18，R19を通つてQ15とは
逆導電型のトランジスタQ12に流入している。そ
して、トランジスタQ12〜Q14のベースは共通に
接続されている。このようにマルチコレクタトラ
ンジスタQ15とトランジスタQ16のカレントミラ
ーにより、Q15の３つのコレクタ回路にはいずれ
もI0／３ずつ流れ、従つて抵抗Ｒ２１の上端の電
圧すなわちトランジスタQ1のベース電圧V10、抵
抗R22の下端部電圧すなわちV11、抵抗R18の上端
部電圧すなわちV12、および抵抗R19の下端部電
圧すなわちV13は V10＝V8＋I0／３・R21 ……(9) V11＝V8−I0／３・R22 ……(10) V12＝V8＋I0／３・R18 ……(11) V13＝V8−I0／３・R19 ……(12) となる。V8は後に説明するが雑音の有無に関せ
ず一定であり、V10〜V13はいずれも変動しない。
そしてこれらの電圧はそれぞれ第３図のV2，V3，
V5，V6に相当する。
ものである。なお、この電圧検出回路は、従来例
と同じく第１図の雑音低減装置に適用されるが、
AGC回路７に代つて７、トリガパルス発生回路
８に代つて８′がそれぞれ使用され、さらに増幅
器６との間に入力分配回路１１が付加されている
点に相違がある。はじめにこの入力分配回路の右
方半分について説明すると、定電流I0はマルチコ
レクタトランジスタQ15からトランジスタQ16を
介して取り出される。マルチコレクタトランジス
タQ15の第１のコレクタ電流は、このトランジス
タQ15とは逆導電型のトランジスタQ14に流入し、
第２のコレクタ電流は抵抗R21，R22を通つてQ14
と同じ導電型のトランジスタQ13に流入し、第３
のコレクタ電流は抵抗R18，R19を通つてQ15とは
逆導電型のトランジスタQ12に流入している。そ
して、トランジスタQ12〜Q14のベースは共通に
接続されている。このようにマルチコレクタトラ
ンジスタQ15とトランジスタQ16のカレントミラ
ーにより、Q15の３つのコレクタ回路にはいずれ
もI0／３ずつ流れ、従つて抵抗Ｒ２１の上端の電
圧すなわちトランジスタQ1のベース電圧V10、抵
抗R22の下端部電圧すなわちV11、抵抗R18の上端
部電圧すなわちV12、および抵抗R19の下端部電
圧すなわちV13は V10＝V8＋I0／３・R21 ……(9) V11＝V8−I0／３・R22 ……(10) V12＝V8＋I0／３・R18 ……(11) V13＝V8−I0／３・R19 ……(12) となる。V8は後に説明するが雑音の有無に関せ
ず一定であり、V10〜V13はいずれも変動しない。
そしてこれらの電圧はそれぞれ第３図のV2，V3，
V5，V6に相当する。
次に入力分配回路１１の左半分について説明す
ると、増幅器６の出力電位V7は、入力分配回路
１１のトランジスタQ9のベースに直結して与え
られる。そして、トランジスタQ9のエミツタ電
位の一方は、抵抗R15と端子T7を介して接続され
たコンデンサC3とで整流された後、トランジス
タQ10のベースに与えられる。トランジスタQ10
のエミツタ電位V8は、抵抗R18とR19の直列接続
点及びR21とR22の直列接続点にそれぞれ印加さ
れる。トランジスタQ9のエミツタ電位の他方は、
抵抗R27を介してトランジスタQ11に与えられる。
トランジスタQ11のエミツタ電位V9はトリガパル
ス発生回路８′のトランジスタQ2，Q3の共通ベー
ス端子及びAGC回路７′のトランジスタQ6，Q7
の共通ベース端子に印加される。ここで抵抗R15
とR27，R16とR17及びトランジスタQ10とQ11の定
数をそれぞれ、同じに選定して整合をとれば、増
幅器６に雑音入力が加えられない場合、V8とV9
の電位は等しくなる。これに対し、増幅器６に雑
音入力が印加され、V7の電位が変動すると、V9
の電位はV7の電位に追随して変動するが、V8の
電位は抵抗R15とコンデンサC3のフイルタ作用に
よつて変動分が整流され、直流電位に変化を与え
ない。先に(9)〜(12)式の説明においてV8が一定で
あると説明したのは以上の事を意味する。従つ
て、従来の回路に適用された(7)および(8)式に対応
して、この実施例におけるトリガパルス検出レベ
ルV′TRG及びAGC検出レベルV′AGCは、式(9)ないし
式(12)からも分るように、次の２つの式 V′TRG＝I0／３・R21＝I0／３・R22 ……（13） V′AGC＝I0／３・R18＝I0／３・R19 ……（14） により表わすことができる。なお、上記の（13）
および（14）式において、R21＝R22、R18＝R19
とする。そして通常、V′TRG／V′AGCは３〜５の値
に設定される。
ると、増幅器６の出力電位V7は、入力分配回路
１１のトランジスタQ9のベースに直結して与え
られる。そして、トランジスタQ9のエミツタ電
位の一方は、抵抗R15と端子T7を介して接続され
たコンデンサC3とで整流された後、トランジス
タQ10のベースに与えられる。トランジスタQ10
のエミツタ電位V8は、抵抗R18とR19の直列接続
点及びR21とR22の直列接続点にそれぞれ印加さ
れる。トランジスタQ9のエミツタ電位の他方は、
抵抗R27を介してトランジスタQ11に与えられる。
トランジスタQ11のエミツタ電位V9はトリガパル
ス発生回路８′のトランジスタQ2，Q3の共通ベー
ス端子及びAGC回路７′のトランジスタQ6，Q7
の共通ベース端子に印加される。ここで抵抗R15
とR27，R16とR17及びトランジスタQ10とQ11の定
数をそれぞれ、同じに選定して整合をとれば、増
幅器６に雑音入力が加えられない場合、V8とV9
の電位は等しくなる。これに対し、増幅器６に雑
音入力が印加され、V7の電位が変動すると、V9
の電位はV7の電位に追随して変動するが、V8の
電位は抵抗R15とコンデンサC3のフイルタ作用に
よつて変動分が整流され、直流電位に変化を与え
ない。先に(9)〜(12)式の説明においてV8が一定で
あると説明したのは以上の事を意味する。従つ
て、従来の回路に適用された(7)および(8)式に対応
して、この実施例におけるトリガパルス検出レベ
ルV′TRG及びAGC検出レベルV′AGCは、式(9)ないし
式(12)からも分るように、次の２つの式 V′TRG＝I0／３・R21＝I0／３・R22 ……（13） V′AGC＝I0／３・R18＝I0／３・R19 ……（14） により表わすことができる。なお、上記の（13）
および（14）式において、R21＝R22、R18＝R19
とする。そして通常、V′TRG／V′AGCは３〜５の値
に設定される。
次にトリガパルス発生回路８′およびAGC回路
７′の動作に就いて説明する。いま増幅器６の出
力側から電圧V7であるパルス性雑音が入力され
ると、トランジスタQ10のエミツタ電圧V8はパル
ス性雑音の有無に関せず一定であり、トランジス
タQ11のエミツタ電圧V9はV7に応じた大きさで出
力され、トランジスタQ2とQ3の共通ベースおよ
びトランジスタQ6とQ7の共通ベースに加えられ
る。
７′の動作に就いて説明する。いま増幅器６の出
力側から電圧V7であるパルス性雑音が入力され
ると、トランジスタQ10のエミツタ電圧V8はパル
ス性雑音の有無に関せず一定であり、トランジス
タQ11のエミツタ電圧V9はV7に応じた大きさで出
力され、トランジスタQ2とQ3の共通ベースおよ
びトランジスタQ6とQ7の共通ベースに加えられ
る。
増幅器６のノイズ出力V7はトランジスタQ9お
よび抵抗R27を介しトランジスタQ11のエミツタ
に電圧V9として出力され、トランジスタQ2とQ3
の共通のベースおよびトランジスタQ6とトラン
ジスタQ7の共通ベースに入力される。電圧V9が
パルス検出レベルVTRGより大きければトランジス
タQ2，Q4、およびQ6，Q8がオンし、Q1，Q3およ
びQ5，Q7がオフし、端子T2とT4に出力を生じ
る。端子T2に現れるトリガパルス電圧はゲート
回路３に送られてこれをオフし、端子T4に現れ
る利得制御電圧は増幅器６の電圧利得を低下させ
る。またノイズ入力がないか或いは小さくて
VAGC以下の電圧が入力されるときは、トランジ
スタQ1，Q3，Q5，Q7がオンし、Q2，Q4，Q6，
Q8はオフとなつて端子２と端子４には共に出力
されず、ゲート回路３および増幅器６の動作を変
えない。さらに、電圧９がVAGCより大きいがVTRG
よりは小さいときは、トランジスタQ2，Q4，Q5，
Q7はオンとなり、Q1，Q3，Q6，Q8はオフとな
る。従つて端子T2には出力が生じてゲート回路
３をオフにするが、端子T4には出力が生じず、
増幅器６は普通に動作する。
よび抵抗R27を介しトランジスタQ11のエミツタ
に電圧V9として出力され、トランジスタQ2とQ3
の共通のベースおよびトランジスタQ6とトラン
ジスタQ7の共通ベースに入力される。電圧V9が
パルス検出レベルVTRGより大きければトランジス
タQ2，Q4、およびQ6，Q8がオンし、Q1，Q3およ
びQ5，Q7がオフし、端子T2とT4に出力を生じ
る。端子T2に現れるトリガパルス電圧はゲート
回路３に送られてこれをオフし、端子T4に現れ
る利得制御電圧は増幅器６の電圧利得を低下させ
る。またノイズ入力がないか或いは小さくて
VAGC以下の電圧が入力されるときは、トランジ
スタQ1，Q3，Q5，Q7がオンし、Q2，Q4，Q6，
Q8はオフとなつて端子２と端子４には共に出力
されず、ゲート回路３および増幅器６の動作を変
えない。さらに、電圧９がVAGCより大きいがVTRG
よりは小さいときは、トランジスタQ2，Q4，Q5，
Q7はオンとなり、Q1，Q3，Q6，Q8はオフとな
る。従つて端子T2には出力が生じてゲート回路
３をオフにするが、端子T4には出力が生じず、
増幅器６は普通に動作する。
この実施例においては、トリガパルス検出レベ
ルV′TRGおよびAGC検出レベルV′AGCは増幅器６の
出力電位より直結して得られるので、従来回路に
おいて必要であつた直流遮断用コンデンサC1お
よびC2は不要となり、端子T7に接続される整流
コンデンサC3のみが用いられる。また、上記の
実施例によれば、V′TRGおよびV′AGCはそれぞれ
（13）および（14）式により決定され、かつ抵抗
R18，R19，R21，R22はエミツタフオロア形式の
エミツタ抵抗を構成しているので、いずれも10k
Ω以下の値により充分な入力インピーダンスが得
られるから、従来回路において必要であつた50k
Ω〜100kΩの高抵抗は不要となる。更に、（13）
および（14）式からわかるように、定電流I0の値
を変えることにより、V′TRG及びV′AGCを可変する
ことができる。
ルV′TRGおよびAGC検出レベルV′AGCは増幅器６の
出力電位より直結して得られるので、従来回路に
おいて必要であつた直流遮断用コンデンサC1お
よびC2は不要となり、端子T7に接続される整流
コンデンサC3のみが用いられる。また、上記の
実施例によれば、V′TRGおよびV′AGCはそれぞれ
（13）および（14）式により決定され、かつ抵抗
R18，R19，R21，R22はエミツタフオロア形式の
エミツタ抵抗を構成しているので、いずれも10k
Ω以下の値により充分な入力インピーダンスが得
られるから、従来回路において必要であつた50k
Ω〜100kΩの高抵抗は不要となる。更に、（13）
および（14）式からわかるように、定電流I0の値
を変えることにより、V′TRG及びV′AGCを可変する
ことができる。
以上の説明により明らかなように、本発明によ
れば、検出レベルの可変が可能なことは勿論、レ
ベル設定に関係なく入力インピーダンスを高く、
かつ端子数を少なくすることが可能となり、回路
の標準化およびIC化がより向上できる点、雑音
低減装置に適用してその経済性および生産性を高
めるべく得られる効果は大きい。
れば、検出レベルの可変が可能なことは勿論、レ
ベル設定に関係なく入力インピーダンスを高く、
かつ端子数を少なくすることが可能となり、回路
の標準化およびIC化がより向上できる点、雑音
低減装置に適用してその経済性および生産性を高
めるべく得られる効果は大きい。
第１図は従来のパルス性雑音低減装置の構成例
を示すブロツク図、第２図は、第１図の装置に適
用されるトリガパルス検出レベルとAGC検出レ
ベルとの関係を示すグラフ、第３図は、第１図の
装置における従来の電圧検出回路の例を示す回路
図、第４図は、本発明による実施例の電圧検出回
路を示す回路図である。 図において、２はローパスフイルタ、３はゲー
ト回路、４はバツフア回路、５はハイパスフイル
タ、６は増幅器、７，７′は自動利得制御回路
（AGC回路）、８，８′はトリガパルス発生回路、
１１は入力分配回路、Q1〜Q16はトランジスタ、
C3はコンデンサ、R1，R7，R14〜R26は抵抗であ
る。
を示すブロツク図、第２図は、第１図の装置に適
用されるトリガパルス検出レベルとAGC検出レ
ベルとの関係を示すグラフ、第３図は、第１図の
装置における従来の電圧検出回路の例を示す回路
図、第４図は、本発明による実施例の電圧検出回
路を示す回路図である。 図において、２はローパスフイルタ、３はゲー
ト回路、４はバツフア回路、５はハイパスフイル
タ、６は増幅器、７，７′は自動利得制御回路
（AGC回路）、８，８′はトリガパルス発生回路、
１１は入力分配回路、Q1〜Q16はトランジスタ、
C3はコンデンサ、R1，R7，R14〜R26は抵抗であ
る。
Claims (1)
- １ 少なくとも３つのコレクタを有し、第１のコ
レクタに基準とする電流を流すようにした第１の
トランジスタと、該第１のトランジスタの第２の
コレクタから第１および第２の抵抗を通してコレ
クタに電流を流入させる、該第１のトランジスタ
とは逆導電型の第２のトランジスタと、前記第１
のトランジスタの第３のコレクタから第３および
第４の抵抗を通してコレクタに電流を流入させ
る、該第１のトランジスタとは逆導電型の第３の
トランジスタとを含む入力分配回路と；第１の差
動対を構成する第４乃至第７のトランジスタを有
し、該第５と第６のトランジスタのベースを共通
に接続し、該第５と第７のトランジスタのコレク
タを共通に接続して出力端とするトリガパルス発
生回路と；第２の差動対を構成する第８乃至第11
のトランジスタを有し、該第９と第10のトランジ
スタのベースを共通に接続し、該第９と第11のト
ランジスタのコレクタを共通に接続して出力端と
するAGC回路とを備え、前記入力分配回路の前
記第１の抵抗と前記第１のトランジスタのコレク
タとの接続点および前記第２の抵抗と前記第２の
トランジスタのコレクタとの接続点をそれぞれ前
記トリガパルス発生回路の前記第４のトランジス
タのベースおよび前記第７のトランジスタのベー
スに接続し、前記第３の抵抗と前記第１のトラン
ジスタのコレクタとの接続点および前記第４の抵
抗と前記第３のトランジスタのコレクタとの接続
点をそれぞれ前記AGC回路の前記第８のトラン
ジスタのベースおよび前記第11のトランジスタの
ベースに接続し、前記入力分配回路の前記第１と
第２の抵抗の接続点および前記第３と第４の抵抗
の接続点に雑音入力から得られる基準電圧を加
え、前記トリガパルス発生回路の前記第５と第６
のトランジスタのベースおよび前記AGC回路の
前記第９と第10のトランジスタのベースに雑音入
力電圧を加えるようにしたことを特徴とする雑音
低減装置の電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2442484A JPS60170311A (ja) | 1984-02-14 | 1984-02-14 | 雑音低減装置の電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2442484A JPS60170311A (ja) | 1984-02-14 | 1984-02-14 | 雑音低減装置の電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60170311A JPS60170311A (ja) | 1985-09-03 |
| JPH0331288B2 true JPH0331288B2 (ja) | 1991-05-02 |
Family
ID=12137769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2442484A Granted JPS60170311A (ja) | 1984-02-14 | 1984-02-14 | 雑音低減装置の電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170311A (ja) |
-
1984
- 1984-02-14 JP JP2442484A patent/JPS60170311A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60170311A (ja) | 1985-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063861B2 (ja) | アクティブ・フィルタ | |
| US4888502A (en) | Variable bandwidth filter | |
| JPS614310A (ja) | レベルシフト回路 | |
| EP0048260A1 (en) | Analog integrated filter circuit | |
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| JP3003600B2 (ja) | Ｆｍ復調回路 | |
| US3660679A (en) | Transistor circuit | |
| US4140928A (en) | Monostable multivibrator | |
| JPH0331288B2 (ja) | ||
| JPS585594B2 (ja) | 整流回路 | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPH0438567Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPH0453065Y2 (ja) | ||
| JPH0325085B2 (ja) | ||
| JP3099679B2 (ja) | 低域ろ波回路 | |
| JP2750776B2 (ja) | グラフィックイコライザ回路 | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JPS6312600Y2 (ja) | ||
| JPS626367B2 (ja) | ||
| KR910007623Y1 (ko) | 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로 | |
| JPH0534847B2 (ja) | ||
| JPS6229926B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPS58129812A (ja) | 可変利得増幅器を用いたエンファシス回路 |