JP3099679B2 - 低域ろ波回路 - Google Patents
低域ろ波回路Info
- Publication number
- JP3099679B2 JP3099679B2 JP07124879A JP12487995A JP3099679B2 JP 3099679 B2 JP3099679 B2 JP 3099679B2 JP 07124879 A JP07124879 A JP 07124879A JP 12487995 A JP12487995 A JP 12487995A JP 3099679 B2 JP3099679 B2 JP 3099679B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- signal
- point
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
低域ろ波器に入・出力のバッファ回路を設けた構成の低
域ろ波回路に関し、特に、バッファ回路の動作点が電源
電圧を抵抗分割した電圧で決められている構成の低域ろ
波回路に関する。
路図を、図2(a)に示す。同図を参照して、この低域
ろ波回路の構成は、抵抗RLF1 と容量CLF1 とからなる
低域ろ波器1に対して、入力側のバッファ回路2と、出
力側のバッファ回路3と、基準電圧発生回路4とを設け
た構成となっている。
的な低域ろ波回路は、図3(a)に示すような、入力端
子5Aとグランド端子6との間に抵抗RLF1 と容量C
LF1 とを直列接続し、それら抵抗RLF1 と容量CLF1 の
直列接続点を出力端子とした四端子回路網である。図3
(a)に示される回路では、外部に設けられた信号源7
からの入力信号einを二つの入力端子5A,5B(一方
の端子5Bは、グランド端子6に接続されて接地電位と
なっている)の間に入力し、出力信号eout を二つの出
力端子8A,8B(一方の端子8Bは、グランド端子6
に接続されて接地電位になっている)の間から出力す
る。
回路を実用に供するには、このろ波回路の前段の回路
(信号源7)や後段の負荷回路(図示せず)に対してろ
波回路の入・出力インピーダンスが影響を与えないよう
に、入力側および出力側に、インピーダンス変換用のバ
ッファ回路を設けることが望ましい。図3(b)に示す
低域ろ波回路は、そのような入力側バッファ回路2及び
出力側バッファ回路3を備えたろ波回路である。入力側
および出力側の各バッファ回路2,3は共に、高入力イ
ンピーダンスで低出力インピーダンスの回路である。従
って入力側バッファ回路2は信号源7からの入力信号e
inを高入力インピーダンスで受けて、低出力インピーダ
ンスの信号v1 として次段の低域ろ波器1に送出する。
一方、出力側バッファ回路3は前段の低域ろ波器1の出
力信号v2 を高入力インピーダンスで受けて、低出力イ
ンピーダンスの出力信号eout として外部の負荷回路に
送出する。
2,3として構成の簡単な単一電源の増幅器を用いる
と、バッファ回路前後で入・出力信号の直流電圧レベル
が変化してしまう。例えば、入力側バッファ回路2に、
図3(c)に示すような、インピーダンス変換器として
良く知られているソースホロワ増幅器を用いたとする。
この場合、増幅素子であるnMOSトランジスタQN の
ゲートバイアス電圧すなわち入力信号einの直流電圧レ
ベルは、外部から電源電圧端子9に供給される電圧VCC
を二つの直列抵抗RG1,RG2により抵抗分割した電圧V
CC・RG2/(RG1+RG2)である。一方、出力信号v1
の直流電圧レベルは、VCC/2である。これら入力信号
einの直流電圧レベルと出力信号v1 の直流電圧レベル
とは、増幅素子nMOSトランジスタQN のしきい値電
圧にもよるが、一般には必ずしも一致しない。従って、
このようなソースホロワ増幅器をインピーダンス変換用
のバッファ回路2として用いたときは、そのソースホロ
ワ増幅器2と低域ろ波器1との間に、入力信号einの直
流電圧レベルと低域ろ波器1への入力信号v1 の直流電
圧レベルとを一致させるための、レベル変換回路を設け
なければならない。
本的な低域ろ波回路を実用に供するには、少なくともそ
の入力側に、インピーダンス変換回路とレベル変換回路
とを設ける必要がある。そのような二つの機能を併せ備
え、しかも単一電源で動作する増幅器として、差動増幅
器がある。差動増幅器を用いると、二つの信号入力点に
適当な直流バイアスを加えるだけで、一つの回路で、入
力信号einと信号v1(或いは、信号v2 と出力信号e
out )の直流電圧レベルを、その直流バイアス差に応じ
たレベルに設定することができる。しかも、インピーダ
ンス変換をも行うことができる。図2(a)に示す回路
図中の差動増幅器2,3はそのような、インピーダンス
変換器兼レベル変換器として作用するものである。また
基準電圧発生回路4は、その差動増幅器2,3の一方の
信号入力点に所定の一定電圧を与え、差動増幅器2,3
それぞれの入・出力信号の直流電圧レベルを決めるため
のものである。本発明はこれまで述べたような、抵抗と
容量とからなる低域ろ波器と、少なくとも入力側の差動
増幅器と、その差動増幅器に入・出力信号の直流電圧レ
ベルを与えるための基準電圧発生回路とを備える低域ろ
波回路に関わるものである。
来の回路の一例を示す図2(a)を再び参照して、この
図に示すろ波回路は、正転入力点が信号入力端子5Aに
接続された差動増幅器2と、グランド端子6(電圧=
0)と電源電圧端子9(電圧=VCC)との間に直列接続
された抵抗R2 ,R3 と、一端が上記増幅器2の信号出
力点に接続された抵抗RLF1 と、一端が抵抗RLF1 の他
端と共通接続され、他端がグランド端子6に接地された
容量CLF1 と、反転入力点が抵抗RLF1 の他端と容量C
LF1 の一端とに共通接続された差動増幅器3と、電源電
圧端子9とグランド端子6との間に接続されたバイパス
コンデンサとしての容量CBPとから構成されている。
転入力点は、電源電圧VCCを二つの直列抵抗R2 ,R3
で分圧した電圧VREF =VCC・R2 /(R2 +R3 )に
直流バイアスされている。この分圧電圧VREF は増幅器
2,3のダイナミックレンジを最大にとるため、一般的
には電源電圧VCCの半分すなわちVREF =VCC/2に設
定される。このとき、抵抗値比はR2 :R3 =1:1で
あり、増幅器2,3は動作点がVCC/2の点に設定され
ている。このろ波回路において信号出力端子8Aは、後
段の増幅器3の信号出力点である。出力信号eout はそ
の出力端子8Aと、抵抗R2 ,R3 の直列接続節点N1
との間から出力される。つまり上述の分圧電圧VREF を
基準にして出力される。尚、入力信号einはその直流電
圧レベルがVCC/2(=VREF )にバイアスされてお
り、ろ波回路外部に設けられた信号源7から、入力端子
5Aと入力端子5B(電圧=0)との間に入力される。
つまり接地電位に対してVCC/2の直流電圧に重畳され
た交流信号として、入力される。
作する。先ず、増幅器2は前述したように、信号源7か
ら与えられる交流信号einを入力とする。この入力交流
信号einの直流電圧レベルは、VCC/2にバイアスされ
ている。又、出力信号v1 の直流電圧レベルは、正転入
力点に与えられている分圧電圧VREF (=VCC/2)に
等しい。
低域ろ波器1は、入力信号すなわち増幅器2の出力信号
v1 の電圧と、出力信号v2 の電圧すなわち抵抗RLF1
と容量CLF1 の直列接続節点N2 の電圧との関係が、 v2 =v1 /(1+s・CLF1 ・RLF1 ) で表わされ、出力信号電圧v2 がコーナー周波数1/
(2πCLF1 ・RLF1 )の6dB/oct.で減衰して
行く一次の低域ろ波特性を持つ。
反転入力点に入力され、上述したように、分圧電圧V
REF を基準とする出力信号eout として出力される。
圧電圧VREF =VCC/2を基準とする低域ろ波された信
号eout として出力される。尚、電源電圧端子9とグラ
ンド端子6との間に接続されているバイパス容量C
BPは、電源電圧VCCに発生するノイズ成分を小さくする
と共に、この電源電圧端子9の高周波インピーダンスを
下げる効果がある。
に示す従来の低域ろ波回路において、電源電圧VCCが急
激に変化すると、誤動作が起り、出力信号eout に所定
外の波形変動が発生し易い。以下にその説明を行う。
CCと出力信号電圧eout の時間的変化の様子を、図2
(b)に示す。図2(a),(b)を参照して、このろ
波回路において、電源電圧VCCが時刻t1 に急激に低下
したものとする。その場合、基準電圧発生回路4では分
圧電圧VREF =VCC/2が、電源電圧VCCの急変に応じ
て時間遅れなく直ちに変化する。分圧電圧VREF は、電
源電圧VCCを抵抗R2 ,R3 で抵抗分割して得られる電
圧だからである。従って、差動増幅器2の出力信号v1
の直流電圧レベルも電源電圧VCCの変化に追従して、直
ちに変化する。すなわち、増幅器2から低域ろ波器1に
入力される信号v1 の電圧には本来の信号成分である交
流成分の他に、電源電圧VCCの変動による直流電圧レベ
ルの変動分が重畳されることになる。一方、抵抗RLF1
と容量CLF1 とからなる低域ろ波器1の出力信号V2 の
電圧は、一方の端子が接地電位に固定されている容量C
LF1の影響で、電源電圧VCCの急激な変化に直ちには追
従せず、信号v2 の電圧変化には時間的な遅れが生じ
る。その時間遅れは、抵抗RLF1 と容量CLF1 との直列
接続回路の時定数で決まる値となる。その結果、出力側
の増幅器3では、反転入力点と正転入力点との間で直流
バイアスに差が生じる。そして、その差が増幅されて、
図2(b)に示すような、出力信号電圧eout のパルス
状の誤動作波形となって表れる。このパルス状波形は、
時間の経過と共に低域ろ波器1の出力信号v2 の直流電
圧レベルが回復して行くにしたがって、消滅して行く。
ろ波回路では、差動増幅器2,3はその動作点を決める
ための基準電圧VREF を、電源電圧VCCの抵抗分割によ
り与えられているのに対して、低域ろ波器1は、接地電
位を基準としている。その結果、電源電圧VCCが急激に
変化したとき、その電圧変化に対する増幅器2,3の応
答速度と、ろ波器1の応答速度との間に差が生じること
から、結果として、出力信号eout に誤動作波形が表わ
れる。尚、これまでは、低域ろ波器1に対して入力側に
も出力側にも差動増幅器を用いた例について説明した
が、どちらか一方にだけ増幅器を設けたものでも同様の
原因によって誤動作が生じることは、これまでの説明か
ら理解できるであろう。
域ろ波器に対してその入力側及び出力側の少なくとも一
方に差動増幅器を備え、その差動増幅器の動作点を電源
電圧を抵抗分割して得た電圧により決める構成の低域ろ
波回路において、電源電圧が急激に変化した場合でも誤
動作が発生しない低域ろ波回路を提供することを目的と
するものである。
路は、信号入力点と接地電位点との間に抵抗器と第1の
容量とをこの順に直列接続し、その抵抗器と第1の容量
との直列接続点と直流電源電圧を取り入れるための端子
との間に第2の容量を接続して、前記抵抗器と前記第1
の容量と前記第2の容量の共通接続点を信号出力点とし
た構成の低域ろ波器を用いる。
含んでなる低域ろ波器に対し、その入力側及び出力側の
少くともいずれか一方に単一電源構成の差動増幅器を設
け、その差動増幅器の動作点を、前記差動増幅器へ供給
される電源電圧を抵抗分割して得た電圧により決める構
成の低域ろ波回路において、前記低域ろ波器として上記
の低域ろ波器を用いると共に、前記差動増幅器の電源電
圧を前記電源電圧端子から供給するように構成したこと
を特徴とする低域ろ波回路である。
を参照して説明する。図1(a)は、本発明の一実施例
の低域ろ波回路の回路図である。図1(a)と図2
(a)とを参照すると、本実施例は、電源電圧端子9と
低域ろ波器1の信号出力点(抵抗RLF1 と容量CLF1 と
の直列接続節点N2 )との間に、新たに容量CLF2 を備
えている点と、従来、電源電圧端子9とグランド端子6
との間に設けられていたバイパスコンデンサとしての容
量CBPが省かれている点とが、従来の低域ろ波回路と異
なっている。
おける分圧電圧VREF は、 VREF =VCC・R2 /(R2 +R3 ) で与えられ、一般的には、差動増幅器2,3の動作点を
VCC/2の点に設定してダイナミックレンジを最大にす
るため、VREF =VCC/2にする。信号源7によって与
えられる入力信号einは、その直流電圧レベルをVCC/
2にバイアスされている。又、増幅器2,3の利得はそ
れぞれ1であるとする。従って増幅器2の信号出力点に
は、入力信号einと同じ信号が出力される。
加えて容量CLF2 の3素子で、低域ろ波器11を構成し
ている。抵抗RLF1 と増幅器2の出力点との接続節点が
このろ波器の信号入力点であり、三つの素子RLF1 ,C
LF1 ,CLF2 の共通接続節点N2 がこのろ波器の信号出
力点である。このろ波器11は、入力信号電圧v1 と出
力信号電圧v2 の関係が、 v2 =v1 /{1+s・RLF1 ・(CLF1 +CLF2 )} となり、コーナー周波数1/{2πRLF1 ・(CLF1 +
CLF2 )}の6dB/oct.の傾きで減衰して行く一
次の低域ろ波特性を持つ。
幅器3の反転入力点に入力され、上述した、電源電圧V
CCの抵抗R2 と抵抗R3 とによる分圧電圧VREF (=V
CC/2)を基準とする出力信号eout として、出力端子
8A,8Bから外部へ出力される。
VCCが時刻t1 において急激に低下した場合を考える。
電源電圧の低下分がΔVであるとすると、抵抗RLF1 と
入力側増幅器2の出力点との接続点の直流電圧レベルV
DC1 は、 VDC1 =(VCC−ΔV)R2 /(R2 +R3 ) となる。
て、ろ波器11の出力点(接続節点N2 )の直流電圧レ
ベルVDC2 を求めると、 VDC2 =(VCC−ΔV)CLF2 /(CLF1 +CLF2 ) となる。
を1:1とし、二つの容量CLF1 ,CLF2 の容量値比を
抵抗値比と同様に1:1とする。このようにすると、上
述の式と式において、二つの直流電圧レベルが等し
くVDC1 =VDC2 となる。従って、抵抗RLF1 を二つの
容量CLF1 ,CLF2 の接続節点N2 に接続しても抵抗R
LF1 には電流が流れない。すなわち、誤動作は起らず、
出力信号電圧eout は図1(b)に示すように、パルス
状誤動作波形のない平坦のままである。
路4中の二つの抵抗R2 ,R3 の抵抗値比が1:1でな
いときは、容量CLF1 ,容量CLF2 の容量値比を調節す
ることにより、誤動作を防止できる。すなわち、いま抵
抗R2 と抵抗R3 の抵抗値比をR2 /R3 =nR /1と
し、又、容量CLF2 と容量CLF1 の容量値比をCLF2/
CLF1 =nC /1として、式と式に代入してVDC1
=VDC2 であるとすると、 nR /(1+nR )=nC /(1+nC ) である。このことから、nR =nC 、つまり、 R2 /R3 =CLF2 /CLF1 =1/(CLF1 /CLF2 ) となる。
ける抵抗値比R2 /R3 を、低域ろ波器11における容
量値比の逆数1/(CLF1 /CLF2 )に等しくすること
で、抵抗値比が1:1でないときでも、誤動作を防止で
きる。
ろ波回路は、入力端子に接続された抵抗と接地電位点に
接続された容量とからなる基本的な低域ろ波器に対し、
容量を二つに分割し、一方の容量を直流電源電圧端子に
接続した低域ろ波器を用いる。これにより、本発明によ
れば、ろ波器の入力信号における直流電圧レベルの変動
と、出力信号における直流電圧レベルの変動とを同期さ
せることができるので、電源電圧の変動が生じた場合で
も誤動作の起らない、高安定性の低域ろ波回路を提供で
きる。
点との間に直列接続された二つの容量は、電源に対する
バイパスコンデンサとしての作用を兼ねる。従って、従
来、低域ろ波に用いられている容量の他にバイパスコン
デンサが必要であったが、本発明の低域ろ波回路ではこ
のバイパスコンデンサを省略できる。
れた後のそれぞれの容量の容量値が従来の低域ろ波器に
おける容量の容量値の1/2で、従来と同等のろ波特性
が得られる。従って本発明によれば、容量に関る製造コ
ストを低減できる。
変動があった場合の出力信号波形を示す図である。
源電圧に変動があった場合の出力信号波形を示す図であ
る。
備えた低域ろ波回路の回路図および、バッファ回路の一
例の回路図である。
Claims (5)
- 【請求項1】 ろ波すべき外部からの信号を入力するた
めの信号入力端子、ろ波した結果の信号を外部へ出力す
るための、対をなす第1及び第2の信号出力端子、外部
から接地電位を与えるための接地端子及び外部から直流
電源電圧を与えるための電源電圧端子を含む外部との接
続用端子と、 信号入力点と前記接地端子との間に抵抗器と第1の容量
とをこの順に直列接続し、前記抵抗器と第1の容量との
直列接続点と前記電源電圧端子との間に第2の容量を接
続して、前記抵抗器と前記第1の容量と前記第2の容量
の共通接続点を信号出力点とした低域ろ波器と、 前記低域ろ波器の入力側及び出力側の少くともいずれか
一方に設けられて、外部から前記低域ろ波器に入力すべ
き信号又は前記低域ろ波器から外部へ出力すべき信号に
対し、前記低域ろ波器の入力側又は出力側のインピーダ
ンス変換器及びレベル変換器として作用する単一電源構
成の差動増幅器であって、前記電源電圧端子に与えられ
た電圧を電源電圧とし、動作点が前記電源電圧端子の電
圧を抵抗分割して得た電圧により決まる差動増幅器と、 前記接地端子と前記電源電圧端子との間にこの順に直列
接続された第2及び第3の抵抗器からなり、前記電源電
圧端子の電圧を分圧して得た電圧で前記差動増幅器の動
作点を決める基準電圧発生回路とを設け、 前記電源電圧端子の電圧を前記第1の容量と前記第2の
容量とで容量分割することにより決まる、前記低域ろ波
器の信号出力点の直流電圧レベルと、前記電源電圧端子
の電圧を前記第2の抵抗器と前記第3の抵抗器とで抵抗
分割することによって決まる、前記低域ろ波器の信号入
力点の直流電圧レベルとが同一になるようにした低域ろ
波回路。 - 【請求項2】 ろ波すべき外部からの信号を入力するた
めの信号入力端子、ろ波した結果の信号を外部へ出力す
るための、対をなす第1及び第2の信号出力端子、外部
から接地電位を与えるための接地端子及び外部から直流
電源電圧を与えるための電源電圧端子を含む外部との接
続用端子と、 信号入力点と前記接地端子との間に第1の抵抗器と第1
の容量とをこの順に直列接続し、前記第1の抵抗器と第
1の容量との直列接続点と前記電源電圧端子との間に第
2の容量を接続して、前記第1の抵抗器と前記第1の容
量と前記第2の容量の共通接続点を信号出力点とした低
域ろ波器と、 前記接地端子と前記電源電圧端子との間にこの順に直列
接続された第2及び第3の抵抗器からなり、前記電源電
圧端子に与えられた電圧を抵抗分割して得た所定の一定
電圧を、前記第2の抵抗器と第3の抵抗器との直列接続
点を電圧出力点として出力する基準電圧発生回路であっ
て、前記第2の抵抗器の抵抗値対前記第3の抵抗器の抵
抗値の比を、前記第1の容量の容量値対前記第2の容量
の容量値の比の逆数に等しくした基準電圧発生回路と、前記信号入力端子と前記低域ろ波器の信号入力点との間
に設けられて、前記信号入力端子への入力信号を高イン
ピーダンスで受けて低インピーダンスに変換すると共
に、インピーダンス変換後の信号の直流電圧レベルを前
記基準電圧発生回路の出力電圧にレベル変換して前記低
域ろ波器の信号入力点へ入力するバッファ回路とを含ん
でなる 低域ろ波回路。 - 【請求項3】 ろ波すべき外部からの信号を入力するた
めの信号入力端子、ろ波した結果の信号を外部へ出力す
るための、対をなす第1及び第2の信号出力端子、外部
から接地電位を与えるための接地端子及び外部から直流
電源電圧を与えるための電源電圧端子を含む外部との接
続用端子と、 前記電源電圧端子に与えられた電圧を電源電圧とする単
一電源構成の差動増幅器と、 前記差動増幅器の信号出力点と前記接地端子との間にこ
の順に直列接続された第1の抵抗器及び第1の容量と、
前記第1の抵抗器と第1の容量との直列接続点と前記電
源電圧端子との間に接続された第2の容量とからなり、
前記第1の抵抗器と前記第1の容量と前記第2の容量の
共通接続点を信号出力点とする低域ろ波器と、 前記接地端子と前記電源電圧端子との間にこの順に直列
接続された第2及び第3の抵抗器からなり、前記電源電
圧端子の電圧を抵抗分割して得た一定電圧を、前記第2
の抵抗器及び第3の抵抗器の直列接続点を電圧出力点と
して出力する基準電圧発生回路とを少なくとも設け、 前記第2の抵抗器の抵抗値対前記第3の抵抗器の抵抗器
の抵抗値の比と前記第1の容量の容量値対前記第2の容
量の容量値の比の逆数とを同一ならしめ、 前記信号入力端子を前記差動増幅器の反転入力点に接続
し、前記低域ろ波器の信号出力点を前記第1の信号出力
端子に接続し、前記基準電圧発生回路の電圧出力点を前
記差動増幅器の正転入力点及び前記第2の信号出力端子
に接続して、 前記差動増幅器の正転入力点に前記基準電圧発生回路の
一定出力電圧を印加すると共に、外部からの入力信号を
前記差動増幅器の反転入力点と前記接地電位点との間に
入力し、外部への出力信号を前記低域ろ波器の信号出力
点と前記基準電圧発生回路の電圧出力点との間から出力
する構成の低域ろ波回路。 - 【請求項4】 請求項3記載の低域ろ波回路において、 前記低域ろ波器と前記第1の信号出力端子との間に、電
源電圧を前記電源電圧端子から供給される単一電源構成
の第2の差動増幅器を設け、 前記第2の差動増幅器の反転入力点と前記低域ろ波器の
信号出力点とを接続し、正転入力点と前記基準電圧発生
回路の電圧出力点とを接続し、信号出力点と前記第1の
信号出力端子とを接続して、 外部への出力信号を、前記第2の差動増幅器の信号出力
点と前記基準電圧発生回路の電圧出力点との間から出力
するように構成したことを特徴とする低域ろ波回路。 - 【請求項5】 請求項1乃至4のいずれかに記載の低域
ろ波回路において、 前第2の抵抗器の抵抗値対前記第3の抵抗器の抵抗値の
比と、前記第2の容量の容量値対前記第1の容量の容量
値の比が、共に、1:1であることを特徴とする低域ろ
波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07124879A JP3099679B2 (ja) | 1995-05-24 | 1995-05-24 | 低域ろ波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07124879A JP3099679B2 (ja) | 1995-05-24 | 1995-05-24 | 低域ろ波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08321744A JPH08321744A (ja) | 1996-12-03 |
JP3099679B2 true JP3099679B2 (ja) | 2000-10-16 |
Family
ID=14896360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07124879A Expired - Fee Related JP3099679B2 (ja) | 1995-05-24 | 1995-05-24 | 低域ろ波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3099679B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021117234A (ja) * | 2020-01-22 | 2021-08-10 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
-
1995
- 1995-05-24 JP JP07124879A patent/JP3099679B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08321744A (ja) | 1996-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
US7551023B2 (en) | Amplifier with low pass filter feedback | |
JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
GB2304480A (en) | Offset reduction in a differential amplifier using a transconductance feedback arrangement | |
JP2954299B2 (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
US5424675A (en) | Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances | |
JPH0474882B2 (ja) | ||
JPH06224689A (ja) | 低周波及び超低周波応用装置のためのrcフィルタ | |
EP0490295B1 (en) | Circuit for suppressing the noise produced by the switching of two voltage sources, particularly for audio preamplification stages | |
JP3099679B2 (ja) | 低域ろ波回路 | |
EP0732807A2 (en) | Controllable filter arrangement | |
US6008691A (en) | Frequency-dependent resistor | |
JPH10150328A (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
JPS6378612A (ja) | レベルシフト回路 | |
JPH04148388A (ja) | 時定数可変形の微分器 | |
JP3078858B2 (ja) | Vca回路 | |
US6542018B1 (en) | Current mode step attenuation control circuit with digital technology | |
JP2000201038A (ja) | ゲイン可変演算増幅器 | |
JP3108551B2 (ja) | フィルタ回路 | |
JP3179838B2 (ja) | ノイズ検出回路 | |
KR100186796B1 (ko) | 필터 회로 | |
JPH0241934Y2 (ja) | ||
JP3308352B2 (ja) | 可変遅延回路 | |
JPH03175714A (ja) | フィルタ回路 | |
JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |