JPH063861B2 - アクティブ・フィルタ - Google Patents
アクティブ・フィルタInfo
- Publication number
- JPH063861B2 JPH063861B2 JP2032699A JP3269990A JPH063861B2 JP H063861 B2 JPH063861 B2 JP H063861B2 JP 2032699 A JP2032699 A JP 2032699A JP 3269990 A JP3269990 A JP 3269990A JP H063861 B2 JPH063861 B2 JP H063861B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- signal
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は映像信号または音声信号周波帯域の各種フィ
ルタとして用いられるアクティブ・フィルタに関する。
ルタとして用いられるアクティブ・フィルタに関する。
（従来の技術） 小型化、軽量化が容易なフィルタとして、演算増幅器
（アンプ）と抵抗素子及び容量素子との組み合わせ回路
を伝達関数に対応させて回路を動作させるアクティブ・
フィルタが知られている。
（アンプ）と抵抗素子及び容量素子との組み合わせ回路
を伝達関数に対応させて回路を動作させるアクティブ・
フィルタが知られている。
第３図は従来のアクティブ・フィルタの構成を示す等価
回路図である。同図は特開昭６０−１１１５１５号公報
に記載されたｎ次フィルタ装置と基本的には同じ構成を
示している。
回路図である。同図は特開昭６０−１１１５１５号公報
に記載されたｎ次フィルタ装置と基本的には同じ構成を
示している。
入力端子ＩＮはアンプ31の入力端及び電流差動アンプ
（gmアンプ）32の正入力端に接続されている。アンプ31
の出力端はコンデンサＣｏを介してgmアンプ32の出力端
及び出力端子ＯＵＴに接続されている。また、このgmア
ンプ32の出力端はgmアンプ32の負入力端に接続されてい
る。
（gmアンプ）32の正入力端に接続されている。アンプ31
の出力端はコンデンサＣｏを介してgmアンプ32の出力端
及び出力端子ＯＵＴに接続されている。また、このgmア
ンプ32の出力端はgmアンプ32の負入力端に接続されてい
る。
第４図は上記等価回路の具体的な構成を示す回路図であ
り、破線で囲まれた左側の領域はアンプ31、右側の領域
はgmアンプ32を示す。
り、破線で囲まれた左側の領域はアンプ31、右側の領域
はgmアンプ32を示す。
入力端子ＩＮからの信号電圧は、gmアンプ32の正入力端
としてのＮＰＮトランジスタＱ1のベース及びアンプ31
の入力端としてのＮＰＮトランジスタＱ7のベースに供
給される。トランジスタＱ1のコレクタ・エミッタ間を
流れる電流は、抵抗Ｒ1を介してトランジスタＱ2をオン
させ、差動対を構成する一方のトランジスタＱ3をオン
にする。また、トランジスタＱ5のオン状態により、抵
抗Ｒ2を介して流れる電流によりトランジスタＱ6がオン
し、差動対を構成する他方のトランジスタＱ4がオンす
る。なお、この第４図中Ｉ1はトランジスタＱ2，Ｑ6共
通の定電流源、Ｉ2は差動対のトランジスタＱ3，Ｑ4共
通の定電流源、Ｉ3はトランジスタＱ5をバイアスする定
電流源である。
としてのＮＰＮトランジスタＱ1のベース及びアンプ31
の入力端としてのＮＰＮトランジスタＱ7のベースに供
給される。トランジスタＱ1のコレクタ・エミッタ間を
流れる電流は、抵抗Ｒ1を介してトランジスタＱ2をオン
させ、差動対を構成する一方のトランジスタＱ3をオン
にする。また、トランジスタＱ5のオン状態により、抵
抗Ｒ2を介して流れる電流によりトランジスタＱ6がオン
し、差動対を構成する他方のトランジスタＱ4がオンす
る。なお、この第４図中Ｉ1はトランジスタＱ2，Ｑ6共
通の定電流源、Ｉ2は差動対のトランジスタＱ3，Ｑ4共
通の定電流源、Ｉ3はトランジスタＱ5をバイアスする定
電流源である。
上記両トランジスタＱ3、Ｑ4のコレクタ電流の電流差に
よって、トランジスタＱ4のコレクタに接続されている
コンデンサＣｏで電荷が充放電される。上記トランジス
タＱ4のコレクタより出力信号が出力端子ＯＵＴに得ら
れると共にこのgmアンプ32の負入力端に帰還される。
よって、トランジスタＱ4のコレクタに接続されている
コンデンサＣｏで電荷が充放電される。上記トランジス
タＱ4のコレクタより出力信号が出力端子ＯＵＴに得ら
れると共にこのgmアンプ32の負入力端に帰還される。
一方、アンプ31は、オンしたトランジスタＱ7のエミッ
タ電流により、抵抗Ｒ3を介して差動対を構成する他方
のトランジスタＱ8の電流量を抑える。これにより、抵
抗Ｒ4でバイアスされるトランジスタＱ9の動作を制御す
る。トランジスタＱ9のエミッタ電位の変化によって、
コンデンサＣｏに蓄積される電荷量が変化する。なお、
この第３図中Ｉ4，Ｉ5はそれぞれ差動対のトランジスタ
Ｑ7，Ｑ8の定電流源、Ｉ6はトランジスタＱ9の定電流
源、また、ＶｏはトランジスタＱ8のベースに印加され
る基準電圧である。これにより、トランジスタＱ9のエ
ミッタに接続されているコンデンサＣｏには上記入力端
子ＩＮからの信号電圧の任意のレベルが印加される。
タ電流により、抵抗Ｒ3を介して差動対を構成する他方
のトランジスタＱ8の電流量を抑える。これにより、抵
抗Ｒ4でバイアスされるトランジスタＱ9の動作を制御す
る。トランジスタＱ9のエミッタ電位の変化によって、
コンデンサＣｏに蓄積される電荷量が変化する。なお、
この第３図中Ｉ4，Ｉ5はそれぞれ差動対のトランジスタ
Ｑ7，Ｑ8の定電流源、Ｉ6はトランジスタＱ9の定電流
源、また、ＶｏはトランジスタＱ8のベースに印加され
る基準電圧である。これにより、トランジスタＱ9のエ
ミッタに接続されているコンデンサＣｏには上記入力端
子ＩＮからの信号電圧の任意のレベルが印加される。
すなわち、入力端子ＩＮからの信号電圧は、gmアンプ32
により電流に変換され、これがgmアンプ32の出力を介し
てコンデンサＣｏに蓄積された電荷を放電させる。これ
に伴い、コンデンサＣｏはアンプ31の出力によって、入
力端子ＩＮから信号電圧の任意のレベルが印加される。
これにより、出力端ＯＵＴには、上記電流に変換された
信号に任意のレベルが加算された信号が出力される。
により電流に変換され、これがgmアンプ32の出力を介し
てコンデンサＣｏに蓄積された電荷を放電させる。これ
に伴い、コンデンサＣｏはアンプ31の出力によって、入
力端子ＩＮから信号電圧の任意のレベルが印加される。
これにより、出力端ＯＵＴには、上記電流に変換された
信号に任意のレベルが加算された信号が出力される。
ところで、上記gmアンプ32により電流に変換された信号
は、実際にはコンデンサＣｏだけでなく、トランジスタ
Ｑ9のエミッタ抵抗ｒ9を直列に接続している回路を持つ
アンプ31の出力端に影響を与える。このため、出力端Ｏ
ＵＴからの出力の理論値にずれが生じる。また、コンデ
ンサＣｏを上記入力端子ＩＮからの信号電圧の任意のレ
ベルで印加して、上記電流に変換された信号に加算する
場合も、トランジスタＱ9におけるエミッタ抵抗ｒ9及び
トランジスタＱ4のコレクタインピーダンスＲｏが不安
定になるという欠点がある。
は、実際にはコンデンサＣｏだけでなく、トランジスタ
Ｑ9のエミッタ抵抗ｒ9を直列に接続している回路を持つ
アンプ31の出力端に影響を与える。このため、出力端Ｏ
ＵＴからの出力の理論値にずれが生じる。また、コンデ
ンサＣｏを上記入力端子ＩＮからの信号電圧の任意のレ
ベルで印加して、上記電流に変換された信号に加算する
場合も、トランジスタＱ9におけるエミッタ抵抗ｒ9及び
トランジスタＱ4のコレクタインピーダンスＲｏが不安
定になるという欠点がある。
以下、このような欠点を説明するために、上記第４図の
構成の回路の伝達関数を次式に示す。なお、各トランジ
スタＱｎにおけるエミッタ抵抗はｒｎで示し、トランジ
スタＱ4のコレクタインピーダンスはＲｏで示す。そし
て、gmアンプのgm（コンダクタンス）をgmｏとし、入力
をＸ、出力をＹとした場合、 上記(1)式は、 となり、 とすれば、上記(2)式は、 となり、伝達関数Y/Xは、 上記（４）式に示されるように理論値と一致するのはａ
＝０，ｂ＝１のときのみであり、これは、上記第３図中
のトランジスタＱ9におけるエミッタ抵抗ｒ9を無視し、
トランジスタＱ4のコレクタインピーダンスＲｏを無限
大とした場合に成り立つものである。
構成の回路の伝達関数を次式に示す。なお、各トランジ
スタＱｎにおけるエミッタ抵抗はｒｎで示し、トランジ
スタＱ4のコレクタインピーダンスはＲｏで示す。そし
て、gmアンプのgm（コンダクタンス）をgmｏとし、入力
をＸ、出力をＹとした場合、 上記(1)式は、 となり、 とすれば、上記(2)式は、 となり、伝達関数Y/Xは、 上記（４）式に示されるように理論値と一致するのはａ
＝０，ｂ＝１のときのみであり、これは、上記第３図中
のトランジスタＱ9におけるエミッタ抵抗ｒ9を無視し、
トランジスタＱ4のコレクタインピーダンスＲｏを無限
大とした場合に成り立つものである。
（発明が解決しようとする課題） このように、従来のアクティブ・フィルタでは、信号電
圧を信号電流に変換し、この信号電流をコンデンサの一
端に供給すると共に、コンデンサの他端に上記信号電圧
を任意のレベルで印加して上記信号電流に加算するよう
にしている。このため、コンデンサを介して、互いに接
続されている回路が干渉しあい、出力の理論値にずれが
生じるという欠点がある。
圧を信号電流に変換し、この信号電流をコンデンサの一
端に供給すると共に、コンデンサの他端に上記信号電圧
を任意のレベルで印加して上記信号電流に加算するよう
にしている。このため、コンデンサを介して、互いに接
続されている回路が干渉しあい、出力の理論値にずれが
生じるという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、より理論値の出力が得られるような
アクティブ・フィルタを提供することにある。
あり、その目的は、より理論値の出力が得られるような
アクティブ・フィルタを提供することにある。
［発明の構成］ （課題を解決するための手段） この発明のアクティブ・フィルタは、第１の入力端子に
入力信号が供給され、第２の入力端子に出力信号が帰還
される電流差動アンプと、前記電流差動アンプの第１の
出力端子と第１の電源との間に挿入され、この電流差動
アンプの電流差に応じて電荷が蓄積される容量素子と、
前記入力信号の任意のレベルと上記電流差動アンプの出
力端子からの信号とをそれぞれ抵抗素子で分圧し前記出
力信号に加算する信号加算手段とから構成される。
入力信号が供給され、第２の入力端子に出力信号が帰還
される電流差動アンプと、前記電流差動アンプの第１の
出力端子と第１の電源との間に挿入され、この電流差動
アンプの電流差に応じて電荷が蓄積される容量素子と、
前記入力信号の任意のレベルと上記電流差動アンプの出
力端子からの信号とをそれぞれ抵抗素子で分圧し前記出
力信号に加算する信号加算手段とから構成される。
（作用） この発明では、電流差動アンプにより電流に変換された
信号と入力信号の任意のレベルとは、それぞれ分割抵抗
の比に応じてフィルタの出力信号として加算される。コ
ンデンサは上記電流差動アンプの電流差に応じて電荷が
蓄積され、常に一方端が接地されるようになっており、
上記出力信号の値や帰還信号の出力ノードとは直接に接
続されない。
信号と入力信号の任意のレベルとは、それぞれ分割抵抗
の比に応じてフィルタの出力信号として加算される。コ
ンデンサは上記電流差動アンプの電流差に応じて電荷が
蓄積され、常に一方端が接地されるようになっており、
上記出力信号の値や帰還信号の出力ノードとは直接に接
続されない。
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。
る。
第１図はこの発明のアクティブ・フィルタの一実施例に
よる構成を示す等価回路図であり、ＨＰＦ（ハイパスフ
ィルタ）またはリグ型ハイパスフィルタを示すものであ
る。
よる構成を示す等価回路図であり、ＨＰＦ（ハイパスフ
ィルタ）またはリグ型ハイパスフィルタを示すものであ
る。
この等価回路は、電流差動アンプ（gmアンプ）11及び加
算回路12を構成するバッファ回路13〜15からなる。
算回路12を構成するバッファ回路13〜15からなる。
入力端子ＩＮは、gmアンプ11の正入力端及びバッファ回
路13の入力端に接続されている。gmアンプ11の出力端は
コンデンサＣｏを介して接地電圧Ｖssに接続されると共
にバッファ回路14の入力端に接続されている。上記バッ
ファ回路13の出力端は抵抗Ｒ5を介して、バッファ回路1
4の出力端は抵抗Ｒ6を介してバッファ回路15の入力端に
接続されている。このバッファ回路15の出力端は出力端
子ＯＵＴに接続されると共に上記gmアンプ11の負入力端
に接続されている。
路13の入力端に接続されている。gmアンプ11の出力端は
コンデンサＣｏを介して接地電圧Ｖssに接続されると共
にバッファ回路14の入力端に接続されている。上記バッ
ファ回路13の出力端は抵抗Ｒ5を介して、バッファ回路1
4の出力端は抵抗Ｒ6を介してバッファ回路15の入力端に
接続されている。このバッファ回路15の出力端は出力端
子ＯＵＴに接続されると共に上記gmアンプ11の負入力端
に接続されている。
第２図は上記等価回路の具体的な構成を示す回路図であ
り、破線で囲まれた左側の領域はgmアンプ11、右側の領
域は加算回路12を示す。
り、破線で囲まれた左側の領域はgmアンプ11、右側の領
域は加算回路12を示す。
gmアンプ11において、ＮＰＮトランジスタＱ1のベース
は、入力端子ＩＮに接続される正入力端、ＮＰＮトラン
ジスタＱ5のベースは出力端子ＯＵＴに接続される負入
力端となっており、これら両トランジスタＱ1，Ｑ5のコ
レクタは電源電圧Ｖccに接続されている。上記トランジ
スタＱ1のエミッタは抵抗Ｒ1を介してＮＰＮトランジス
タＱ2のベース及びコレクタに、さらにＮＰＮトランジ
スタＱ3のベースに接続されている。上記トランジスタ
Ｑ5のエミッタは抵抗Ｒ2を介してＮＰＮトランジスタＱ
6のベース及びコレクタに、さらにＮＰＮトランジスタ
Ｑ4のベースに接続されている。
は、入力端子ＩＮに接続される正入力端、ＮＰＮトラン
ジスタＱ5のベースは出力端子ＯＵＴに接続される負入
力端となっており、これら両トランジスタＱ1，Ｑ5のコ
レクタは電源電圧Ｖccに接続されている。上記トランジ
スタＱ1のエミッタは抵抗Ｒ1を介してＮＰＮトランジス
タＱ2のベース及びコレクタに、さらにＮＰＮトランジ
スタＱ3のベースに接続されている。上記トランジスタ
Ｑ5のエミッタは抵抗Ｒ2を介してＮＰＮトランジスタＱ
6のベース及びコレクタに、さらにＮＰＮトランジスタ
Ｑ4のベースに接続されている。
上記トランジスタＱ3のコレクタは電源電圧Ｖccに接続
されている。上記トランジスタＱ4のコレクタは定電流
源Ｉ3を介して電源電圧Ｖccに接続されている。これら
トランジスタＱ3，Ｑ4の両コレクタ間にはコンデンサＣ
ｏが挿入されている。
されている。上記トランジスタＱ4のコレクタは定電流
源Ｉ3を介して電源電圧Ｖccに接続されている。これら
トランジスタＱ3，Ｑ4の両コレクタ間にはコンデンサＣ
ｏが挿入されている。
上記トランジスタＱ2，Ｑ6の両エミッタは定電流源Ｉ1
を介して接地電圧Ｖssに接続されている。上記トランジ
スタＱ3，Ｑ4の両エミッタは定電流源Ｉ2を介して接地
電圧Ｖssに接続されている。
を介して接地電圧Ｖssに接続されている。上記トランジ
スタＱ3，Ｑ4の両エミッタは定電流源Ｉ2を介して接地
電圧Ｖssに接続されている。
加算回路12において、ＮＰＮトランジスタＱ10のベース
はバッファ回路13の入力端であり、入力端子ＩＮに接続
されている。このトランジスタＱ10のコレクタは電源電
圧Ｖccに接続され、エミッタは定電流源Ｉ7を介して接
地電圧Ｖssに接続されている。
はバッファ回路13の入力端であり、入力端子ＩＮに接続
されている。このトランジスタＱ10のコレクタは電源電
圧Ｖccに接続され、エミッタは定電流源Ｉ7を介して接
地電圧Ｖssに接続されている。
ＮＰＮトランジスタＱ11のベースはバッファ回路14の入
力端であり、上記gmアンプの出力端であるトランジスタ
Ｑ4のコレクタに接続されている。このトランジスタＱ
11のコレクタは電源電圧Ｖccに接続され、エミッタは定
電流源Ｉ8を介して接地電圧Ｖssに接続されている。
力端であり、上記gmアンプの出力端であるトランジスタ
Ｑ4のコレクタに接続されている。このトランジスタＱ
11のコレクタは電源電圧Ｖccに接続され、エミッタは定
電流源Ｉ8を介して接地電圧Ｖssに接続されている。
ＰＮＰトランジスタＱ12のベースはバッファ回路15の入
力端であり、上記トランジスタＱ10のエミッタに抵抗Ｒ
5を介して接続され、さらに上記トランジスタＱ11のエ
ミッタに抵抗Ｒ6を介して接続されている。このトラン
ジスタＱ12のエミッタは、上記gmアンプ11の負入力端で
あるトランジスタＱ5のベース及び出力端子ＯＵＴに接
続されると共に定電流源Ｉ9を介して電源電圧Ｖccに接
続されており、コレクタは接地電圧Ｖssに接続されてい
る。
力端であり、上記トランジスタＱ10のエミッタに抵抗Ｒ
5を介して接続され、さらに上記トランジスタＱ11のエ
ミッタに抵抗Ｒ6を介して接続されている。このトラン
ジスタＱ12のエミッタは、上記gmアンプ11の負入力端で
あるトランジスタＱ5のベース及び出力端子ＯＵＴに接
続されると共に定電流源Ｉ9を介して電源電圧Ｖccに接
続されており、コレクタは接地電圧Ｖssに接続されてい
る。
上記構成の回路について動作を説明する。
gmアンプ11内のトランジスタＱ5のベースには、バッフ
ァ15から帰還されてくる電流が供給される。トランジス
タＱ5のコレクタ・エミッタ間を流れる電流は、抵抗Ｒ2
を介してトランジスタＱ6をオンさせ、差動対を構成す
る一方のトランジスタＱ4をオンにする。
ァ15から帰還されてくる電流が供給される。トランジス
タＱ5のコレクタ・エミッタ間を流れる電流は、抵抗Ｒ2
を介してトランジスタＱ6をオンさせ、差動対を構成す
る一方のトランジスタＱ4をオンにする。
入力端子ＩＮからの信号電圧はトランジスタＱ1のベー
ス及びトランジスタＱ10のベースに供給される。トラン
ジスタＱ1のコレクタ・エミッタ間を流れる電流は、抵
抗Ｒ1を介してトランジスタＱ2をオンさせ、差動対を構
成する一方のトランジスタＱ3をオンする。
ス及びトランジスタＱ10のベースに供給される。トラン
ジスタＱ1のコレクタ・エミッタ間を流れる電流は、抵
抗Ｒ1を介してトランジスタＱ2をオンさせ、差動対を構
成する一方のトランジスタＱ3をオンする。
上記トランジスタＱ3とＱ4のコレクタ電流の差に応じ
て、コンデンサＣｏに電荷が蓄積される。
て、コンデンサＣｏに電荷が蓄積される。
一方、入力端子ＩＮからの信号電圧によってオンしたト
ランジスタＱ10と、上記gmアンプの出力でオンしたトラ
ンジスタＱ11は、それぞれのエミッタ電流により、各抵
抗Ｒ5、抵抗Ｒ6で分圧してバッファ25内のトランジスタ
Ｑ12をオンさせる。
ランジスタＱ10と、上記gmアンプの出力でオンしたトラ
ンジスタＱ11は、それぞれのエミッタ電流により、各抵
抗Ｒ5、抵抗Ｒ6で分圧してバッファ25内のトランジスタ
Ｑ12をオンさせる。
すなわち、上記gmアンプ11により電流に変換された信号
と入力端子ＩＮからの信号電圧の任意のレベルとは、そ
れぞれ抵抗Ｒ6とＲ5の分割抵抗の比に応じて加算され
る。これにより、出力端ＯＵＴには、上記電流に変換さ
れた信号に任意のレベルが加算された信号が出力され
る。
と入力端子ＩＮからの信号電圧の任意のレベルとは、そ
れぞれ抵抗Ｒ6とＲ5の分割抵抗の比に応じて加算され
る。これにより、出力端ＯＵＴには、上記電流に変換さ
れた信号に任意のレベルが加算された信号が出力され
る。
上記実施例によれば、コンデンサＣｏは常に一方端が接
地されるようになっているので、従来のように出力端Ｏ
ＵＴの理論値に影響することはない。従って、gmアンプ
11への帰還入力である負入力端にも、コンデンサＣｏの
影響はなく、上記出力端ＯＵＴの信号が帰還される。
地されるようになっているので、従来のように出力端Ｏ
ＵＴの理論値に影響することはない。従って、gmアンプ
11への帰還入力である負入力端にも、コンデンサＣｏの
影響はなく、上記出力端ＯＵＴの信号が帰還される。
以下、この実施例の構成の回路の伝達関数を次式に示
す。なお、各トランジスタＱｎにおける負荷抵抗はｒｎ
で示す。そして、gmアンプ11のgm（コンダクタンス）を
gmｏとし、入力をＸ、出力をＹとした場合、 となり、 とすれば、上記(5)式は、 となり、伝達関数Y/Xは、 となる。そこで １＋m1＝m,n1(1＋m1)＝ｎ とすれば、上記(7)式は、 上記（７）式に示されるように式の上では出力が理論値
と一致するアクティブ・フィルタが実現される。
す。なお、各トランジスタＱｎにおける負荷抵抗はｒｎ
で示す。そして、gmアンプ11のgm（コンダクタンス）を
gmｏとし、入力をＸ、出力をＹとした場合、 となり、 とすれば、上記(5)式は、 となり、伝達関数Y/Xは、 となる。そこで １＋m1＝m,n1(1＋m1)＝ｎ とすれば、上記(7)式は、 上記（７）式に示されるように式の上では出力が理論値
と一致するアクティブ・フィルタが実現される。
なお、上記実施例回路のgmアンプやバッファ等は種々の
変形が考えられるので、特に限定されるものではない。
変形が考えられるので、特に限定されるものではない。
以上説明したようにこの発明によれば、コンデンサを加
算回路と独立させたので、理論値に近似するのではな
く、理論値とほぼ一致する出力が得られるアクティブ・
フィルタを提供することができる。
算回路と独立させたので、理論値に近似するのではな
く、理論値とほぼ一致する出力が得られるアクティブ・
フィルタを提供することができる。
第１図はこの発明の一実施例による構成の等価回路図、
第２図は第１図の具体的な構成を示す回路図、第３図は
従来のアクティブ・フィルタの構成を示す等価回路図、
第４図は第３図の回路の具体的な構成を示す回路図であ
る。 Ｃｏ…コンデンサ、Ｉ1〜Ｉ9…定電流源、Ｑ1〜Ｑ11…
ＮＰＮトランジスタ、Ｑ12…ＰＮＰトランジスタ、Ｒ1
〜Ｒ6…抵抗。
第２図は第１図の具体的な構成を示す回路図、第３図は
従来のアクティブ・フィルタの構成を示す等価回路図、
第４図は第３図の回路の具体的な構成を示す回路図であ
る。 Ｃｏ…コンデンサ、Ｉ1〜Ｉ9…定電流源、Ｑ1〜Ｑ11…
ＮＰＮトランジスタ、Ｑ12…ＰＮＰトランジスタ、Ｒ1
〜Ｒ6…抵抗。
Claims (1)
- 【請求項１】第１の入力端子に入力信号が供給され、第
２の入力端子に出力信号が帰還される電流差動アンプ
と、 前記電流差動アンプの第１の出力端子と第１の電源との
間に挿入され、この電流差動アンプの電流差に応じて電
荷が蓄積される容量素子と、 前記入力信号の任意のレベルと上記電流差動アンプの出
力端子からの信号とをそれぞれ抵抗素子で分圧し前記出
力信号に加算する信号加算手段とを具備したことを特徴
とするアクティブ・フィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032699A JPH063861B2 (ja) | 1990-02-14 | 1990-02-14 | アクティブ・フィルタ |
| US07/655,547 US5124592A (en) | 1990-02-14 | 1991-02-13 | Active filter |
| KR1019910002454A KR950010479B1 (ko) | 1990-02-14 | 1991-02-13 | 액티브필터 |
| DE69123611T DE69123611T2 (de) | 1990-02-14 | 1991-02-14 | Aktiver Filter |
| EP91102092A EP0442492B1 (en) | 1990-02-14 | 1991-02-14 | Active filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032699A JPH063861B2 (ja) | 1990-02-14 | 1990-02-14 | アクティブ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03259611A JPH03259611A (ja) | 1991-11-19 |
| JPH063861B2 true JPH063861B2 (ja) | 1994-01-12 |
Family
ID=12366102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032699A Expired - Lifetime JPH063861B2 (ja) | 1990-02-14 | 1990-02-14 | アクティブ・フィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5124592A (ja) |
| EP (1) | EP0442492B1 (ja) |
| JP (1) | JPH063861B2 (ja) |
| KR (1) | KR950010479B1 (ja) |
| DE (1) | DE69123611T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2714269B2 (ja) * | 1991-04-30 | 1998-02-16 | 三洋電機株式会社 | 等価インダクタンス回路 |
| JP2840490B2 (ja) * | 1991-11-29 | 1998-12-24 | 三菱電機株式会社 | アクティブフィルタ回路 |
| US5397927A (en) * | 1992-08-25 | 1995-03-14 | Helionetics, Inc. | Active filter for reducing non-fundamental currents and voltages |
| US5614770A (en) * | 1994-06-06 | 1997-03-25 | Helionetics, Inc. | Structure and method for performing active injection mode filtering on an AC power system |
| JPH0936702A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Motorola Ltd | アクティブロ−パスフィルタ |
| US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
| US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
| US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160150A (en) * | 1978-06-09 | 1979-12-18 | Nippon Gakki Seizo Kk | Frequency selecting circuit |
| JPS60111515A (ja) * | 1983-11-21 | 1985-06-18 | Sony Corp | ｎ次フイルタ装置 |
| JPH0648771B2 (ja) * | 1985-03-26 | 1994-06-22 | ソニー株式会社 | イコライザ回路 |
| JPS6294003A (ja) * | 1985-10-21 | 1987-04-30 | Hitachi Ltd | 複合形の広帯域バツフア増巾器 |
| JPH0828644B2 (ja) * | 1986-12-26 | 1996-03-21 | 株式会社東芝 | アクテイブ型位相等化器 |
| JP2542634B2 (ja) * | 1987-09-08 | 1996-10-09 | 株式会社東芝 | アクティブフィルタ型信号調整回路 |
| FR2622752B1 (fr) * | 1987-10-30 | 1990-02-23 | Labo Electronique Physique | Circuit formant un filtre actif r.c. pour application coupe-bande |
-
1990
- 1990-02-14 JP JP2032699A patent/JPH063861B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-13 KR KR1019910002454A patent/KR950010479B1/ko not_active IP Right Cessation
- 1991-02-13 US US07/655,547 patent/US5124592A/en not_active Expired - Fee Related
- 1991-02-14 EP EP91102092A patent/EP0442492B1/en not_active Expired - Lifetime
- 1991-02-14 DE DE69123611T patent/DE69123611T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5124592A (en) | 1992-06-23 |
| JPH03259611A (ja) | 1991-11-19 |
| KR950010479B1 (ko) | 1995-09-18 |
| KR910016139A (ko) | 1991-09-30 |
| EP0442492A3 (en) | 1991-12-27 |
| DE69123611T2 (de) | 1997-05-15 |
| DE69123611D1 (de) | 1997-01-30 |
| EP0442492B1 (en) | 1996-12-18 |
| EP0442492A2 (en) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063861B2 (ja) | アクティブ・フィルタ | |
| JP2585249B2 (ja) | 音声増幅器のシヨツク音防止回路 | |
| JPH0818394A (ja) | 電流センサ回路およびその作動方法 | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| EP0196883A2 (en) | Active filter circuits | |
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JP2957796B2 (ja) | 移相回路 | |
| JP3161233B2 (ja) | フィルタ回路 | |
| JPH0312487B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPH0148697B2 (ja) | ||
| JPS6033616Y2 (ja) | 増幅装置 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPS6043684B2 (ja) | リミツタ回路 | |
| JPS6062708A (ja) | バイアス回路 | |
| JPH05315888A (ja) | 移相回路 | |
| JPH0654855B2 (ja) | 交流増幅回路 | |
| JPH0243387B2 (ja) | ||
| JPH06152274A (ja) | 増幅回路 | |
| JPS58187014A (ja) | アクテイブフイルタ回路 | |
| JPH0585083B2 (ja) | ||
| JPH04212514A (ja) | 集積回路化可変抵抗器 | |
| JPH0454404B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 17 |