JPS585594B2 - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPS585594B2 JPS585594B2 JP52032738A JP3273877A JPS585594B2 JP S585594 B2 JPS585594 B2 JP S585594B2 JP 52032738 A JP52032738 A JP 52032738A JP 3273877 A JP3273877 A JP 3273877A JP S585594 B2 JPS585594 B2 JP S585594B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- feedback
- signal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of ac into dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、ゲイン補償用帰還回路を備えた整流回路に関
する。
する。
第１図は従来より知られている整流回路の一例を示す回
路図である。
路図である。
図において交流入力信号Ｅｉｎは抵抗器１を介して演算
増幅器４０反転入力端子に導入されている。
増幅器４０反転入力端子に導入されている。
また前記演算増幅器４の出力端子と反転入力端子との間
には二つの並列帰還回路が接続されている。
には二つの並列帰還回路が接続されている。
即ち第１の帰還回路は抵抗器２とダイオード２１の直列
接続より成り、第２の帰還回路は抵抗器３とダイオード
３１の直列接続より成る。
接続より成り、第２の帰還回路は抵抗器３とダイオード
３１の直列接続より成る。
但し前記ダイオード２１及び３１の接続方向は相互に逆
となっている。
となっている。
そして前記抵抗器２と前記ダイオード２１との共通接続
点から出力信号Ｅ ｏｕｔが得られる。
点から出力信号Ｅ ｏｕｔが得られる。
いま前記抵抗器１，２の抵抗値をそれぞれＲ１（オーム
），Ｒ２（オーム）とすると出力信号Ｅｏｕｔのピーク
値は、入力信号Ｅｉｎのピーク値の（Ｒ２／Ｒｌ）倍と
なる。
），Ｒ２（オーム）とすると出力信号Ｅｏｕｔのピーク
値は、入力信号Ｅｉｎのピーク値の（Ｒ２／Ｒｌ）倍と
なる。
かくして、増幅を伴った半波整流が可能となる。
上記構成による整流回路は、ダイオードの不感帯に起因
する非直線性を減少させることができる。
する非直線性を減少させることができる。
しかし帰還回路における位相シフトが１８０°のとき、
本回路のループ・ゲインは「１」以下の大きさである必
要がある（不安定な帰還現象を除去するだめ）。
本回路のループ・ゲインは「１」以下の大きさである必
要がある（不安定な帰還現象を除去するだめ）。
上記の欠点を補うため、一つの増幅器の入出力間に補償
用コンデンサを挿入して位相補償を行う方法がある。
用コンデンサを挿入して位相補償を行う方法がある。
前記方法によると高周波帯域においてループ・ゲインを
減少させることはできるが、逆に出力信号の最大スルー
・レートを減少させてしまうという欠点がある。
減少させることはできるが、逆に出力信号の最大スルー
・レートを減少させてしまうという欠点がある。
以上述べた如く、従来の技術による整流回路は次の２点
につき改善を要する。
につき改善を要する。
即ち第１の点は帰還による安定性を得るために回路のゲ
インを減少させなければならず、その結果として小信号
入力に対する正確な整流（又は検波）に悪影響を及ぼす
ことになる。
インを減少させなければならず、その結果として小信号
入力に対する正確な整流（又は検波）に悪影響を及ぼす
ことになる。
第２の点は、出力信号のスルー・レートを減少させるこ
とにより高レベル信号又は高周波信号の正確な整流に悪
影響を与えることである。
とにより高レベル信号又は高周波信号の正確な整流に悪
影響を与えることである。
依って本発明の目的は小信号入力に対しても十分なゲイ
ンを有し、且つ出力信号のスルー・レートを増加させ、
更に不安定な帰還を除去せしめた整流回路を提供せんと
するものである。
ンを有し、且つ出力信号のスルー・レートを増加させ、
更に不安定な帰還を除去せしめた整流回路を提供せんと
するものである。
本発明の一実施例になる整流回路は、第１図に示した整
流回路の改良に係るものであり、補償用帰還回路が新た
に設けられている。
流回路の改良に係るものであり、補償用帰還回路が新た
に設けられている。
以下図面を用いて本発明を詳説する。
第２図は本発明の一実施例による整流回路を示すブロッ
ク図である。
ク図である。
図において入力信号ｅｉは抵抗器７６に導入される。
前記抵抗器７６は第１増幅器２２０反転入力端子に接続
される。
される。
また前記反転入力端子には帰還回路７４が接続されてい
るため、前記反転入力端子は仮想接地点となる。
るため、前記反転入力端子は仮想接地点となる。
前記第１増幅器２２の出力端子は加算点２０を介して第
２増幅器２４０入力端子に接続される。
２増幅器２４０入力端子に接続される。
前記第２増幅器２４の出力端子は第１帰還回路（ダイオ
ード１６とコンデンサ１２との直列接続より成る）又は
第２帰還回路（ダイオード１８とコンデンサ１４との直
列接続より成る）を介して前記加算点２０へ接続される
。
ード１６とコンデンサ１２との直列接続より成る）又は
第２帰還回路（ダイオード１８とコンデンサ１４との直
列接続より成る）を介して前記加算点２０へ接続される
。
従って前記第２増幅器２４へ導入される信号は、前記第
１増幅器２２の出力信号と前記第１又は第２帰還回路の
出力信号とを加え合わせた信号である。
１増幅器２２の出力信号と前記第１又は第２帰還回路の
出力信号とを加え合わせた信号である。
ここで前記第２増幅器２４に接続されている前記ダイオ
ード１６及び１８は、その接続方向が相互に逆となって
いることに注意する必要がある。
ード１６及び１８は、その接続方向が相互に逆となって
いることに注意する必要がある。
前記ダイオード１６とコンデンサ１２との共通接続点２
６は抵抗器８を介して前記第１増幅器２２０入力端子に
接続されている。
６は抵抗器８を介して前記第１増幅器２２０入力端子に
接続されている。
即ち一つの帰還回路７４を形成する。同様に前記ダイオ
ード１８とコンデンサ１４との共通接続点２８は抵抗器
１０を介して前記第１増幅器２２０入力端子に接続され
、もう一つの帰還回路７４を形成する。
ード１８とコンデンサ１４との共通接続点２８は抵抗器
１０を介して前記第１増幅器２２０入力端子に接続され
、もう一つの帰還回路７４を形成する。
そして前記共通接続点２８及び２６からはそれぞれ半波
整流された出力信号ｅ（）及びｅｏ′が送り出される。
整流された出力信号ｅ（）及びｅｏ′が送り出される。
ダイオード１６の端子間電圧が順方向立ち上り電圧（通
常０．４ボルト）以上に達すると、上述した第１帰還回
路（ダイオード１６→コンデンサ１２→加算点２０）が
付勢される。
常０．４ボルト）以上に達すると、上述した第１帰還回
路（ダイオード１６→コンデンサ１２→加算点２０）が
付勢される。
またダイオード１８の端子間電圧が順方向立ち上り電圧
（通常０．４ボルト）以上に達すると、第２帰還回路（
ダイオード１８→コンデンサ１４→加算点２０）が付勢
される。
（通常０．４ボルト）以上に達すると、第２帰還回路（
ダイオード１８→コンデンサ１４→加算点２０）が付勢
される。
従ってダイオード１６．１８が共にＯＦＦされている場
合、第２増幅器には何の帰還信号も送られない。
合、第２増幅器には何の帰還信号も送られない。
換言すると前記ダイオード１６．１８が共にＯＦＦする
と前記第１、第２帰還回路は事実上オープン状態となり
、前記第２増幅器２４の出力信号は減衰を受けないこと
となる。
と前記第１、第２帰還回路は事実上オープン状態となり
、前記第２増幅器２４の出力信号は減衰を受けないこと
となる。
ここで半波整流された出力信号ｅ０，ｅ０′は１８０°
の位相差を有すると共に、互いに逆極性となっている。
の位相差を有すると共に、互いに逆極性となっている。
なお高周波帯域において、コンデンサ１２，１４が第２
増幅器２４のループ・ゲインを減少させる役目を果たし
ていることは明らかである。
増幅器２４のループ・ゲインを減少させる役目を果たし
ていることは明らかである。
従って前記コンデンサ１２，１４の容量値は、回路全体
（帰還回路７４も含む）が不安定な帰還現象を呈するこ
とのないよう決定されなければならない。
（帰還回路７４も含む）が不安定な帰還現象を呈するこ
とのないよう決定されなければならない。
第３図は、本発明に係る他の実施例を示すブロック図で
ある。
ある。
本図は第２−と異なり、相補的エミツタ・フオロア回路
が用いられている。
が用いられている。
これを以下に説明する。
まず入力信号ｅｉは抵抗器３０に導入される。
前記抵抗器３０は第１増幅器３２の入力端子に接続され
る。
る。
なお前記入力端子は、第２図において述べたと同様、仮
想接地点となっている（帰還回路４４により）。
想接地点となっている（帰還回路４４により）。
前記第１増幅器３２の出力端子は加算点３４を介して第
２増幅器３６の入力端子に接続される。
２増幅器３６の入力端子に接続される。
前記増幅器３６の出力端子は相補的エミッタ・フォロア
回路４２のベース入力端子に接続される。
回路４２のベース入力端子に接続される。
前記エミツタ・フオロア回路４２の出力端子は抵抗器３
８を介して第１増幅器３２０入力端子に接続されて一つ
の帰還回路４４を形成する。
８を介して第１増幅器３２０入力端子に接続されて一つ
の帰還回路４４を形成する。
同様に前記エミツタ・フオロアの出力端子はコンデンサ
４０を介して加算点３４に接続され、もう一つの帰還回
路４６を形成する。
４０を介して加算点３４に接続され、もう一つの帰還回
路４６を形成する。
即ち前記第２増幅器３６へ導入される信号は、前記第１
増幅器３２の出力信号と前記コンデンサ４０から送り出
された信号とを加え合わせた信号である。
増幅器３２の出力信号と前記コンデンサ４０から送り出
された信号とを加え合わせた信号である。
そして前記エミツタ・フオロア回路４２の出力端子から
は、半波整流された出力信号ｅｏが送り出される。
は、半波整流された出力信号ｅｏが送り出される。
エミツタ・フオロア回路４２において、ベース・エミツ
タ間の電圧が立ち上り電圧（通常±０．４ボルト）に達
すると、コンデンサ４０を通して帰還信号が加算点３４
へ送り出される。
タ間の電圧が立ち上り電圧（通常±０．４ボルト）に達
すると、コンデンサ４０を通して帰還信号が加算点３４
へ送り出される。
従って前記エミツタ・フオロア回路４２のトランジスタ
が共にＯＦＦされている場合、前記加算点３４には何の
帰還信号も送られない。
が共にＯＦＦされている場合、前記加算点３４には何の
帰還信号も送られない。
換言すると、前記トランジスタが共にＯＦＦすると帰還
回路４６は事実上オープン状態となり、前記第２増幅器
３６は帰還による減衰を受けないこととなる。
回路４６は事実上オープン状態となり、前記第２増幅器
３６は帰還による減衰を受けないこととなる。
なお高周波帯域において、前記コンデンサ４０がループ
・ゲインを減少させる役目を果たしていることは明らか
である。
・ゲインを減少させる役目を果たしていることは明らか
である。
従って前記コンデンサ４０の容量値は、回路全体（帰還
回路４４も含む）が不安定な帰還現象を呈することのな
いよう決定されなければならない。
回路４４も含む）が不安定な帰還現象を呈することのな
いよう決定されなければならない。
第４図は、第２図に示しだ整流回路の詳細回路図である
。
。
図において集積回路５０ぱ、第２図における第１増幅器
２２と加算点２０と第２増幅器２４とを一体に組み込ん
だ集積回路ＬＭ３０１（ナショナル・セミコンダクタ社
製）である。
２２と加算点２０と第２増幅器２４とを一体に組み込ん
だ集積回路ＬＭ３０１（ナショナル・セミコンダクタ社
製）である。
即ち第２図における加算点２０は、前記集積回路５００
入力端子７に相当する。
入力端子７に相当する。
入力信号ｅｉは結合用コンデンサ５１、可変抵抗器５２
、抵抗器５３を介して集積回路５００入力端子４に導入
される。
、抵抗器５３を介して集積回路５００入力端子４に導入
される。
このように本回路のゲインは、前記可変抵抗器５２によ
り調節する。
り調節する。
前記集積回路５０の出力端子６は結合用コンデンサ５７
を介して第１帰還回路（ダイオード６３→コンデンサ５
８→集積回路５０の入力端子７）と第２帰還回路（ダイ
オード５９→コンデンサ６０→集積回路５００入力端子
７）とに接続される。
を介して第１帰還回路（ダイオード６３→コンデンサ５
８→集積回路５０の入力端子７）と第２帰還回路（ダイ
オード５９→コンデンサ６０→集積回路５００入力端子
７）とに接続される。
また第２図における場合と同様、前記ダイオード５７，
５９の接続は相互に逆方向となっている。
５９の接続は相互に逆方向となっている。
前記ダイオード６３，５９と前記コンデンサ５８．６０
との交点６４，６６は、それぞれ抵抗器６１．６２を介
して前記集積回路５００入力端子４へ帰還接続される。
との交点６４，６６は、それぞれ抵抗器６１．６２を介
して前記集積回路５００入力端子４へ帰還接続される。
なお前記集積回路５００入力端子４と出力端子６との間
に直列接続された抵抗器５４．５５及び該抵抗器５４，
５５の交点とグランド間に接続されたコンデンサ５６は
、ＤＣバイアス回路を形成する。
に直列接続された抵抗器５４．５５及び該抵抗器５４，
５５の交点とグランド間に接続されたコンデンサ５６は
、ＤＣバイアス回路を形成する。
前記交点６４．６６はそれぞれ抵抗器６８．７０を介し
てグランドに接続される。
てグランドに接続される。
ここで前記抵抗器６８．７０は本整流回路の負荷抵抗と
なる。
なる。
そして前記抵抗器７０から得られる出力信号ｅ。
ぱ負の半波整流信号、または前記抵抗器６８から得られ
る出力信号ｅ。
る出力信号ｅ。
′は正の半波整流信号となる。なお図示されていないが
、前記出力信号ｅ。
、前記出力信号ｅ。
の振幅を入力信号ｅｉの振幅の２倍に設定し、次に該出
力信号ｅ。
力信号ｅ。
の極性を反転して該入力信号ｅｉと加え合わせる。
すると全波整流信号を得ることができる。
その後通常の平滑回路により前記全波整流信号を直流化
し、前記入力信号ｅｉに比例した直流電圧を得ることが
できる。
し、前記入力信号ｅｉに比例した直流電圧を得ることが
できる。
以上述べた如く本発明によれば、高周波帯域におけるル
ープ・ゲインを減少せしめて動作を安定化させ、且つ小
信号入力に対しても犬なるゲインを有する整流回路を提
供することができるので、効率のよい整流特性を得るこ
とができる。
ープ・ゲインを減少せしめて動作を安定化させ、且つ小
信号入力に対しても犬なるゲインを有する整流回路を提
供することができるので、効率のよい整流特性を得るこ
とができる。
第１図は従来より知られている整流回路の一例を示す回
路図、第２図は本発明の一実施例による整流回路を示す
図、第３図は本発明に係る他の実施例を示すブロック図
、第４図は第１図に示した整流回路の詳細回路図である
。
路図、第２図は本発明の一実施例による整流回路を示す
図、第３図は本発明に係る他の実施例を示すブロック図
、第４図は第１図に示した整流回路の詳細回路図である
。
Claims (1)
- 【特許請求の範囲】 １ 第１インピーダンス素子３０を介して入力信号ｅｉ
を導入する第１増幅器３２と、前記第１増幅器３２に縦
続接続された第２増幅器３６と、前記第２増幅器３６の
出力端子に接続された整流器４２と、前記整流器４２の
出力端子と前記第２増幅器３６の加算入力端子３４との
間に接続された帰還用コンデンサ４０と、前記第１増幅
器３２の入力端子と前記整流器４２の出力端子との間に
擦続された第２インピーダンス素子３８とより成る整流
回路。 ２ 前記整流器４２に相補形エミツタ・フオロア回路を
用いた特許請求の範囲第１項記載の整流回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/670,805 US4030016A (en) | 1976-03-26 | 1976-03-26 | Precision active rectifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52116832A JPS52116832A (en) | 1977-09-30 |
| JPS585594B2 true JPS585594B2 (ja) | 1983-01-31 |
Family
ID=24691954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52032738A Expired JPS585594B2 (ja) | 1976-03-26 | 1977-03-24 | 整流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4030016A (ja) |
| JP (1) | JPS585594B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277211U (ja) * | 1988-12-01 | 1990-06-13 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528655A (en) * | 1978-08-22 | 1980-02-29 | Fujitsu Ltd | Frequency discrimination circuit |
| US4521841A (en) * | 1982-07-28 | 1985-06-04 | Reliance Electric Company | Peak charging circuit providing for improved loop gain and common mode noise rejection |
| DE4227166C1 (ja) * | 1992-08-17 | 1993-04-29 | Siemens Ag, 8000 Muenchen, De | |
| US5578961A (en) * | 1994-07-27 | 1996-11-26 | Motorola, Inc. | MMIC bias apparatus and method |
| US7764528B2 (en) * | 2007-09-26 | 2010-07-27 | Honeywell International Inc. | AC to DC conversion circuit |
| US8659925B2 (en) | 2010-10-22 | 2014-02-25 | Hamilton Sundstrand Corporation | Three-level active rectification pulse width modulation control |
| US8804388B2 (en) | 2010-12-06 | 2014-08-12 | Hamilton Sundstrand Corporation | Active rectification control |
| US11085951B2 (en) * | 2018-05-03 | 2021-08-10 | Keithley Instruments, Llc | Non-linear active shunt ammeter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3411066A (en) * | 1965-01-15 | 1968-11-12 | Bausch & Lomb | Ac to dc converter for ac voltage measurement |
| US3500153A (en) * | 1967-04-24 | 1970-03-10 | Sybron Corp | Controller including an amplifier system |
| US3531656A (en) * | 1967-10-06 | 1970-09-29 | Systron Donner Corp | Precision rectifier circuit |
| US3553566A (en) * | 1968-03-12 | 1971-01-05 | Weston Instruments Inc | Rectifier utilizing plural channels for eliminating ripple |
| DE2207990A1 (de) * | 1972-02-21 | 1973-09-06 | Hartmann & Braun Ag | Schaltung zur umsetzung einer wechselspannung in eine gleichspannung |
| US3942095A (en) * | 1974-08-20 | 1976-03-02 | Mauro Guiseppe Togneri | AC-to-DC converter system |
| US3971984A (en) * | 1974-09-04 | 1976-07-27 | B-Cubed Engineering, Inc. | Wide-range logarithmic responding translation circuit |
-
1976
- 1976-03-26 US US05/670,805 patent/US4030016A/en not_active Expired - Lifetime
-
1977
- 1977-03-24 JP JP52032738A patent/JPS585594B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277211U (ja) * | 1988-12-01 | 1990-06-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4030016A (en) | 1977-06-14 |
| JPS52116832A (en) | 1977-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPS585594B2 (ja) | 整流回路 | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPS6318434B2 (ja) | ||
| US3005958A (en) | Temperature-sensitive bias network | |
| US4236253A (en) | Monostable multivibrator for use in pulse count demodulator or the like | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| US4264867A (en) | Demodulator circuit for frequency-modulated signal | |
| JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH0438567Y2 (ja) | ||
| US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
| JPH0527282B2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JPH0339928Y2 (ja) | ||
| JPH0339927Y2 (ja) | ||
| JPH02296408A (ja) | 差動増幅回路 | |
| JPS626361B2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPS6334360Y2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPH0438591Y2 (ja) | ||
| JPH0451787B2 (ja) | ||
| JPS6142885B2 (ja) | ||
| JPS6154289B2 (ja) |