JPH0329046A - 制御システムのバス切換装置 - Google Patents
制御システムのバス切換装置Info
- Publication number
- JPH0329046A JPH0329046A JP16453089A JP16453089A JPH0329046A JP H0329046 A JPH0329046 A JP H0329046A JP 16453089 A JP16453089 A JP 16453089A JP 16453089 A JP16453089 A JP 16453089A JP H0329046 A JPH0329046 A JP H0329046A
- Authority
- JP
- Japan
- Prior art keywords
- control
- bus
- signal
- controlled
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 17
- 230000005856 abnormality Effects 0.000 abstract description 15
- 230000002411 adverse Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的]
(産業上の利用分野)
本発明は1つの被制御対象をバスを介して複数の制御部
で共用する制御システムに係わり、特に、被制御対象を
バス切換回路を用いて指定された制御部へ切換接続する
制御システムのバス切換装置に関する。
で共用する制御システムに係わり、特に、被制御対象を
バス切換回路を用いて指定された制御部へ切換接続する
制御システムのバス切換装置に関する。
(従来の技術)
複数の制御部が1つの披制御対象を共用するコンピュー
タ等を用いた制御システムにおいては、第4図に示すよ
うに、1つの共用バス1に対して例えばCPU (中央
処理装置)等からなる複数の11 lm部(バスマスタ
)2と1つの被制御対象としての被制御部(パススレー
ブ)3が接続されている。
タ等を用いた制御システムにおいては、第4図に示すよ
うに、1つの共用バス1に対して例えばCPU (中央
処理装置)等からなる複数の11 lm部(バスマスタ
)2と1つの被制御対象としての被制御部(パススレー
ブ)3が接続されている。
このような制御システムにおいては、各制御部2が共用
バス1を介して被制御部3を制御する場合は、各制御部
2相互間でバスアクセス権をやりとりして、共用バス1
を使用する制御部2を決定する。よって、バスアクセス
権を獲得した制御部2のみが被制御部3を制御可能とな
る。
バス1を介して被制御部3を制御する場合は、各制御部
2相互間でバスアクセス権をやりとりして、共用バス1
を使用する制御部2を決定する。よって、バスアクセス
権を獲得した制御部2のみが被制御部3を制御可能とな
る。
また、第5図に示すように、共用バス1の代りに、各制
御部2にそれぞれ専用の専用バス4を設け、各専用バス
4をバス切換回路5を介して被制御部3に接続した集リ
御システムも提唱されている。
御部2にそれぞれ専用の専用バス4を設け、各専用バス
4をバス切換回路5を介して被制御部3に接続した集リ
御システムも提唱されている。
このような制御システムにおいて、一つの制御部2が被
制御部3を制御する場合、制御する制御部2 i1’J
体,又は各制御部2からのバスアクセス権要求を調停す
る図示しない外部制御装置から切換信号aをバス切換回
路5へ印加する。切換信号aが入りされたバス切換回路
5は、被制御部3をその切換信号aの指定する制御部2
の専用バス4へ切換接続する。よって、切換接続された
制御部2は波制御部3を制御できる。
制御部3を制御する場合、制御する制御部2 i1’J
体,又は各制御部2からのバスアクセス権要求を調停す
る図示しない外部制御装置から切換信号aをバス切換回
路5へ印加する。切換信号aが入りされたバス切換回路
5は、被制御部3をその切換信号aの指定する制御部2
の専用バス4へ切換接続する。よって、切換接続された
制御部2は波制御部3を制御できる。
このようなバス切換回路5を用いた!IJ御システムに
おいて、1つの制御部2が自己の専用バス4を介して被
!i Ia部3に対する制御処理の実行中は、他の制御
部2の専用バス4は被制御部3および制御実行中の制御
部2の専用バス4に対して物理的に分離されているので
、たとえ他の制御部2が異常をきたし、プログラム1り
御が暴走状態になったとしても、現在制御処理中の制御
部2および被制御部3は正常に制御処理を継続できる。
おいて、1つの制御部2が自己の専用バス4を介して被
!i Ia部3に対する制御処理の実行中は、他の制御
部2の専用バス4は被制御部3および制御実行中の制御
部2の専用バス4に対して物理的に分離されているので
、たとえ他の制御部2が異常をきたし、プログラム1り
御が暴走状態になったとしても、現在制御処理中の制御
部2および被制御部3は正常に制御処理を継続できる。
したがって、高い信頼性が要求される待機冗長システム
などにおいて、本方式の制御システムが採用される。
などにおいて、本方式の制御システムが採用される。
しかしながら、第5図のように構成された制御システム
のバス切換装置においてもまだ改良すべき次のような問
題があった。
のバス切換装置においてもまだ改良すべき次のような問
題があった。
すなわち、1つの制御部部2が自己の専用バス4を使用
して被制御部3に対する制御処理を実施している期間に
他の制御部2が暴走を起こしたとしても、被制御部3は
暴走による悪影響を受けることはない。しかし、バス切
換回路5を介して接続されている現在制御処理を文行し
ている制御部2が異常をきたし、暴走状態になると、例
えば制御部2自身が切換信号aをバス切換回路5へ送出
している場合には、切換信号aが解除されないので、被
制御部3は暴走状態の制御部2に接続された状態を維持
する。よって、彼制御部3がd走による悪影響を受ける
のみならず、制御部2において長時間暴走状態が継続す
ると、彼制御部3が損傷を受ける懸念もある。
して被制御部3に対する制御処理を実施している期間に
他の制御部2が暴走を起こしたとしても、被制御部3は
暴走による悪影響を受けることはない。しかし、バス切
換回路5を介して接続されている現在制御処理を文行し
ている制御部2が異常をきたし、暴走状態になると、例
えば制御部2自身が切換信号aをバス切換回路5へ送出
している場合には、切換信号aが解除されないので、被
制御部3は暴走状態の制御部2に接続された状態を維持
する。よって、彼制御部3がd走による悪影響を受ける
のみならず、制御部2において長時間暴走状態が継続す
ると、彼制御部3が損傷を受ける懸念もある。
(発明が解決しようとする課題)
このように従来の制御システムのバス切換装置において
は、被制御部3に現在接続されている制御部2に暴走等
の異常が発生すると被制御部3がその異常事態による悪
影響を受け、長時間その異常状態が継続すると、損傷を
受ける懸念がある。
は、被制御部3に現在接続されている制御部2に暴走等
の異常が発生すると被制御部3がその異常事態による悪
影響を受け、長時間その異常状態が継続すると、損傷を
受ける懸念がある。
よって、制御システム全体の信頼性が低下する問題があ
る。
る。
本発明はこのような事情に鑑みてなされたものであり、
被制御対象に対して′II1l処理を実行している制御
部から一定周期で出力される処理中信号の信号送出時間
間隔を検出することにより、制御部が異常発生すると、
直ちにバス切換回路を切換動作でき、異常発生制御部を
被制御対象および他の正常な制御部から物理的に切離す
ことができ、異常発生による他の部材に対する悪影響を
最小限に抑制でき、システム全体の信頼性を向上できる
制御システムのバス切換装置を提供することを目的とす
る。
被制御対象に対して′II1l処理を実行している制御
部から一定周期で出力される処理中信号の信号送出時間
間隔を検出することにより、制御部が異常発生すると、
直ちにバス切換回路を切換動作でき、異常発生制御部を
被制御対象および他の正常な制御部から物理的に切離す
ことができ、異常発生による他の部材に対する悪影響を
最小限に抑制でき、システム全体の信頼性を向上できる
制御システムのバス切換装置を提供することを目的とす
る。
[発明の構成1
(課題を解決するための千段)
上記課題を解消するために本発明の制御システムのバス
切換装置においては、1つの被$り御対象をバスを介し
て複数の制御部で共用する制御システムにおいて、バス
に介挿され、入力された切換信号の指定する制御部へ被
制御対象を択一的に接続するバス切換回路と、このバス
切換回路を介して現在被制御対象を制御している制御部
から一定周期で出力される処理中信号の入力時刻から次
の処理中信号入力時刻までの経過時間を経時しその経過
時間が前記一定周期より長く設定された限界時間を越え
るとバス切換回路へ強制切換信号を送出する監視タイマ
回路とを備えている。
切換装置においては、1つの被$り御対象をバスを介し
て複数の制御部で共用する制御システムにおいて、バス
に介挿され、入力された切換信号の指定する制御部へ被
制御対象を択一的に接続するバス切換回路と、このバス
切換回路を介して現在被制御対象を制御している制御部
から一定周期で出力される処理中信号の入力時刻から次
の処理中信号入力時刻までの経過時間を経時しその経過
時間が前記一定周期より長く設定された限界時間を越え
るとバス切換回路へ強制切換信号を送出する監視タイマ
回路とを備えている。
(作用)
このように構成された制御システムのバス切換装置によ
れば、バス切換回路を介して被制御対象に接続されてい
る制御部は、披制御対象に対して所定の制御処理を実行
している。そして、その制御処理を実行している間は、
一定周期で処理中信号を出力する。その処理中信号は監
視タイマ回路へ入力される。監視タイマ回路は1つの処
理中信号が入力すると経過時間の計時を開始し、次の処
理中信号が入力すると、先の経過時間をクリアl,て新
たに入力した処理中信号からの経過時間の計時を開始す
る。すなわち、一定周期で処理中信号が入力されている
限り、経過峙間が限界時間を越えることはない。よって
、監視タイマ回路からバス切換回路へ強制切換信号が送
出されることはない。
れば、バス切換回路を介して被制御対象に接続されてい
る制御部は、披制御対象に対して所定の制御処理を実行
している。そして、その制御処理を実行している間は、
一定周期で処理中信号を出力する。その処理中信号は監
視タイマ回路へ入力される。監視タイマ回路は1つの処
理中信号が入力すると経過時間の計時を開始し、次の処
理中信号が入力すると、先の経過時間をクリアl,て新
たに入力した処理中信号からの経過時間の計時を開始す
る。すなわち、一定周期で処理中信号が入力されている
限り、経過峙間が限界時間を越えることはない。よって
、監視タイマ回路からバス切換回路へ強制切換信号が送
出されることはない。
一方、被制御対象に対して所定の制御処理を実行してい
る制御部に異常が発生すると、前記一定周期毎の処理中
信号が出力されなくなる。よって、監視タイマ回路にお
いて計時されている経過時間が限界時間を越え、監視タ
イマ回路からバス切換回路へ強制切換信号が送出される
。その結果、異常の生じた制御部は強制的に被制御対象
および他の正常な制御部から切離される。
る制御部に異常が発生すると、前記一定周期毎の処理中
信号が出力されなくなる。よって、監視タイマ回路にお
いて計時されている経過時間が限界時間を越え、監視タ
イマ回路からバス切換回路へ強制切換信号が送出される
。その結果、異常の生じた制御部は強制的に被制御対象
および他の正常な制御部から切離される。
(実施例)
以下本発明の一実施例を図面を用いて説明する。
第1図は実施例のバス切換装置が組込まれた制御システ
ムを示す模式図である。この実施例においては、2台の
制御部(バスマスタ)lla,1. 1 bでバス切換
回路12を介して1台の被制御対象としての被制御部(
パススレーブ)13を制御する。すなわち、各制御部1
1a,1.1bはそれぞれ専用バス14a.14bにて
バス切換回路12に接続され、また、バス切換回路12
は被制御部用バス15を介して前記被制御部13に接続
されている。
ムを示す模式図である。この実施例においては、2台の
制御部(バスマスタ)lla,1. 1 bでバス切換
回路12を介して1台の被制御対象としての被制御部(
パススレーブ)13を制御する。すなわち、各制御部1
1a,1.1bはそれぞれ専用バス14a.14bにて
バス切換回路12に接続され、また、バス切換回路12
は被制御部用バス15を介して前記被制御部13に接続
されている。
バス切換回路12は、通常、各制御部11a,11bか
ら出力される切換信号aにて切換制御される。例えば切
換信号aがロー(L)レベル状態で被制御部用バス15
と制御部11aの専用バス14aとが接続され、ハイ(
H)レベル状態で被制御部用バス15と制御部1lbの
専用・くス14bとが接続される。また、バス切換回路
12は監視タイマ回路16から出力される強制切換信号
bにて現在接続中の専用バス14a,14bを他方側の
専用バス14b,14aへ強制的に切換接続する。
ら出力される切換信号aにて切換制御される。例えば切
換信号aがロー(L)レベル状態で被制御部用バス15
と制御部11aの専用バス14aとが接続され、ハイ(
H)レベル状態で被制御部用バス15と制御部1lbの
専用・くス14bとが接続される。また、バス切換回路
12は監視タイマ回路16から出力される強制切換信号
bにて現在接続中の専用バス14a,14bを他方側の
専用バス14b,14aへ強制的に切換接続する。
制御部1. 1 aは自己の専用バス14aがバス切換
回路12および被制御部用バス15を介して被制御部1
3と接続された状態でこの被制御部13に対する制御処
理中の場合は、現在自己が被制御部13を占有している
ことを示すために一定周期Toでパルス状の処理中信号
Cを出力する。そして、この処理中信号Cは監視タイマ
回路16へ印加される。同様に、他方の制御部1lbも
被制御部13に対して制御処理期間中は一定周期T。で
処理中信号dを監視タイマ回路16へ送出する。
回路12および被制御部用バス15を介して被制御部1
3と接続された状態でこの被制御部13に対する制御処
理中の場合は、現在自己が被制御部13を占有している
ことを示すために一定周期Toでパルス状の処理中信号
Cを出力する。そして、この処理中信号Cは監視タイマ
回路16へ印加される。同様に、他方の制御部1lbも
被制御部13に対して制御処理期間中は一定周期T。で
処理中信号dを監視タイマ回路16へ送出する。
第2図はバス切換回路12および監視タイマ回路16の
詳細回路ブロック図である。
詳細回路ブロック図である。
バス切換回路12は、同一構成の出力信号セレクク12
aと入力信号セレクタ12bとで構戊されており、各信
号セレクタ12a,12bの各信号端子A,Bにそれぞ
れ専用バス14g,14bが接続され、共通端子Cに被
制御部用バス15が接続されている。また、制御端子G
lには切換信号aが入力され、制御端子G2には強制切
換信号bが入力される。そして、各制御端子G,,G2
に印加される切換信号a,強制切換信号bがLレベル状
態で共通端子Cを信号端子AI:切換接続し、Hレベル
状態で共通端子Cを信号端子Bに切換接続する。
aと入力信号セレクタ12bとで構戊されており、各信
号セレクタ12a,12bの各信号端子A,Bにそれぞ
れ専用バス14g,14bが接続され、共通端子Cに被
制御部用バス15が接続されている。また、制御端子G
lには切換信号aが入力され、制御端子G2には強制切
換信号bが入力される。そして、各制御端子G,,G2
に印加される切換信号a,強制切換信号bがLレベル状
態で共通端子Cを信号端子AI:切換接続し、Hレベル
状態で共通端子Cを信号端子Bに切換接続する。
また、監視タイマ回路16へ入力された一方の制御部1
1aからの処理中心号Cは信号選択回路17内のアンド
ゲート17aおよびオアゲート17bを介してカウンタ
18のリセット端子Rへ印加される。また、他方の制御
部1lbからの処理中心号dは信号選択回路17内のア
ンドゲート17cおよび前記オアゲート1. 7 bを
介してカウンタ18のリセット端子Rへ印加される。
1aからの処理中心号Cは信号選択回路17内のアンド
ゲート17aおよびオアゲート17bを介してカウンタ
18のリセット端子Rへ印加される。また、他方の制御
部1lbからの処理中心号dは信号選択回路17内のア
ンドゲート17cおよび前記オアゲート1. 7 bを
介してカウンタ18のリセット端子Rへ印加される。
カウンタ18のクロック端子CPにはクロック発振器1
9からクロック信号eが印加される。そして、カウンタ
18は、入力したクロック信号eのクロック数を計数す
る。そして、クロツク数か前記各処理中信号c,dの周
期T0より長く設定された限界時間TMに対応する計数
値に達すると、出力端子Qから11レベルのカウントア
ップ信号fを次のフリップフロツプ20のトリガ端子T
へ送出する。なお、計数途中でリセット端子RにHレベ
ルのリセット信号が入力すると、計数値をクリアして、
kk初からクロック信号eの計数を開始する。
9からクロック信号eが印加される。そして、カウンタ
18は、入力したクロック信号eのクロック数を計数す
る。そして、クロツク数か前記各処理中信号c,dの周
期T0より長く設定された限界時間TMに対応する計数
値に達すると、出力端子Qから11レベルのカウントア
ップ信号fを次のフリップフロツプ20のトリガ端子T
へ送出する。なお、計数途中でリセット端子RにHレベ
ルのリセット信号が入力すると、計数値をクリアして、
kk初からクロック信号eの計数を開始する。
ト・リガ端子にHレベルのカウントアップ信号fが入力
するとフリップフロップ20は出力端子Qの出力信号の
信号レベルを強制的に反転する。よって、この出力端子
Qの出力信号が強制切換信号bとしてバス切換回路12
へ送出される。
するとフリップフロップ20は出力端子Qの出力信号の
信号レベルを強制的に反転する。よって、この出力端子
Qの出力信号が強制切換信号bとしてバス切換回路12
へ送出される。
また、フリップフロップ20の出力端子Qにおける出力
信号は直接アンドゲート17bの他方の入力端子へ入力
されるとともに、インバータi7dを介してアンドゲー
トl7aの他方の入力端子へ入力される。
信号は直接アンドゲート17bの他方の入力端子へ入力
されるとともに、インバータi7dを介してアンドゲー
トl7aの他方の入力端子へ入力される。
次に、このように構成された制御システムのバス切換装
置の動作を説明する。
置の動作を説明する。
制御部11aが被制御部13に対して制御処理を実行す
る場合、先ず、切換信号aをLレベルにしてバス切換回
路12内の各信号セレクタ12a,12bの制御端子G
,をLレベルにする。すると、共通端TCが信号端子A
に接続される。同時に、他方の制御端子G2もLレベル
へ変化する。
る場合、先ず、切換信号aをLレベルにしてバス切換回
路12内の各信号セレクタ12a,12bの制御端子G
,をLレベルにする。すると、共通端TCが信号端子A
に接続される。同時に、他方の制御端子G2もLレベル
へ変化する。
しかして、制御部1 1. 3は被制御部13と接続さ
れたので、制御部11aは被制御部13に対する制御処
理を開始するとともに、一定周期T0で処理中信号Cを
出力する。出力された処理中信号Cは監視タイマ回路1
6内のアンドゲート17aへ入力される。なお、アンド
ゲー117aの他方の入力端には制御端子G2のLレベ
ル信号がインバータ17dで反転されてHレベルとして
印加されているので、処理中信号Cはアンドゲート17
a,オアゲート17bを介してカウンタ18のリセット
端子Rへ印加される。その結果、カウンタ18の計数値
がクリアされ、再度クロック信号eのクロック数の計数
を開始する。
れたので、制御部11aは被制御部13に対する制御処
理を開始するとともに、一定周期T0で処理中信号Cを
出力する。出力された処理中信号Cは監視タイマ回路1
6内のアンドゲート17aへ入力される。なお、アンド
ゲー117aの他方の入力端には制御端子G2のLレベ
ル信号がインバータ17dで反転されてHレベルとして
印加されているので、処理中信号Cはアンドゲート17
a,オアゲート17bを介してカウンタ18のリセット
端子Rへ印加される。その結果、カウンタ18の計数値
がクリアされ、再度クロック信号eのクロック数の計数
を開始する。
そして、限界時間TMに達しないうちに次の処理中信号
Cが入力するので、計数値は再度クリアされる。よって
、カウンタ18からカウントアッブ信号fが出力される
ことはない。その結果、バス切換回路12は切換信号a
で指定された切換状態を維持する。
Cが入力するので、計数値は再度クリアされる。よって
、カウンタ18からカウントアッブ信号fが出力される
ことはない。その結果、バス切換回路12は切換信号a
で指定された切換状態を維持する。
制御部11aは被制御部13に対する制御処理力9冬了
すると、切換信号aをHレベルへ切換えて、「1己の専
用バス14aを被制御部13から切離す。
すると、切換信号aをHレベルへ切換えて、「1己の専
用バス14aを被制御部13から切離す。
同時に、一定周期で出力していた処理中信号Cを停止す
る。その結果、切換回路12が他方の制御部1lb側に
切換り、制御端子G2の信号レベルもHレベルへ変化す
る。よって、今度は制御部1lbが被制御部13に女・
1する制御処理が可能となる。そして、制御部1lbか
ら処理中信号dが監視タイマ回路16へ送出される。カ
ウンタ18はアンドゲート17cおよびオアゲート17
bを介して入力された処理中信号dでリセットされる。
る。その結果、切換回路12が他方の制御部1lb側に
切換り、制御端子G2の信号レベルもHレベルへ変化す
る。よって、今度は制御部1lbが被制御部13に女・
1する制御処理が可能となる。そして、制御部1lbか
ら処理中信号dが監視タイマ回路16へ送出される。カ
ウンタ18はアンドゲート17cおよびオアゲート17
bを介して入力された処理中信号dでリセットされる。
このように、制御部11a,llbが正常に動作してい
る場合は、監視タイマ回路16から強制切換信号bが出
力されないので、バス切換回路12は各制御部11a,
llbから出力される切換信号aのみにて切換制御され
る。
る場合は、監視タイマ回路16から強制切換信号bが出
力されないので、バス切換回路12は各制御部11a,
llbから出力される切換信号aのみにて切換制御され
る。
次に、例えば制御部11aが被制御部l3に対する制御
処理を丈行中に、この制御部1 1 aに何等かの異常
が発生して、暴走状態になると、この制御部11aから
制御処理が終了して被制御部13を他の制御部1lbへ
切換える切換信号aが出力されることはない。また、処
理中信号Cの出力が停止する。
処理を丈行中に、この制御部1 1 aに何等かの異常
が発生して、暴走状態になると、この制御部11aから
制御処理が終了して被制御部13を他の制御部1lbへ
切換える切換信号aが出力されることはない。また、処
理中信号Cの出力が停止する。
処理中信号Cが途絶えると、カウンタ18がリセットさ
れなくなり、正常時に出力された処理中信号Cの出力時
刻からの経過時間が限界時間TMを越えた峙点で、カウ
ンタ18の出力端子QからHレベルのカウントアップ信
号fが出力される。
れなくなり、正常時に出力された処理中信号Cの出力時
刻からの経過時間が限界時間TMを越えた峙点で、カウ
ンタ18の出力端子QからHレベルのカウントアップ信
号fが出力される。
よってフリップフロップ20が動作して、フリップフロ
ツプ20の出力端子Qの信号レベルをLレベルからHレ
ベルへ強1り的に反転させる。
ツプ20の出力端子Qの信号レベルをLレベルからHレ
ベルへ強1り的に反転させる。
よって、監視タイマ回路16からLレベルからHレベル
へ変化する強制切換信号bがバス切換回路12へ送出さ
れ、制御端子G2の信号レベルを強制的にHレベルへ変
化させる。その結果、共通端子Cが信号端子B側に切換
接続される。同時に、制御端子G,の信号レベルがHレ
ベルに変化する。
へ変化する強制切換信号bがバス切換回路12へ送出さ
れ、制御端子G2の信号レベルを強制的にHレベルへ変
化させる。その結果、共通端子Cが信号端子B側に切換
接続される。同時に、制御端子G,の信号レベルがHレ
ベルに変化する。
よって、被制御部13は正常な制御部1lbに接続され
るので、制御部1lbは被制御部13に対して通常の制
御処理を開始できる。
るので、制御部1lbは被制御部13に対して通常の制
御処理を開始できる。
なお、制御部1lbが被制御部13に対して制御処理中
に暴走状態になった場合には、バス切換回路12が強制
的に切換動作されて、制御部1. 1. bが披制御部
13および他の制御部11aに対して物理的に切離され
る。
に暴走状態になった場合には、バス切換回路12が強制
的に切換動作されて、制御部1. 1. bが披制御部
13および他の制御部11aに対して物理的に切離され
る。
このように、現在被制御部13に対して制御処理を実行
中の制御部11aに何等かの異常が生じて、暴走状態に
なると、暴走状態の継続時間が予め定められた限界時間
TMを越えると、該当制御部11aが被制御部13およ
び正常な他の制御部11l)から物理的に切離される。
中の制御部11aに何等かの異常が生じて、暴走状態に
なると、暴走状態の継続時間が予め定められた限界時間
TMを越えると、該当制御部11aが被制御部13およ
び正常な他の制御部11l)から物理的に切離される。
したがって、被制御部13が暴走によって悪影響を受け
たり、又は損傷することを最小限に抑制できる。その結
果、制御システム全体の信頼性を大幅に向上できる。
たり、又は損傷することを最小限に抑制できる。その結
果、制御システム全体の信頼性を大幅に向上できる。
また、図示するように、監視タイマ回路16を構成する
各構成部材はデジタルの論理回路を組み合わせて簡11
tに構成できるので、小型でかつ製造費を大幅に増加す
ることなく有用なバス切換装置を提供できる。
各構成部材はデジタルの論理回路を組み合わせて簡11
tに構成できるので、小型でかつ製造費を大幅に増加す
ることなく有用なバス切換装置を提供できる。
さらに、タイマ回路の性質上、各制御部11a,1lb
に異常を引き起こす主要な原因であるパルス状雑音のた
めに、監視タイマ回路16がその影響を受けたとしても
、最悪の事態でも、バス切換回路12へ誤った強制切換
信号bを送出するのみである。そして、待機している他
方の正常な!lj御部1lb,llaで被制御部13を
制御処理ができるので、上記パルス状雑音による誤動作
が制御システムの動作に対して致命的な影響を与えるこ
とが防止できる。
に異常を引き起こす主要な原因であるパルス状雑音のた
めに、監視タイマ回路16がその影響を受けたとしても
、最悪の事態でも、バス切換回路12へ誤った強制切換
信号bを送出するのみである。そして、待機している他
方の正常な!lj御部1lb,llaで被制御部13を
制御処理ができるので、上記パルス状雑音による誤動作
が制御システムの動作に対して致命的な影響を与えるこ
とが防止できる。
第3図は3個以上の制御部21でバス切換回路22を介
して1台の被制御部13を共用する制御システムに組込
まれたバス切換装置を示す模式図である。各制御部21
の各専用バス23はバス切換回路22の各切換端子に接
続され、共通端子に被制御部用バス15が接続されてい
る。通常、バス切換回路22は被制御部13を各制御部
21から出力される切換信号hの指定する制御部21へ
切換接続するが、監視タイマ回路24から強制切換IJ
号gが入力すると、点線で示すように、共通端f・を制
御部21が接続されていない空の切換端f・\接続する
。
して1台の被制御部13を共用する制御システムに組込
まれたバス切換装置を示す模式図である。各制御部21
の各専用バス23はバス切換回路22の各切換端子に接
続され、共通端子に被制御部用バス15が接続されてい
る。通常、バス切換回路22は被制御部13を各制御部
21から出力される切換信号hの指定する制御部21へ
切換接続するが、監視タイマ回路24から強制切換IJ
号gが入力すると、点線で示すように、共通端f・を制
御部21が接続されていない空の切換端f・\接続する
。
監視タイマ回路24には現在被制御部13に対して制御
処理動作中の制御部21から一定周期T.の処理中信号
iが入力される。そして、処理中信号iが途絶えると前
記強制切換信号gをバス切換回路22へ送出する。
処理動作中の制御部21から一定周期T.の処理中信号
iが入力される。そして、処理中信号iが途絶えると前
記強制切換信号gをバス切換回路22へ送出する。
このように構成されたバス切換装置であったとしても、
制御処理中の制御部21が暴走状態になると、バス切換
回路22が動作して、暴走中の制御部21を被制御部1
3および他の正常な制御部21から切離すことができる
ので、先の実施例とほぼ動揺の効果を得ることができる
。
制御処理中の制御部21が暴走状態になると、バス切換
回路22が動作して、暴走中の制御部21を被制御部1
3および他の正常な制御部21から切離すことができる
ので、先の実施例とほぼ動揺の効果を得ることができる
。
なお、この場合、制御部21に異常が生じると、彼制御
部13はどの制御部21にも接続されていない待機状態
になるので、正常な制御部21から再度切換信号hを送
出して、被制御部13を制御すべき制御部21へ切換接
続する必要がある。逆にいえば、暴走中の制御部21が
被制御部13を誤った制御部21へ接続する切換信号h
を出力したとしても、被制御部13がその誤った制御部
21へ接続されるのが未然に防止される利点を持つO 〔発明の効果] 以上説明したように本発明の制御システムのバス切換装
置によれば、被制御対象に対して制御処理を実行してい
る制御部から一定周期で出力される処理中信号の信号逸
出時間間隔を計時して、時間間隔が限界時間を越えると
バス切換回路を強制切換している。したがって、被制御
対象に文・1して制御処理を実行している制御部が異常
発生ずると、直ちにバス切換回路が切換動作するので、
異常発生制御部を被制御対象および他の正常な制御部か
ら物理的に切離すことができ、異常発生による他の部材
に対する悪影響を最小限に抑制でき、制御システム全体
の信頼性を向上できる。
部13はどの制御部21にも接続されていない待機状態
になるので、正常な制御部21から再度切換信号hを送
出して、被制御部13を制御すべき制御部21へ切換接
続する必要がある。逆にいえば、暴走中の制御部21が
被制御部13を誤った制御部21へ接続する切換信号h
を出力したとしても、被制御部13がその誤った制御部
21へ接続されるのが未然に防止される利点を持つO 〔発明の効果] 以上説明したように本発明の制御システムのバス切換装
置によれば、被制御対象に対して制御処理を実行してい
る制御部から一定周期で出力される処理中信号の信号逸
出時間間隔を計時して、時間間隔が限界時間を越えると
バス切換回路を強制切換している。したがって、被制御
対象に文・1して制御処理を実行している制御部が異常
発生ずると、直ちにバス切換回路が切換動作するので、
異常発生制御部を被制御対象および他の正常な制御部か
ら物理的に切離すことができ、異常発生による他の部材
に対する悪影響を最小限に抑制でき、制御システム全体
の信頼性を向上できる。
第1図は本発明の一実施例に係わるバス切換装置を組込
んだ制御システムの概略構成を示す模式図、第2図は同
実施例の要部を示すブロック図、第3図は本発明の他の
実施例に係わるバス切換装置を組込んだ制御システムの
概略構成を示す模式図、第4図は一般的な制御システム
を示すブロック図、第5図は従来のバス切換装置を示す
模式図である。 11a,llb,21−・・制御部、12.22・・・
バス切換回路、13・・・彼制御部、14a514b・
・・専用バス、16.24・・・監視タイマ回路、17
・・・信号選択回路、18・・・カウンタ、19・・・
クロック発振器、20・・・フリップフロップ、a,h
・・・切換信号、b,g・・・強制切換信号、c,d,
i・・・処理中信号。
んだ制御システムの概略構成を示す模式図、第2図は同
実施例の要部を示すブロック図、第3図は本発明の他の
実施例に係わるバス切換装置を組込んだ制御システムの
概略構成を示す模式図、第4図は一般的な制御システム
を示すブロック図、第5図は従来のバス切換装置を示す
模式図である。 11a,llb,21−・・制御部、12.22・・・
バス切換回路、13・・・彼制御部、14a514b・
・・専用バス、16.24・・・監視タイマ回路、17
・・・信号選択回路、18・・・カウンタ、19・・・
クロック発振器、20・・・フリップフロップ、a,h
・・・切換信号、b,g・・・強制切換信号、c,d,
i・・・処理中信号。
Claims (1)
- 1つの被制御対象をバスを介して複数の制御部で共用す
る制御システムにおいて、前記バスに介挿され、入力さ
れた切換信号の指定する制御部へ前記被制御対象を択一
的に接続するバス切換回路と、このバス切換回路を介し
て現在前記被制御対象を制御している制御部から一定周
期で出力される処理中信号の入力時刻から次の処理中信
号入力時刻までの経過時間を経時しその経過時間が前記
一定周期より長く設定された限界時間を越えると前記バ
ス切換回路へ強制切換信号を送出する監視タイマ回路と
を備えたことを特徴とする制御システムのバス切換装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16453089A JPH0329046A (ja) | 1989-06-27 | 1989-06-27 | 制御システムのバス切換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16453089A JPH0329046A (ja) | 1989-06-27 | 1989-06-27 | 制御システムのバス切換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0329046A true JPH0329046A (ja) | 1991-02-07 |
Family
ID=15794919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16453089A Pending JPH0329046A (ja) | 1989-06-27 | 1989-06-27 | 制御システムのバス切換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0329046A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008054492A1 (de) | 2007-12-11 | 2009-06-18 | Aisin Seiki Kabushiki Kaisha, Kariya-shi | Fensterheber für ein Fahrzeug |
-
1989
- 1989-06-27 JP JP16453089A patent/JPH0329046A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008054492A1 (de) | 2007-12-11 | 2009-06-18 | Aisin Seiki Kabushiki Kaisha, Kariya-shi | Fensterheber für ein Fahrzeug |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2593915B2 (ja) | ダブルマイコンシステム暴走防止回路 | |
JPH0329046A (ja) | 制御システムのバス切換装置 | |
US11675652B2 (en) | Semiconductor device | |
JP2749994B2 (ja) | 数値制御装置 | |
KR0122456B1 (ko) | 핫 백업(HBU : Hot Back Up)장치의 모-드 검출방법 | |
JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
KR100269348B1 (ko) | 자동 리-스타트(re-start)회로를 구비한 무선 랜(lan) 시스템 | |
JPH041830A (ja) | Cpu監視回路 | |
JP2725107B2 (ja) | 割り込み装置 | |
JPH10143393A (ja) | 診断処理装置 | |
JPH0588926A (ja) | 監視制御系の自動切替回路 | |
JPH08289014A (ja) | シーケンス異常検出装置 | |
JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
JPS62106564A (ja) | 情報処理システムの現用/予備切り替え制御方式 | |
JPS62277833A (ja) | 端末装置異常監視システム | |
JPH06295291A (ja) | マルチプロセッサ半導体集積回路装置 | |
JPH01120653A (ja) | 異常回復処理方式 | |
JPS62256068A (ja) | Cpu自動切換回路 | |
JPS6095669A (ja) | 共用資源管理回路 | |
JPH04133162A (ja) | プロセッサの動作監視装置 | |
JPH02173854A (ja) | 周辺制御装置 | |
JPH01237859A (ja) | システム切換方式 | |
JPS61255445A (ja) | Cpu監視回路 | |
JPS6038952A (ja) | 通信処理装置 | |
JPS6285374A (ja) | バス結合装置 |