JP2876749B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2876749B2 JP2876749B2 JP23661190A JP23661190A JP2876749B2 JP 2876749 B2 JP2876749 B2 JP 2876749B2 JP 23661190 A JP23661190 A JP 23661190A JP 23661190 A JP23661190 A JP 23661190A JP 2876749 B2 JP2876749 B2 JP 2876749B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- undoped
- alinas
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果トランジスタ構造を有する半導体
装置に関するものである。
装置に関するものである。
InP半導体は熱伝導率が良く、また電子の飽和速度も
高いことから、高出力かつ高周波素子材料として注目さ
れている。しかし、InPでは良好なショットキ特性が得
られないため、現在ではMESFET（ショットキ接合型電界
効果トランジスタ）よりも、MISFET（絶縁ゲート型電界
効果トランジスタ）の研究が盛んである。このMISFET
は、例えば第３図（ａ）に示される様に、InP基板１上
にInP結晶層６が形成され、その上にソース電極２、ド
レイン電極３、及び絶縁膜４上に形成されているゲート
電極５が設けられている。
高いことから、高出力かつ高周波素子材料として注目さ
れている。しかし、InPでは良好なショットキ特性が得
られないため、現在ではMESFET（ショットキ接合型電界
効果トランジスタ）よりも、MISFET（絶縁ゲート型電界
効果トランジスタ）の研究が盛んである。このMISFET
は、例えば第３図（ａ）に示される様に、InP基板１上
にInP結晶層６が形成され、その上にソース電極２、ド
レイン電極３、及び絶縁膜４上に形成されているゲート
電極５が設けられている。
一方、GaAs系のHEMT（高電子移動度トランジスタ）の
様に、接合された異種の半導体の一方の半導体にのみ選
択的にドーピングを行った、いわゆる変調ドーピング
も、AlInAs/InPという組み合わせで試みられている。例
えば第３図（ｂ）に示される様に、InP基板１上にInPバ
ッファ層７、n-AlInAs層８が積層され、その上にソース
電極２、ドレイン電極３、ゲート電極５が設けられてい
る。
様に、接合された異種の半導体の一方の半導体にのみ選
択的にドーピングを行った、いわゆる変調ドーピング
も、AlInAs/InPという組み合わせで試みられている。例
えば第３図（ｂ）に示される様に、InP基板１上にInPバ
ッファ層７、n-AlInAs層８が積層され、その上にソース
電極２、ドレイン電極３、ゲート電極５が設けられてい
る。
この場合、ドーピング濃度を変化させる事により、あ
るいは、ゲート電圧を変化させる事により、電子濃度を
制御することができる。
るいは、ゲート電圧を変化させる事により、電子濃度を
制御することができる。
第３図（ａ）に示されているInP-MISFETの絶縁膜４と
してはSiO2やAl2O3が使われているが、界面準位が多
く、ヒステリシスや電流のドリフトが大きいという問題
があった。
してはSiO2やAl2O3が使われているが、界面準位が多
く、ヒステリシスや電流のドリフトが大きいという問題
があった。
また、第３図（ｂ）に示されるInP-HEMTにおいては、
InP/AlInAsの界面でのＰ元素とAl元素の相性が悪く、Ga
As-HEMTの様な高移動度の電子をキャリアとする半導体
装置が得られないという問題があった。
InP/AlInAsの界面でのＰ元素とAl元素の相性が悪く、Ga
As-HEMTの様な高移動度の電子をキャリアとする半導体
装置が得られないという問題があった。
そこで本発明は、高周波特性が良好で高出力動作が可
能な半導体装置を提供するものである。
能な半導体装置を提供するものである。
本発明は、半絶縁性InPを用いた電界効果トランジス
タ構造を有する半導体装置において、半絶縁性であるIn
P基板上には、アンドープInPバッファ層、n-InP層、ア
ンドープInGaAs層、及びアンドープAlInAs層が順次積層
され、そのアンドープAlInAs層上にはゲート電極が設け
られていることを特徴とする。
タ構造を有する半導体装置において、半絶縁性であるIn
P基板上には、アンドープInPバッファ層、n-InP層、ア
ンドープInGaAs層、及びアンドープAlInAs層が順次積層
され、そのアンドープAlInAs層上にはゲート電極が設け
られていることを特徴とする。
さらに、前述のn-InP層のキャリア濃度、及び厚さ
は、アンドープInGaAs層に電子を供給してもn-InP層に
電子が残る様に設定され、そのアンドープInGaAs層の厚
みはn-InP層側とアンドープAlInAs層側よりできる量子
井戸とが重なり合う様に設定されても良い。
は、アンドープInGaAs層に電子を供給してもn-InP層に
電子が残る様に設定され、そのアンドープInGaAs層の厚
みはn-InP層側とアンドープAlInAs層側よりできる量子
井戸とが重なり合う様に設定されても良い。
本発明によれば、アンドープAlInAs層上にゲート電極
が設けられているため、InPを基板に用いたFETで良好な
ショットキ特性を得ることができる。また、アンドープ
InGaAs層の厚さは、アンドープAlInAs層側とn-InP層側
にできる量子井戸とが重なり合う様に設定されているた
め、両異種界面に生じている２次元電子ガスを同一の場
所に位置させることができ、従ってゲート電圧によりキ
ャリアを制御することができる。
が設けられているため、InPを基板に用いたFETで良好な
ショットキ特性を得ることができる。また、アンドープ
InGaAs層の厚さは、アンドープAlInAs層側とn-InP層側
にできる量子井戸とが重なり合う様に設定されているた
め、両異種界面に生じている２次元電子ガスを同一の場
所に位置させることができ、従ってゲート電圧によりキ
ャリアを制御することができる。
第１図（ａ）は、本発明に係る実施例のInP-FETの素
子断面図である。この図に示される様に、InP基板１上
にはInPバッファ層７、n-InP層９、アンドープInGaAs層
10、アンドープAlInAs層11が順次積層され、そのアンド
ープAlInAs層11上にはソース電極２、ドレイン電極３、
及びゲート電極５が形成されている。上述の各結晶層
は、MBE（分子線エピタキシ）やOMVPE（有機金属気相成
長法）等の方法で形成することができる。
子断面図である。この図に示される様に、InP基板１上
にはInPバッファ層７、n-InP層９、アンドープInGaAs層
10、アンドープAlInAs層11が順次積層され、そのアンド
ープAlInAs層11上にはソース電極２、ドレイン電極３、
及びゲート電極５が形成されている。上述の各結晶層
は、MBE（分子線エピタキシ）やOMVPE（有機金属気相成
長法）等の方法で形成することができる。
この素子構造における動作層は、第１図（ｂ）に示さ
れるn-InP層９とアンドープInGaAs層10との界面にでき
る２次元電子ガス12と、n-InP層９中に残ったキャリア1
3である。このアンドープInGaAs層10は、低電界での電
子移動度が高いため、寄生抵抗Rsを低くするのに有効で
ある。また、表面側のAlInAs層11はアンドープであるた
め、ドーピングを行ったAlInAs層と比較してショットキ
特性が良い。従ってゲート電極５に電圧を正側印加して
いくと、アンドープAlInAs層11とアンドープInGaAs層10
の界面にも２次元電子ガスを蓄える事ができ、電流駆動
能力を増すことができる。このとき、アンドープInGaAs
層10の厚みが広いと、２次元電子ガス12は、第２図
（ａ）に示される様に２つの量子井戸に分布してしま
う。しかしアンドープInGaAs層10の膜厚を、n-InP層９
側とアンドープAlInAs層11側にできる量子井戸とが重な
り合う様に設定することによって、第２図（ｂ）に示す
様に、両異種界面からできる２次元電子ガス12を同じ場
所に位置させることができる。従って、ゲート電圧によ
りキャリアを制御する際に有利である。
れるn-InP層９とアンドープInGaAs層10との界面にでき
る２次元電子ガス12と、n-InP層９中に残ったキャリア1
3である。このアンドープInGaAs層10は、低電界での電
子移動度が高いため、寄生抵抗Rsを低くするのに有効で
ある。また、表面側のAlInAs層11はアンドープであるた
め、ドーピングを行ったAlInAs層と比較してショットキ
特性が良い。従ってゲート電極５に電圧を正側印加して
いくと、アンドープAlInAs層11とアンドープInGaAs層10
の界面にも２次元電子ガスを蓄える事ができ、電流駆動
能力を増すことができる。このとき、アンドープInGaAs
層10の厚みが広いと、２次元電子ガス12は、第２図
（ａ）に示される様に２つの量子井戸に分布してしま
う。しかしアンドープInGaAs層10の膜厚を、n-InP層９
側とアンドープAlInAs層11側にできる量子井戸とが重な
り合う様に設定することによって、第２図（ｂ）に示す
様に、両異種界面からできる２次元電子ガス12を同じ場
所に位置させることができる。従って、ゲート電圧によ
りキャリアを制御する際に有利である。
また、ドレイン電圧を高くしていくと、電子はそれ自
体が高いエネルギを有する様になり、特にアンドープIn
GaAs層10中の電子は異種界面の障壁を越えてn-InP層９
側にも流れ込むが、n-InP層９での電子の飽和速度はア
ンドープInGaAs層10での飽和速度よりも高いため、性能
が劣化することはない。
体が高いエネルギを有する様になり、特にアンドープIn
GaAs層10中の電子は異種界面の障壁を越えてn-InP層９
側にも流れ込むが、n-InP層９での電子の飽和速度はア
ンドープInGaAs層10での飽和速度よりも高いため、性能
が劣化することはない。
本実施例での具体的な条件としてn-InP層９の場合、
アンドープInGaAs層10にキャリアを供給してもまだキャ
リアが残るほどのキャリア濃度と厚みを有していること
が必要である事から、例えばキャリア濃度３×1018／cm
3で100Åの厚さが適切であり、アンドープAlInAs層11上
につけたショットキ電極で制御可能となる。次にアンド
ープInGaAs層10については、n-InP層９側とアンドープA
lInAs層11側に形成される２次元電子ガスが同一の位置
にある様な厚みを有していることが必要である。従っ
て、例えばキャリア濃度１×1015／cm3以下、厚さ50〜1
00Åが適切である。一方、アンドープAlInAs層11はキャ
リア濃度１×1015／cm3以下、厚さ300Åが適切である。
もちろんソース抵抗低減のためにアンドープAlInAs層11
上にn+InGaAs層を積層して、ゲート電極形成領域のみn+
InGaAsを取り除いても良い。
アンドープInGaAs層10にキャリアを供給してもまだキャ
リアが残るほどのキャリア濃度と厚みを有していること
が必要である事から、例えばキャリア濃度３×1018／cm
3で100Åの厚さが適切であり、アンドープAlInAs層11上
につけたショットキ電極で制御可能となる。次にアンド
ープInGaAs層10については、n-InP層９側とアンドープA
lInAs層11側に形成される２次元電子ガスが同一の位置
にある様な厚みを有していることが必要である。従っ
て、例えばキャリア濃度１×1015／cm3以下、厚さ50〜1
00Åが適切である。一方、アンドープAlInAs層11はキャ
リア濃度１×1015／cm3以下、厚さ300Åが適切である。
もちろんソース抵抗低減のためにアンドープAlInAs層11
上にn+InGaAs層を積層して、ゲート電極形成領域のみn+
InGaAsを取り除いても良い。
本発明によれば、InP基板を用いたFETで良好なショッ
トキ特性を得ることができ、発生する２次元電子ガスの
密度を制御することができる。また、２次元電子ガスは
両異種界面に蓄積されるため、電子濃度の増加が容易に
でき、従って電流密度を大きくとることができる。しか
も高電界では電子はInP側に多く分布する様になるの
で、高周波特性が良い。また、InP基板を用いているの
で放熱効果が高く、マイクロ波やミリ波帯の高出力素子
として使用すると効果的である。
トキ特性を得ることができ、発生する２次元電子ガスの
密度を制御することができる。また、２次元電子ガスは
両異種界面に蓄積されるため、電子濃度の増加が容易に
でき、従って電流密度を大きくとることができる。しか
も高電界では電子はInP側に多く分布する様になるの
で、高周波特性が良い。また、InP基板を用いているの
で放熱効果が高く、マイクロ波やミリ波帯の高出力素子
として使用すると効果的である。
第１図は本発明の実施例に係る半導体装置の構造を示す
図、第２図はアンドープInGaAs層の厚みによる２次元電
子位置を示す図、第３図は従来の半導体装置の素子断面
図である。 １……InP基板、２……ソース電極、３……ドレイン電
極、４……絶縁膜、５……ゲート電極、６……InP結晶
層、７……InPバッファ層、８……n-AlInAs層、９……n
-InP層、10……アンドープInGaAs層、11……アンドープ
AlInAs層、12……２次元電子ガス、13……キャリア。
図、第２図はアンドープInGaAs層の厚みによる２次元電
子位置を示す図、第３図は従来の半導体装置の素子断面
図である。 １……InP基板、２……ソース電極、３……ドレイン電
極、４……絶縁膜、５……ゲート電極、６……InP結晶
層、７……InPバッファ層、８……n-AlInAs層、９……n
-InP層、10……アンドープInGaAs層、11……アンドープ
AlInAs層、12……２次元電子ガス、13……キャリア。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (1)
- 【請求項１】半絶縁性InP（インジウム・リン）基板を
用いた電界効果トランジスタ構造を有する半導体装置に
おいて、 前記InP基板上には、アンドープInPバッファ層、n-InP
層、アンドープInGaAs（インジウム・ガリウム・ヒ素）
層、及びアンドープAlInAs（アルミニウム・インジウム
・ヒ素）層が順次積層され、 前記アンドープAlInAs層上にはショットキ電極が設けら
れ、 前記n-InP層のキャリア濃度、及び厚さは、前記アンド
ープInGaAs層に電子を供給しても前記n-InP層に電子が
残る様に設定され、 前記アンドープInGaAs層の厚みは、前記n-InP層側と前
記アンドープAlInAs層側よりできる量子井戸とが重なり
合う様に設定されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23661190A JP2876749B2 (ja) | 1990-09-06 | 1990-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23661190A JP2876749B2 (ja) | 1990-09-06 | 1990-09-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04116835A JPH04116835A (ja) | 1992-04-17 |
| JP2876749B2 true JP2876749B2 (ja) | 1999-03-31 |
Family
ID=17003209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23661190A Expired - Fee Related JP2876749B2 (ja) | 1990-09-06 | 1990-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876749B2 (ja) |
-
1990
- 1990-09-06 JP JP23661190A patent/JP2876749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04116835A (ja) | 1992-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604349B2 (ja) | 半導体装置 | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| JP2000269481A (ja) | 高電子移動度トランジスタ | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP2876749B2 (ja) | 半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| EP1083608B1 (en) | Field-effect semiconductor device | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JPH0261149B2 (ja) | ||
| JP2000208753A (ja) | 半導体装置とその製造方法 | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| Prost et al. | High speed, high gain InP-based heterostructure FETs with high breakdown voltage and low leakage | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPH03211839A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS63252484A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2761211B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |