JPH03278451A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JPH03278451A JPH03278451A JP9076595A JP7659590A JPH03278451A JP H03278451 A JPH03278451 A JP H03278451A JP 9076595 A JP9076595 A JP 9076595A JP 7659590 A JP7659590 A JP 7659590A JP H03278451 A JPH03278451 A JP H03278451A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- frame
- plated
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000007747 plating Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 abstract description 29
- 229920005989 resin Polymers 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 3
- 238000013508 migration Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 2
- 239000007769 metal material Substances 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000725 suspension Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用9社)
本発明は、半導体装置に係り、とくに、半導体装置を製
造する際に使用されるリードフレームの構造に関するも
のである。
造する際に使用されるリードフレームの構造に関するも
のである。
(従来の技術)
IC,LSIなどの半導体装置の組立工程は、1枚の半
導体ウェハ上に形成された多数のチップ(半導体素子)
を個々に分割(ダイシング工程)、各チップをそれぞれ
のパッケージやリードフレームに搭載しくダイボンディ
ング工程)、チップ上の電極パッドとパッケージ上の外
部リードもしくはリードフレームとを金(Au)細線や
アルミニウム(Aj! ’)細線を用いて結線しくワイ
ヤボンディング工程)、最後にチップおよびそれに付随
するリードの1部を封止する(シーリングエ稈)までを
いう。
導体ウェハ上に形成された多数のチップ(半導体素子)
を個々に分割(ダイシング工程)、各チップをそれぞれ
のパッケージやリードフレームに搭載しくダイボンディ
ング工程)、チップ上の電極パッドとパッケージ上の外
部リードもしくはリードフレームとを金(Au)細線や
アルミニウム(Aj! ’)細線を用いて結線しくワイ
ヤボンディング工程)、最後にチップおよびそれに付随
するリードの1部を封止する(シーリングエ稈)までを
いう。
ダイボンディングは、ワイヤボンディング工程に先立っ
てセラミックパッケージやリードフレームのダイパッド
の位置にチップを取付ける技術であるが、この技術によ
り、チップとパッケージとの機械的および電気的接続と
熱放散を容易に行うことができる。一般に、ダイボンデ
ィングにおいて要求されることは、接合部に導電性があ
り熱抵抗が低いこと、物理的、化学的に安定な結合が得
られることにあり、これらの条件を考慮したダイボンデ
ィングを実行するために、これまでAu−3i共品合金
法、はんだ接着法および樹脂接着法の3通りの方法が知
られていた。
てセラミックパッケージやリードフレームのダイパッド
の位置にチップを取付ける技術であるが、この技術によ
り、チップとパッケージとの機械的および電気的接続と
熱放散を容易に行うことができる。一般に、ダイボンデ
ィングにおいて要求されることは、接合部に導電性があ
り熱抵抗が低いこと、物理的、化学的に安定な結合が得
られることにあり、これらの条件を考慮したダイボンデ
ィングを実行するために、これまでAu−3i共品合金
法、はんだ接着法および樹脂接着法の3通りの方法が知
られていた。
Au−5i共晶合金は融点が370℃と比較的低く、ダ
イボンディングには広く用いられている。
イボンディングには広く用いられている。
酸化防止のためのN2やN2+H2雰囲気中で400℃
前後に加熱しながら、Auメッキされたダイパッドにチ
ップ裏面を押し付け、Au−5i共品反応を行わせて接
合する。この方法は、チップとパッケージとの機械的、
電気的な接続状態が良いので一般に多用されている。は
んだ接着法は、Au−5i共品合金の代りにPb−3n
系はんだを用いる方法であり、作業温度が200〜30
0℃程度であってかなり低い。この方法は、あらかじめ
チップの裏面にはんだのなじみ易いN1−AuT i
−N 1−Au膜などのメタライズを施し、Pb−5n
系のはんだの小片をチップとAgメッキ層などのダイパ
ッド上の下地金属との間にはさみ、N2あるいはN2+
H2雰囲気中で加熱して接着する。この方法の長所は、
基板とシリコン(SL)との熱膨脹係数の違いによる熱
ひずみをはんだ層で吸収するので、たとえばLSIのチ
ップが大面積になってもチップ破損が生じにくい。
前後に加熱しながら、Auメッキされたダイパッドにチ
ップ裏面を押し付け、Au−5i共品反応を行わせて接
合する。この方法は、チップとパッケージとの機械的、
電気的な接続状態が良いので一般に多用されている。は
んだ接着法は、Au−5i共品合金の代りにPb−3n
系はんだを用いる方法であり、作業温度が200〜30
0℃程度であってかなり低い。この方法は、あらかじめ
チップの裏面にはんだのなじみ易いN1−AuT i
−N 1−Au膜などのメタライズを施し、Pb−5n
系のはんだの小片をチップとAgメッキ層などのダイパ
ッド上の下地金属との間にはさみ、N2あるいはN2+
H2雰囲気中で加熱して接着する。この方法の長所は、
基板とシリコン(SL)との熱膨脹係数の違いによる熱
ひずみをはんだ層で吸収するので、たとえばLSIのチ
ップが大面積になってもチップ破損が生じにくい。
3番目の方法は、接着剤を用いる。標準的な接着剤とし
ては、Ag粉末が入ったエポキシ樹脂が用いられるが、
硬化時に素子に悪影響を及ぼすガスが発生しないこと、
熱伝導度や電気伝導度の高いことなどが接着剤として要
求される条件である。
ては、Ag粉末が入ったエポキシ樹脂が用いられるが、
硬化時に素子に悪影響を及ぼすガスが発生しないこと、
熱伝導度や電気伝導度の高いことなどが接着剤として要
求される条件である。
接着するためにダイパッドに電気的接触抵抗を低くする
ことを目的としてAgメッキやAuメッキ等を施す。樹
脂の硬化温度が150〜200℃程度と前の2方法より
さらに低温で作業ができるので、樹脂層において熱膨脹
係数の差から生ずる熱ひずみが吸収でき大きなチップを
取付けることが可能である。作業の自動化や低組立コス
トのため広く用いられている。
ことを目的としてAgメッキやAuメッキ等を施す。樹
脂の硬化温度が150〜200℃程度と前の2方法より
さらに低温で作業ができるので、樹脂層において熱膨脹
係数の差から生ずる熱ひずみが吸収でき大きなチップを
取付けることが可能である。作業の自動化や低組立コス
トのため広く用いられている。
以上、いずれの方法においても、リードフレームには、
AuメッキやAgメッキなどのメッキを施すことが多い
。第2図は、従来のメッキを施した代表的なリードフレ
ーム1の平面図である。このリードフレームは、インナ
ーリード5、アウターリードからなるリード部分と、チ
ップを搭載するペットフレーム2と、このペットフレー
ムを支持するつりピン3とから構成されている。この構
成が一単位で、これが複数単位結合してリードフレーム
連を形成している。メッキが施される領域は、図の斜線
部分4であり、ベッドフレーム2全体とつりピン3およ
びインナーリード群のペットフレーム2に対向する先端
部分(ボンディングエリヤに相当する)がこの領域に含
まれる。このリードフレーム1に用いられる材料には、
Cuや42N i −F e合金などがあり、メッキ材
としては、前述の通り、Au、Ag、Niなどが使われ
る。
AuメッキやAgメッキなどのメッキを施すことが多い
。第2図は、従来のメッキを施した代表的なリードフレ
ーム1の平面図である。このリードフレームは、インナ
ーリード5、アウターリードからなるリード部分と、チ
ップを搭載するペットフレーム2と、このペットフレー
ムを支持するつりピン3とから構成されている。この構
成が一単位で、これが複数単位結合してリードフレーム
連を形成している。メッキが施される領域は、図の斜線
部分4であり、ベッドフレーム2全体とつりピン3およ
びインナーリード群のペットフレーム2に対向する先端
部分(ボンディングエリヤに相当する)がこの領域に含
まれる。このリードフレーム1に用いられる材料には、
Cuや42N i −F e合金などがあり、メッキ材
としては、前述の通り、Au、Ag、Niなどが使われ
る。
また、インナーリードは、ボンディングワイヤを接続す
るので、その結合力を大きくするためにAgメッキなど
のメッキを施しており、このことは、前記三つの方法の
うちどの方法でも必要である。
るので、その結合力を大きくするためにAgメッキなど
のメッキを施しており、このことは、前記三つの方法の
うちどの方法でも必要である。
(発明か解決しようとする課題)
このように、チップ(半導体素子)をリードフレームの
ペットフレームに装着するダイボンディング工程におい
ては、このペットフレームにメッキを施すことは一般的
な技術であり、したがって効率の良いメッキ形成を実行
することは、この工程の重要な要件である。
ペットフレームに装着するダイボンディング工程におい
ては、このペットフレームにメッキを施すことは一般的
な技術であり、したがって効率の良いメッキ形成を実行
することは、この工程の重要な要件である。
今までは、ペットフレーム全体にメッキを施すなどメッ
キパターンの面積が大きいのでメッキ時間が長く、また
、リードフレームのコスト高を招いていた。またペット
フレーム全体かメッキされているので、とくにAgメッ
キの場合などリードフレームを積み重ねていたときにリ
ードフレーム同志がくっついてしまい不良品となる場合
が多かった。とくに、現状では、たとえばAgメッキを
つりピン部分にも形成しているが、メッキバタンを形成
するときに、リードフレームとメッキパターンに合せズ
レを生ずることがあり、そのようなときは、メッキ部分
は封止樹脂内から外へ出ることがあった。このような状
態になると、Agマイグレーションをその部分で引き起
こし、他のピンとのショート不良を起こすことが多々あ
った。
キパターンの面積が大きいのでメッキ時間が長く、また
、リードフレームのコスト高を招いていた。またペット
フレーム全体かメッキされているので、とくにAgメッ
キの場合などリードフレームを積み重ねていたときにリ
ードフレーム同志がくっついてしまい不良品となる場合
が多かった。とくに、現状では、たとえばAgメッキを
つりピン部分にも形成しているが、メッキバタンを形成
するときに、リードフレームとメッキパターンに合せズ
レを生ずることがあり、そのようなときは、メッキ部分
は封止樹脂内から外へ出ることがあった。このような状
態になると、Agマイグレーションをその部分で引き起
こし、他のピンとのショート不良を起こすことが多々あ
った。
本発明は、上記事情によってなされたものであり、メッ
キ領域を最適化することで、生産効率の高い高信頼性の
リードフレームを備えた半導体装置を提供することを目
的としている。
キ領域を最適化することで、生産効率の高い高信頼性の
リードフレームを備えた半導体装置を提供することを目
的としている。
[発明の構成]
(課題を解決するための手段)
本発明は、半導体素子を載置してなるリードフレームを
樹脂封止した半導体装置に関するものであり、半導体素
子を載置するために形成されるリードフレームのメッキ
領域を、つりピン部を含まずリードフレームのインナー
リード部及びそれと対向するペットフレームの先端部に
設けたことを特徴としている (作 用) 本発明は、上記のような構成であり、メッキ領域が小さ
くなり、かつ、任意の形状のメッキマスクを利用できる
ので生産効率が向上し、また、半導体素子とリードフレ
ームのペットフレーム部との結合が強固になる。
樹脂封止した半導体装置に関するものであり、半導体素
子を載置するために形成されるリードフレームのメッキ
領域を、つりピン部を含まずリードフレームのインナー
リード部及びそれと対向するペットフレームの先端部に
設けたことを特徴としている (作 用) 本発明は、上記のような構成であり、メッキ領域が小さ
くなり、かつ、任意の形状のメッキマスクを利用できる
ので生産効率が向上し、また、半導体素子とリードフレ
ームのペットフレーム部との結合が強固になる。
(実施例)
本発明の一実施例を第1図を参照して説明する。第1図
は、チップを搭載するペットフレームを中心にしたリー
ドフレームの平面図を示している。
は、チップを搭載するペットフレームを中心にしたリー
ドフレームの平面図を示している。
リードフレーム1は、たとえば、Cuなどからなり、4
本のつりピン3で支持されたペットフレーム2、このペ
ットフレーム2に対向する2群のインナーリード5とこ
のインナーリード5に連続して外方に延在するアウター
リードからなっている。このリードフレーム1には、つ
ぎに、メッキを施すことになるが、従来のものと異なり
、ペットフレーム全体には施さず、中央部分は生地のま
まになっている。このリードフレームにメッキを行うに
は、メッキマスクでリードフレームを覆い、メッキ金属
を吹付けるスパージャ法で露出部分を被覆する。したが
って、メッキ領域4は、インナーリード5とベットフレ
ーム2の両端部分のみに形成される。したがって、ベッ
トフレーム2の中心に形成されている4本のつりピン3
にはメッキ、たとえば、Agメッキは施されないので、
リードフレームおよびチップを樹脂封止する際に、樹脂
の外にメッキ層が出ることを考慮する必要はなく、耐湿
性の劣化することもない。また、メッキ領域が従来に比
較して小さいので、リードフレームを積み重ねたときに
リードフレーム同志がくっついてしまうこともない。
本のつりピン3で支持されたペットフレーム2、このペ
ットフレーム2に対向する2群のインナーリード5とこ
のインナーリード5に連続して外方に延在するアウター
リードからなっている。このリードフレーム1には、つ
ぎに、メッキを施すことになるが、従来のものと異なり
、ペットフレーム全体には施さず、中央部分は生地のま
まになっている。このリードフレームにメッキを行うに
は、メッキマスクでリードフレームを覆い、メッキ金属
を吹付けるスパージャ法で露出部分を被覆する。したが
って、メッキ領域4は、インナーリード5とベットフレ
ーム2の両端部分のみに形成される。したがって、ベッ
トフレーム2の中心に形成されている4本のつりピン3
にはメッキ、たとえば、Agメッキは施されないので、
リードフレームおよびチップを樹脂封止する際に、樹脂
の外にメッキ層が出ることを考慮する必要はなく、耐湿
性の劣化することもない。また、メッキ領域が従来に比
較して小さいので、リードフレームを積み重ねたときに
リードフレーム同志がくっついてしまうこともない。
メッキ金属をリードフレームに吹付ける際は、リードフ
レームは、基板上に置かれ、ゴム製の押え治具で固定さ
れる。当然メッキされるべき部分には、この治具は置か
れないので、従来の例では、つりピン付近にこの治具が
なく、この部分のメッキが裏面にも形成される場合が生
じている。しかし、本発明においては、この部分にはメ
ッキが施されないので、二〇治具を使うことができ、メ
ッキ漏れなどの不良が防止されるようになる。
レームは、基板上に置かれ、ゴム製の押え治具で固定さ
れる。当然メッキされるべき部分には、この治具は置か
れないので、従来の例では、つりピン付近にこの治具が
なく、この部分のメッキが裏面にも形成される場合が生
じている。しかし、本発明においては、この部分にはメ
ッキが施されないので、二〇治具を使うことができ、メ
ッキ漏れなどの不良が防止されるようになる。
メッキ領域4を形成したあとは、たとえば、Ag粉を入
れたエポキシ樹脂接着剤をベットフレーム1に塗布し、
チップを載せて加圧し、この接着剤で固定する。リード
フレーム1のペットフレーム2は、リード部分より0.
2〜0.4鰭程度リード部分より下っている。その後、
ワイヤボンディング工程に入って各インナーリード5と
チップ上の各電極パッドとをそれぞれボンディングワイ
ヤで接続して、リードとチップを電気的につなぐ。
れたエポキシ樹脂接着剤をベットフレーム1に塗布し、
チップを載せて加圧し、この接着剤で固定する。リード
フレーム1のペットフレーム2は、リード部分より0.
2〜0.4鰭程度リード部分より下っている。その後、
ワイヤボンディング工程に入って各インナーリード5と
チップ上の各電極パッドとをそれぞれボンディングワイ
ヤで接続して、リードとチップを電気的につなぐ。
最後に、チップ、ボンディングワイヤおよびインナーリ
ード等は、たとえば、エポキシ樹脂などで樹脂封止され
る。この実施例では、トランスファモールド成形法を利
用したが、ポツティングなどの他の方法でも良い。リー
ドフレーム材料は、Cuを用いたがとくにこれに限定さ
れない。他に利用できるものとしては42N i −F
e合金などがある。この実施例ではデュアルタイプの
リードフレームを用いているがとくにこのタイプに限定
されるものではなくどのタイプにも適用可能である。
ード等は、たとえば、エポキシ樹脂などで樹脂封止され
る。この実施例では、トランスファモールド成形法を利
用したが、ポツティングなどの他の方法でも良い。リー
ドフレーム材料は、Cuを用いたがとくにこれに限定さ
れない。他に利用できるものとしては42N i −F
e合金などがある。この実施例ではデュアルタイプの
リードフレームを用いているがとくにこのタイプに限定
されるものではなくどのタイプにも適用可能である。
また、施されるメッキもAgのみに限るものではなく、
他に、たとえばAu、5n−Ni、Ni −Auなどが
使用できる。第2図に示されるように、ベットフレーム
のメッキ領域4と非メッキ部分との境界は直線になって
いるが、とくに直線である必要はない。曲線でも良いし
、凹凸になっていても良い。要は、非メッキ部分がある
ことにその意義がある。もともと、メッキは、とくに樹
脂接着法の場合チップの裏面抵抗を小さくする目的で行
われていたが、回路技術が進みレイアウトの向上などで
とくにそれ程低くする必要がなくなったので、本発明の
ように非メッキ部分を大きくすることが可能になった。
他に、たとえばAu、5n−Ni、Ni −Auなどが
使用できる。第2図に示されるように、ベットフレーム
のメッキ領域4と非メッキ部分との境界は直線になって
いるが、とくに直線である必要はない。曲線でも良いし
、凹凸になっていても良い。要は、非メッキ部分がある
ことにその意義がある。もともと、メッキは、とくに樹
脂接着法の場合チップの裏面抵抗を小さくする目的で行
われていたが、回路技術が進みレイアウトの向上などで
とくにそれ程低くする必要がなくなったので、本発明の
ように非メッキ部分を大きくすることが可能になった。
[発明の効果コ
本発明は、以上のような構成であるので、メッキ領域が
減少して、この工程が効率化する。つりピン部へのメッ
キがなくなったのでメッキ漏れがなくなり、メッキ金属
よるマイグレーションがなくなった。また、メッキ工程
でのメッキマスクが作りやすくなり、さらにベットフレ
ームへの裏側へのメッキ漏れも効果的に押さえられるよ
うになった。
減少して、この工程が効率化する。つりピン部へのメッ
キがなくなったのでメッキ漏れがなくなり、メッキ金属
よるマイグレーションがなくなった。また、メッキ工程
でのメッキマスクが作りやすくなり、さらにベットフレ
ームへの裏側へのメッキ漏れも効果的に押さえられるよ
うになった。
第1図は、本発明の一実施例に係る半導体装置のリード
フレームの平面図、第2図は、従来の半導体装置に使わ
れるリードフレームの平面図である。 1・・・リードフレーム、 2・・・ペットフレーム
、3・・・つりピン、 4・・・メッキ領域、
5・・・インナーリード。
フレームの平面図、第2図は、従来の半導体装置に使わ
れるリードフレームの平面図である。 1・・・リードフレーム、 2・・・ペットフレーム
、3・・・つりピン、 4・・・メッキ領域、
5・・・インナーリード。
Claims (1)
- 半導体素子を載置したリードフレームを具備した樹脂
封止型半導体装置において、前記リードフレーム上に形
成されるメッキ領域が、つりピン部を含まず、インナー
リード部およびこのインナーリード部に対向するペット
フレームの先端部分であることを特徴とする樹脂封止型
半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2076595A JP2585830B2 (ja) | 1990-03-28 | 1990-03-28 | 樹脂封止型半導体装置及びその製造方法 |
KR1019910004845A KR940007950B1 (ko) | 1990-03-28 | 1991-03-28 | 수지밀봉형 반도체장치 |
US07/676,370 US5153706A (en) | 1990-03-28 | 1991-03-28 | Lead frames for use in plastic mold type semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2076595A JP2585830B2 (ja) | 1990-03-28 | 1990-03-28 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03278451A true JPH03278451A (ja) | 1991-12-10 |
JP2585830B2 JP2585830B2 (ja) | 1997-02-26 |
Family
ID=13609668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2076595A Expired - Fee Related JP2585830B2 (ja) | 1990-03-28 | 1990-03-28 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5153706A (ja) |
JP (1) | JP2585830B2 (ja) |
KR (1) | KR940007950B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5929511A (en) * | 1996-07-15 | 1999-07-27 | Matsushita Electronics Corporation | Lead frame for resin sealed semiconductor device |
US6265761B1 (en) | 1999-05-07 | 2001-07-24 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
JP2002076228A (ja) * | 2000-09-04 | 2002-03-15 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
US6396129B1 (en) | 2001-03-05 | 2002-05-28 | Siliconware Precision Industries Co., Ltd. | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package |
US7164585B2 (en) * | 2003-03-31 | 2007-01-16 | Intel Corporation | Thermal interface apparatus, systems, and methods |
US7927923B2 (en) * | 2006-09-25 | 2011-04-19 | Micron Technology, Inc. | Method and apparatus for directing molding compound flow and resulting semiconductor device packages |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140444A (ja) * | 1985-12-16 | 1987-06-24 | Nec Kyushu Ltd | 半導体装置用リ−ドフレ−ム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6396947A (ja) * | 1986-10-13 | 1988-04-27 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ム |
US4855807A (en) * | 1986-12-26 | 1989-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
US5072283A (en) * | 1988-04-12 | 1991-12-10 | Bolger Justin C | Pre-formed chip carrier cavity package |
-
1990
- 1990-03-28 JP JP2076595A patent/JP2585830B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-28 KR KR1019910004845A patent/KR940007950B1/ko not_active IP Right Cessation
- 1991-03-28 US US07/676,370 patent/US5153706A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140444A (ja) * | 1985-12-16 | 1987-06-24 | Nec Kyushu Ltd | 半導体装置用リ−ドフレ−ム |
Also Published As
Publication number | Publication date |
---|---|
US5153706A (en) | 1992-10-06 |
KR910017608A (ko) | 1991-11-05 |
KR940007950B1 (ko) | 1994-08-29 |
JP2585830B2 (ja) | 1997-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JPH0613502A (ja) | 半導体集積回路チップ | |
JPH06283650A (ja) | 半導体装置 | |
US4951120A (en) | Lead frame and semiconductor device using the same | |
US8368191B2 (en) | Semiconductor device and manufacturing method of the same | |
US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
JPS60167454A (ja) | 半導体装置 | |
JP2586835B2 (ja) | 半導体集積回路 | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
TWI229432B (en) | Leadless semiconductor package and bump chip carrier semiconductor package | |
JP2000223639A (ja) | 半導体パッケージボディの反りを防止するためのリードフレーム構造 | |
JPH03278451A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0817870A (ja) | 半導体装置 | |
JPH11145369A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPS63310149A (ja) | 高集積化ic用パッケ−ジおよびその製造方法 | |
JPH02181956A (ja) | 半導体装置 | |
JPH0451056B2 (ja) | ||
JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
JPH04192450A (ja) | 複合リードフレーム | |
JPS6147649A (ja) | 半導体装置およびその製造方法 | |
JPH11163245A (ja) | ボールグリッドアレイ型半導体装置 | |
JPS6060743A (ja) | リ−ドフレ−ム | |
TW200416974A (en) | Semiconductor package with lead frames having ground studs formed on the die pad thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |