JPH0327573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0327573A JPH0327573A JP16075989A JP16075989A JPH0327573A JP H0327573 A JPH0327573 A JP H0327573A JP 16075989 A JP16075989 A JP 16075989A JP 16075989 A JP16075989 A JP 16075989A JP H0327573 A JPH0327573 A JP H0327573A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- carrier concentration
- igbt
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁ゲートを有する半導体装置に係わり、特
にターンオフ時間の短縮に好適な構造に関する。
にターンオフ時間の短縮に好適な構造に関する。
最近、耳に聞こえない２ ０ ｋ Ｈ ｚ以上でスイッ
チングが可能な素子として、絶縁ゲートバイポーラトラ
ンジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌ
ａｒＴｒａｎｓｉｓｔｏｒ、以下ＩＧＢＴと略する）が
注目されている。第１図は、ＩＧＢＴの断面構造を示す
。
チングが可能な素子として、絶縁ゲートバイポーラトラ
ンジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌ
ａｒＴｒａｎｓｉｓｔｏｒ、以下ＩＧＢＴと略する）が
注目されている。第１図は、ＩＧＢＴの断面構造を示す
。
ＩＧＢＴＩは、例えばｐ十基板１の上にｎ層１２，ｎ一
層１３が形成されたウエハに、ｐ層１４，ｎ＋層１５が
拡散により形成されている。ゲー１〜電極３３が絶縁膜
２１を介してｎ十層１５，ｐ層１４，ｎ一層１３にまた
がって形成されている。さらに、ゲート電極３３と絶縁
膜２２で絶縁されたエミツタ電極３２がｎ十層１５とｐ
Ｍｌ４に低抵抗接触している。一方、他方の主表面では
ｐ十層１１にコレクタ電極３１が低抵抗接触している。
層１３が形成されたウエハに、ｐ層１４，ｎ＋層１５が
拡散により形成されている。ゲー１〜電極３３が絶縁膜
２１を介してｎ十層１５，ｐ層１４，ｎ一層１３にまた
がって形成されている。さらに、ゲート電極３３と絶縁
膜２２で絶縁されたエミツタ電極３２がｎ十層１５とｐ
Ｍｌ４に低抵抗接触している。一方、他方の主表面では
ｐ十層１１にコレクタ電極３１が低抵抗接触している。
このＩＧＢＴをオン状態にするには、エミツタ電極３２
に対して、ゲート電極３３とコレクタ電極３１に正の電
位を加える。これにより、ゲート電極３３に対向するｐ
層１４の表面がｎ層に反転し、電子○が、ｎ十層１５，
反転層、ｎ一層１３，ｎ層１２を通ってｐ十層ｌ１に流
れ込む。この電子電流により、ｐ十基板１１よりホール
■が流入する。ホールのはｎ層１２，ｎ一層１３，ｐ！
１４を通ってエミッタ電極３２へ流れ込む。この結果、
ＩＧＢＴは導通状態となる。この時、注目すべき点は、
本来高抵抗層であるｎ一層工３が、ホール■の注入によ
り、伝導度変調し、格段に抵抗が小さくなることである
。これによりＩＧＢＴは、大電流を流すことができ、エ
ミッタ・コレクタ間のオン電圧が小さくなるという特長
をもつ。一方、ＩＧＢＴをオフするときは、ゲート電極
３３の電位を取り除く。反転層が消滅し、電子○の通路
が遮断される結果、電子の供給がなくなる。この時、ｎ
一層１３に残った電子Ｏはコレクタ電極の正の電位に引
かれ、ｎ層１２へ移動し、ｐ十層１１へ注入しようとす
る。この過程において、ｎ−層１３，ｎ層１２に残留す
るホール■と再結合し、消滅する電子○もある。この場
合、ｎ一層１３とｎ層１２のライフタイムを短くすると
ホール十と電子ｅが高速に再結合し、ターンオフ時間を
小さくすることができる。ライフタイムを短くするには
、一般に重金属、例えばＰｔ＋Ａｕを半導体中に導入し
たり、ガンマ線，電子線，中性子などをー３− 照射する。この場合、本発明者等の実験でｎ一層１３よ
りｎ層１２の方がライフタイムが短いこと、つまり、再
結合はｎ層１２で起こりやすいことが分かった。さらに
、ｎ層１３はキャリア濃度が高い程、ライフタイムが短
くなることが分かった。
に対して、ゲート電極３３とコレクタ電極３１に正の電
位を加える。これにより、ゲート電極３３に対向するｐ
層１４の表面がｎ層に反転し、電子○が、ｎ十層１５，
反転層、ｎ一層１３，ｎ層１２を通ってｐ十層ｌ１に流
れ込む。この電子電流により、ｐ十基板１１よりホール
■が流入する。ホールのはｎ層１２，ｎ一層１３，ｐ！
１４を通ってエミッタ電極３２へ流れ込む。この結果、
ＩＧＢＴは導通状態となる。この時、注目すべき点は、
本来高抵抗層であるｎ一層工３が、ホール■の注入によ
り、伝導度変調し、格段に抵抗が小さくなることである
。これによりＩＧＢＴは、大電流を流すことができ、エ
ミッタ・コレクタ間のオン電圧が小さくなるという特長
をもつ。一方、ＩＧＢＴをオフするときは、ゲート電極
３３の電位を取り除く。反転層が消滅し、電子○の通路
が遮断される結果、電子の供給がなくなる。この時、ｎ
一層１３に残った電子Ｏはコレクタ電極の正の電位に引
かれ、ｎ層１２へ移動し、ｐ十層１１へ注入しようとす
る。この過程において、ｎ−層１３，ｎ層１２に残留す
るホール■と再結合し、消滅する電子○もある。この場
合、ｎ一層１３とｎ層１２のライフタイムを短くすると
ホール十と電子ｅが高速に再結合し、ターンオフ時間を
小さくすることができる。ライフタイムを短くするには
、一般に重金属、例えばＰｔ＋Ａｕを半導体中に導入し
たり、ガンマ線，電子線，中性子などをー３− 照射する。この場合、本発明者等の実験でｎ一層１３よ
りｎ層１２の方がライフタイムが短いこと、つまり、再
結合はｎ層１２で起こりやすいことが分かった。さらに
、ｎ層１３はキャリア濃度が高い程、ライフタイムが短
くなることが分かった。
上記結果より、ターンオフ時間を短かくするためには、
ｎ層１２のキャリア濃度を高くすることが有効であるが
、ｎ Ｍ１ ２のキャリア濃度を裔くすると、ｐ十基板
１１からのホールの注入効率が悪くなり、高抵抗のｎ一
層１３が充分伝導度変調されず、大電流が流せないとい
う不具合があった。
ｎ層１２のキャリア濃度を高くすることが有効であるが
、ｎ Ｍ１ ２のキャリア濃度を裔くすると、ｐ十基板
１１からのホールの注入効率が悪くなり、高抵抗のｎ一
層１３が充分伝導度変調されず、大電流が流せないとい
う不具合があった。
逆に、大電流を流すためにｎ層ｌ２のキャリア濃度を下
げると、高速性を損うという問題があった。
げると、高速性を損うという問題があった。
さらに、ｎ Ｎ１ ２の厚さを厚くしてもｐ十基板１１
から注入したホール■がｎ一層１３に達しにくくなり、
大電流を流しにくくなるという問題があった。
から注入したホール■がｎ一層１３に達しにくくなり、
大電流を流しにくくなるという問題があった。
本発明の目的は、キャリア濃度の総量が適性制御されｎ
層１２を提供することにより、高速性とー４− 大出力性（低損失性）を兼ね備えたＩＧＢＴを実現する
ことにある。
層１２を提供することにより、高速性とー４− 大出力性（低損失性）を兼ね備えたＩＧＢＴを実現する
ことにある。
上記目的は、ｎＭ１２のキャリア濃度の総量を３Ｘ１０
１２以上２．５ Ｘ １ ０１８以下にすることにより
、達威される。
１２以上２．５ Ｘ １ ０１８以下にすることにより
、達威される。
これにより、ｐ十基板からのホールの注入を促し大電流
を流すことができ、かつＩＧＢＴを高速にターンオフす
ることができる。
を流すことができ、かつＩＧＢＴを高速にターンオフす
ることができる。
〔実施例〕
以下、本発明を第２図，第３図により説明する。
第２図は、本発明者の内容を説明する一実験例である。
横軸は、ＩＧＢＴのターンオフ時間、縦軸はＩＧＢＴに
電流密度１００Ａ／一を流したときにコレクタ・エミッ
タ間に生じるオン電圧を示す。
電流密度１００Ａ／一を流したときにコレクタ・エミッ
タ間に生じるオン電圧を示す。
図中には、ｎ層１２のキャリア濃度の総量Ｎを変化させ
た３種類のＩＧＢＴにおいて、ライフタイムを制御する
ために導入したＡｕ拡散や電子線照射などのライフタイ
ムキラーのドープ量の多少によるターンオフ時間とオン
電圧の変化が示されている。例えば、Ｎ＝１．６Ｘ１０
１３ｃｍ−２の場合、ライフタイムキラーのドープ量を
多くするとターンオフ時間は短かくなるが、オン電圧が
大きくなり、低損失性が損なわれる。逆にドープ量を少
なくするとオン電圧が小さくなるが、ターンオフ時間が
長くなり、高速性が損われる。本発明等が総量Ｎを変化
させて実験した結果、Ｎ＝ １．６ ｘ１０１２ｃｍ−
２とＩ Ｘ Ｉ Ｑ １４ａｎ−２では、ほぼ同じ曲線
上に位置するが、Ｎ＝１．４Ｘ１０１３ａｎ−２では、
前者よりターンオフ時間とオン電圧の１〜レー１へオフ
が良好なＩＧＢＴが存在することを発見した。
た３種類のＩＧＢＴにおいて、ライフタイムを制御する
ために導入したＡｕ拡散や電子線照射などのライフタイ
ムキラーのドープ量の多少によるターンオフ時間とオン
電圧の変化が示されている。例えば、Ｎ＝１．６Ｘ１０
１３ｃｍ−２の場合、ライフタイムキラーのドープ量を
多くするとターンオフ時間は短かくなるが、オン電圧が
大きくなり、低損失性が損なわれる。逆にドープ量を少
なくするとオン電圧が小さくなるが、ターンオフ時間が
長くなり、高速性が損われる。本発明等が総量Ｎを変化
させて実験した結果、Ｎ＝ １．６ ｘ１０１２ｃｍ−
２とＩ Ｘ Ｉ Ｑ １４ａｎ−２では、ほぼ同じ曲線
上に位置するが、Ｎ＝１．４Ｘ１０１３ａｎ−２では、
前者よりターンオフ時間とオン電圧の１〜レー１へオフ
が良好なＩＧＢＴが存在することを発見した。
以下、その理由について述べる総量Ｎ＝ １．６ Ｘ１
０１２印−２と小さくし、ｎ層１２のキャリア濃度を下
げ、ｐ十基板からの注入効率を良くしても、ｎ層のライ
フタイムが短かくならないため、夕一ンオフ時間を縮小
できないことが分かった。この時、総量Ｎ＝１．６Ｘ１
０１２ａｎ−２一定のまま、ｎ層１２を薄くし、キャリ
ア濃度をある程度高くし、ライフタイムを短かくしても
、ホール■と再結合するｎ層１２の領域が狭いため、ｎ
層１２中で再結合しにくくなり、ターンオフ時間の短縮
は難しいこと、また、ｎ層１２のキャリア濃度が高くな
ったため、ｐ十基板からのホール■の注入効率が悪くな
り、オン電圧が上昇し、結果として第２図のＮ＝ １．
６ Ｘ １ ０ｌ２ａｎ−２のトレードオフ曲線とほと
んど同じであることも分かった。
０１２印−２と小さくし、ｎ層１２のキャリア濃度を下
げ、ｐ十基板からの注入効率を良くしても、ｎ層のライ
フタイムが短かくならないため、夕一ンオフ時間を縮小
できないことが分かった。この時、総量Ｎ＝１．６Ｘ１
０１２ａｎ−２一定のまま、ｎ層１２を薄くし、キャリ
ア濃度をある程度高くし、ライフタイムを短かくしても
、ホール■と再結合するｎ層１２の領域が狭いため、ｎ
層１２中で再結合しにくくなり、ターンオフ時間の短縮
は難しいこと、また、ｎ層１２のキャリア濃度が高くな
ったため、ｐ十基板からのホール■の注入効率が悪くな
り、オン電圧が上昇し、結果として第２図のＮ＝ １．
６ Ｘ １ ０ｌ２ａｎ−２のトレードオフ曲線とほと
んど同じであることも分かった。
一方、総量ＮをＩ Ｘ １ ０ ”ｃｍ−”と多くする
と、キャリア濃度が高くなるためライフタイムは短かく
なり、一方でｎ層１２を厚くすることもできるため再結
合しやすくすることができ、ターンオフ時間を短かくす
ることができる。しかし、キャリア濃度の上昇はｐ十基
板からのホールの注入効率を悪くし、ｎ層１２の厚膜化
はホールのｎ一層ｌ３への到達効率を悪くするので、オ
ン電圧が上昇することが分かった。その結果、オン電圧
とターンオフ時間のトレードオフはＮ＝ １．６ ｘｌ
ｏ１２ａｍ − ”とほぼ同しなることが分かった。本
発明者等は、総量Ｎをそれらの間に、例えばＮ＝１．４
ＸＩＱ１３ａｎ−２にすることにより、ターンオフ時間
とー７ー オン電圧のトレードオフを改善できることを発見した。
と、キャリア濃度が高くなるためライフタイムは短かく
なり、一方でｎ層１２を厚くすることもできるため再結
合しやすくすることができ、ターンオフ時間を短かくす
ることができる。しかし、キャリア濃度の上昇はｐ十基
板からのホールの注入効率を悪くし、ｎ層１２の厚膜化
はホールのｎ一層ｌ３への到達効率を悪くするので、オ
ン電圧が上昇することが分かった。その結果、オン電圧
とターンオフ時間のトレードオフはＮ＝ １．６ ｘｌ
ｏ１２ａｍ − ”とほぼ同しなることが分かった。本
発明者等は、総量Ｎをそれらの間に、例えばＮ＝１．４
ＸＩＱ１３ａｎ−２にすることにより、ターンオフ時間
とー７ー オン電圧のトレードオフを改善できることを発見した。
第３図は、オン電圧２Ｖ、電流密度１００Ａ／ｄでのｎ
層ｌ２のキャリア濃度の総量Ｎとターンオフ時間の関係
を示す本発明者等の実験結果である。Ｎ＝ＩＸ１０１８
（１）−２程度に最小値があり、３Ｘ １ ０ ｌ２ａ
ｎ−２− ２ ． ５ Ｘ Ｉ Ｑ ｌ３ａｎ−２でほ
ぼ均一なターンオフ時間のＩＧＢＴが得られることが分
かった。この実験では、耐圧５００ＶのＩＧＢＴを得る
ため、ｎ一層１３のキャリア濃度は２．５×１０１３ｃ
ｍ−３、厚さは５０７ｚｍの結果であるが、本発明者の
別の実験結果、異なる耐圧を得るための違ったｎ一層ｌ
３をもつＩＧＢＴでも同様であることが分かった。さら
に、好ましくは、ｎ層１２とｐ十基板１１のキャリア濃
度の最大値の差は注入効率を良くするため２０倍以上に
することが良いこと、ｎ層１２の厚さはホール■のｎ一
層１３への致達効率を良くするため↓５μｍ以下が望し
いことが分かった。また、半導体装置ｌの導電型をＰと
ｎを逆にしても同様であることが分かった。
層ｌ２のキャリア濃度の総量Ｎとターンオフ時間の関係
を示す本発明者等の実験結果である。Ｎ＝ＩＸ１０１８
（１）−２程度に最小値があり、３Ｘ １ ０ ｌ２ａ
ｎ−２− ２ ． ５ Ｘ Ｉ Ｑ ｌ３ａｎ−２でほ
ぼ均一なターンオフ時間のＩＧＢＴが得られることが分
かった。この実験では、耐圧５００ＶのＩＧＢＴを得る
ため、ｎ一層１３のキャリア濃度は２．５×１０１３ｃ
ｍ−３、厚さは５０７ｚｍの結果であるが、本発明者の
別の実験結果、異なる耐圧を得るための違ったｎ一層ｌ
３をもつＩＧＢＴでも同様であることが分かった。さら
に、好ましくは、ｎ層１２とｐ十基板１１のキャリア濃
度の最大値の差は注入効率を良くするため２０倍以上に
することが良いこと、ｎ層１２の厚さはホール■のｎ一
層１３への致達効率を良くするため↓５μｍ以下が望し
いことが分かった。また、半導体装置ｌの導電型をＰと
ｎを逆にしても同様であることが分かった。
ー８−
なお、特開昭６０−１１７６７３号において、ｎ層１２
の不純物の総量を４Ｘ１０”以上にすることが計算結果
として得られているが、本発明者等の実験結果、さらに
小さい領域に最適値があることが分かった。また，この
特開昭６０−１１７６７３号の中でパンチスルー耐圧を
高めるため３ Ｘ １ ０ １３ｃｍ−２にすることが
知られていると開示されているが、本発明者等の実験結
果によると、Ｎが約１．２Ｘ１０１２（１）−２以上３
Ｘ １ ０ １３ｃｎ−ｚ未満でも十分な耐圧が得ら
れること、また、３Ｘ１０１ｓ（１）−２ではｎ層１２
の製作上のばらつき等を考え合わせると精度よくターン
オフ時間をそろえることが難しいことが分かった。
の不純物の総量を４Ｘ１０”以上にすることが計算結果
として得られているが、本発明者等の実験結果、さらに
小さい領域に最適値があることが分かった。また，この
特開昭６０−１１７６７３号の中でパンチスルー耐圧を
高めるため３ Ｘ １ ０ １３ｃｍ−２にすることが
知られていると開示されているが、本発明者等の実験結
果によると、Ｎが約１．２Ｘ１０１２（１）−２以上３
Ｘ １ ０ １３ｃｎ−ｚ未満でも十分な耐圧が得ら
れること、また、３Ｘ１０１ｓ（１）−２ではｎ層１２
の製作上のばらつき等を考え合わせると精度よくターン
オフ時間をそろえることが難しいことが分かった。
本発明の結果、ｎ層１２を約Ｉ Ｘ １ ０ １３ｃｍ
−２にすることが望しく、この値が製作上少々ばらつい
ても均一なターンオフ時間が得られることが分かった。
−２にすることが望しく、この値が製作上少々ばらつい
ても均一なターンオフ時間が得られることが分かった。
本発明によれば、製作上ｎ層１２のキャリア濃度が少々
変動してもオン電圧を一定にしたまま、ターンオフ時間
を短かく、かつ変動を小さくできるので、高速のＩＧＢ
Ｔを再現性よく得ることができる。
変動してもオン電圧を一定にしたまま、ターンオフ時間
を短かく、かつ変動を小さくできるので、高速のＩＧＢ
Ｔを再現性よく得ることができる。
第１図は半導体装置の一例を示す縦断面図、第２図，第
３図は本発明の効果を説明するための図である。
３図は本発明の効果を説明するための図である。
Claims (1)
- 【特許請求の範囲】 １、第１の主表面を有する第１導電型の第１の領域と、
該第１の領域上に形成された第２の主表面を有する第２
導電型の第２の領域と、該第２の領域内に形成され前記
第２の主表面に露出した第１導電型の第３の領域と、該
第３の領域内に形成され前記第２の主表面に露出した第
２導電型の第４の領域と、該第４の領域と前記第３の領
域と前記第２の領域にまたがつて前記第２の主表面に絶
縁膜を介して形成された第１の電極と、前記第３の領域
と第４の領域に低抵抗接触し、第２の主表面に露出した
第２の電極と、第１の主表面で第１の領域に低抵抗接触
した第３の電極を有する半導体装置において、第１の領
域と第２の領域の間にキャリア濃度の総量が３×１０＾
１＾２以上２．５×１０＾１＾３以下である第５の領域
を形成したことを特徴とする半導体装置。 ２、特許請求の範囲第１項において、ライフタイムキラ
ーが導入されていることを特徴とする半導体装置。 ３、特許請求の範囲第１項、第２項において、前記第５
の領域のキャリア濃度の総量が略１×１０＾１＾３ｃｍ
＾−＾２で、ライフタイムキラーとして電子が照射され
ていることを特徴とする半導体装置。 ４、特許請求の範囲第１項、第２項、第３項において、
前記第５の領域のキャリア濃度の最大は、前記第１の領
域のキャリア濃度の最大の１／２０以下であり、前記第
５の領域の厚さが１５μｍ以下であることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160759A JP2753331B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160759A JP2753331B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327573A true JPH0327573A (ja) | 1991-02-05 |
| JP2753331B2 JP2753331B2 (ja) | 1998-05-20 |
Family
ID=15721853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160759A Expired - Lifetime JP2753331B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753331B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5937671A (en) * | 1996-11-08 | 1999-08-17 | Zexel Corporation | Liquid tank |
| JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183917A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6273766A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体装置 |
| JPS63226072A (ja) * | 1987-03-13 | 1988-09-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-06-26 JP JP1160759A patent/JP2753331B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183917A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6273766A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体装置 |
| JPS63226072A (ja) * | 1987-03-13 | 1988-09-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5937671A (en) * | 1996-11-08 | 1999-08-17 | Zexel Corporation | Liquid tank |
| JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2753331B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008261B1 (ko) | 전력용 반도체장치 | |
| US7307289B2 (en) | Pressed-contact type semiconductor device | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| JPH03238871A (ja) | 半導体装置およびその製造方法 | |
| US5331184A (en) | Insulated gate bipolar transistor having high breakdown voltage | |
| US5387805A (en) | Field controlled thyristor | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| US6774407B2 (en) | Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response | |
| JPH03155677A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH098301A (ja) | 電力用半導体装置 | |
| US5504351A (en) | Insulated gate semiconductor device | |
| JP4044735B2 (ja) | バイポーラ高電圧電力素子 | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPH0327573A (ja) | 半導体装置 | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPS6153877B2 (ja) | ||
| JPH1168123A (ja) | 半導体装置 | |
| JPH10199894A (ja) | 半導体装置およびその製造方法 | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP2003078139A (ja) | 電力用半導体装置 | |
| JPH06163908A (ja) | ダブルゲートｍｏｓデバイス | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JPS60260152A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |