JPH0327573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0327573A JPH0327573A JP16075989A JP16075989A JPH0327573A JP H0327573 A JPH0327573 A JP H0327573A JP 16075989 A JP16075989 A JP 16075989A JP 16075989 A JP16075989 A JP 16075989A JP H0327573 A JPH0327573 A JP H0327573A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- carrier concentration
- igbt
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁ゲートを有する半導体装置に係わり、特
にターンオフ時間の短縮に好適な構造に関する。
にターンオフ時間の短縮に好適な構造に関する。
最近、耳に聞こえない2 0 k H z以上でスイッ
チングが可能な素子として、絶縁ゲートバイポーラトラ
ンジスタ(Insulated Gate Bipol
arTransistor、以下IGBTと略する)が
注目されている。第1図は、IGBTの断面構造を示す
。
チングが可能な素子として、絶縁ゲートバイポーラトラ
ンジスタ(Insulated Gate Bipol
arTransistor、以下IGBTと略する)が
注目されている。第1図は、IGBTの断面構造を示す
。
IGBTIは、例えばp十基板1の上にn層12,n一
層13が形成されたウエハに、p層14,n+層15が
拡散により形成されている。ゲー1〜電極33が絶縁膜
21を介してn十層15,p層14,n一層13にまた
がって形成されている。さらに、ゲート電極33と絶縁
膜22で絶縁されたエミツタ電極32がn十層15とp
Ml4に低抵抗接触している。一方、他方の主表面では
p十層11にコレクタ電極31が低抵抗接触している。
層13が形成されたウエハに、p層14,n+層15が
拡散により形成されている。ゲー1〜電極33が絶縁膜
21を介してn十層15,p層14,n一層13にまた
がって形成されている。さらに、ゲート電極33と絶縁
膜22で絶縁されたエミツタ電極32がn十層15とp
Ml4に低抵抗接触している。一方、他方の主表面では
p十層11にコレクタ電極31が低抵抗接触している。
このIGBTをオン状態にするには、エミツタ電極32
に対して、ゲート電極33とコレクタ電極31に正の電
位を加える。これにより、ゲート電極33に対向するp
層14の表面がn層に反転し、電子○が、n十層15,
反転層、n一層13,n層12を通ってp十層l1に流
れ込む。この電子電流により、p十基板11よりホール
■が流入する。ホールのはn層12,n一層13,p!
14を通ってエミッタ電極32へ流れ込む。この結果、
IGBTは導通状態となる。この時、注目すべき点は、
本来高抵抗層であるn一層工3が、ホール■の注入によ
り、伝導度変調し、格段に抵抗が小さくなることである
。これによりIGBTは、大電流を流すことができ、エ
ミッタ・コレクタ間のオン電圧が小さくなるという特長
をもつ。一方、IGBTをオフするときは、ゲート電極
33の電位を取り除く。反転層が消滅し、電子○の通路
が遮断される結果、電子の供給がなくなる。この時、n
一層13に残った電子Oはコレクタ電極の正の電位に引
かれ、n層12へ移動し、p十層11へ注入しようとす
る。この過程において、n−層13,n層12に残留す
るホール■と再結合し、消滅する電子○もある。この場
合、n一層13とn層12のライフタイムを短くすると
ホール十と電子eが高速に再結合し、ターンオフ時間を
小さくすることができる。ライフタイムを短くするには
、一般に重金属、例えばPt+Auを半導体中に導入し
たり、ガンマ線,電子線,中性子などをー3− 照射する。この場合、本発明者等の実験でn一層13よ
りn層12の方がライフタイムが短いこと、つまり、再
結合はn層12で起こりやすいことが分かった。さらに
、n層13はキャリア濃度が高い程、ライフタイムが短
くなることが分かった。
に対して、ゲート電極33とコレクタ電極31に正の電
位を加える。これにより、ゲート電極33に対向するp
層14の表面がn層に反転し、電子○が、n十層15,
反転層、n一層13,n層12を通ってp十層l1に流
れ込む。この電子電流により、p十基板11よりホール
■が流入する。ホールのはn層12,n一層13,p!
14を通ってエミッタ電極32へ流れ込む。この結果、
IGBTは導通状態となる。この時、注目すべき点は、
本来高抵抗層であるn一層工3が、ホール■の注入によ
り、伝導度変調し、格段に抵抗が小さくなることである
。これによりIGBTは、大電流を流すことができ、エ
ミッタ・コレクタ間のオン電圧が小さくなるという特長
をもつ。一方、IGBTをオフするときは、ゲート電極
33の電位を取り除く。反転層が消滅し、電子○の通路
が遮断される結果、電子の供給がなくなる。この時、n
一層13に残った電子Oはコレクタ電極の正の電位に引
かれ、n層12へ移動し、p十層11へ注入しようとす
る。この過程において、n−層13,n層12に残留す
るホール■と再結合し、消滅する電子○もある。この場
合、n一層13とn層12のライフタイムを短くすると
ホール十と電子eが高速に再結合し、ターンオフ時間を
小さくすることができる。ライフタイムを短くするには
、一般に重金属、例えばPt+Auを半導体中に導入し
たり、ガンマ線,電子線,中性子などをー3− 照射する。この場合、本発明者等の実験でn一層13よ
りn層12の方がライフタイムが短いこと、つまり、再
結合はn層12で起こりやすいことが分かった。さらに
、n層13はキャリア濃度が高い程、ライフタイムが短
くなることが分かった。
上記結果より、ターンオフ時間を短かくするためには、
n層12のキャリア濃度を高くすることが有効であるが
、n M1 2のキャリア濃度を裔くすると、p十基板
11からのホールの注入効率が悪くなり、高抵抗のn一
層13が充分伝導度変調されず、大電流が流せないとい
う不具合があった。
n層12のキャリア濃度を高くすることが有効であるが
、n M1 2のキャリア濃度を裔くすると、p十基板
11からのホールの注入効率が悪くなり、高抵抗のn一
層13が充分伝導度変調されず、大電流が流せないとい
う不具合があった。
逆に、大電流を流すためにn層l2のキャリア濃度を下
げると、高速性を損うという問題があった。
げると、高速性を損うという問題があった。
さらに、n N1 2の厚さを厚くしてもp十基板11
から注入したホール■がn一層13に達しにくくなり、
大電流を流しにくくなるという問題があった。
から注入したホール■がn一層13に達しにくくなり、
大電流を流しにくくなるという問題があった。
本発明の目的は、キャリア濃度の総量が適性制御されn
層12を提供することにより、高速性とー4− 大出力性(低損失性)を兼ね備えたIGBTを実現する
ことにある。
層12を提供することにより、高速性とー4− 大出力性(低損失性)を兼ね備えたIGBTを実現する
ことにある。
上記目的は、nM12のキャリア濃度の総量を3X10
12以上2.5 X 1 018以下にすることにより
、達威される。
12以上2.5 X 1 018以下にすることにより
、達威される。
これにより、p十基板からのホールの注入を促し大電流
を流すことができ、かつIGBTを高速にターンオフす
ることができる。
を流すことができ、かつIGBTを高速にターンオフす
ることができる。
〔実施例〕
以下、本発明を第2図,第3図により説明する。
第2図は、本発明者の内容を説明する一実験例である。
横軸は、IGBTのターンオフ時間、縦軸はIGBTに
電流密度100A/一を流したときにコレクタ・エミッ
タ間に生じるオン電圧を示す。
電流密度100A/一を流したときにコレクタ・エミッ
タ間に生じるオン電圧を示す。
図中には、n層12のキャリア濃度の総量Nを変化させ
た3種類のIGBTにおいて、ライフタイムを制御する
ために導入したAu拡散や電子線照射などのライフタイ
ムキラーのドープ量の多少によるターンオフ時間とオン
電圧の変化が示されている。例えば、N=1.6X10
13cm−2の場合、ライフタイムキラーのドープ量を
多くするとターンオフ時間は短かくなるが、オン電圧が
大きくなり、低損失性が損なわれる。逆にドープ量を少
なくするとオン電圧が小さくなるが、ターンオフ時間が
長くなり、高速性が損われる。本発明等が総量Nを変化
させて実験した結果、N= 1.6 x1012cm−
2とI X I Q 14an−2では、ほぼ同じ曲線
上に位置するが、N=1.4X1013an−2では、
前者よりターンオフ時間とオン電圧の1〜レー1へオフ
が良好なIGBTが存在することを発見した。
た3種類のIGBTにおいて、ライフタイムを制御する
ために導入したAu拡散や電子線照射などのライフタイ
ムキラーのドープ量の多少によるターンオフ時間とオン
電圧の変化が示されている。例えば、N=1.6X10
13cm−2の場合、ライフタイムキラーのドープ量を
多くするとターンオフ時間は短かくなるが、オン電圧が
大きくなり、低損失性が損なわれる。逆にドープ量を少
なくするとオン電圧が小さくなるが、ターンオフ時間が
長くなり、高速性が損われる。本発明等が総量Nを変化
させて実験した結果、N= 1.6 x1012cm−
2とI X I Q 14an−2では、ほぼ同じ曲線
上に位置するが、N=1.4X1013an−2では、
前者よりターンオフ時間とオン電圧の1〜レー1へオフ
が良好なIGBTが存在することを発見した。
以下、その理由について述べる総量N= 1.6 X1
012印−2と小さくし、n層12のキャリア濃度を下
げ、p十基板からの注入効率を良くしても、n層のライ
フタイムが短かくならないため、夕一ンオフ時間を縮小
できないことが分かった。この時、総量N=1.6X1
012an−2一定のまま、n層12を薄くし、キャリ
ア濃度をある程度高くし、ライフタイムを短かくしても
、ホール■と再結合するn層12の領域が狭いため、n
層12中で再結合しにくくなり、ターンオフ時間の短縮
は難しいこと、また、n層12のキャリア濃度が高くな
ったため、p十基板からのホール■の注入効率が悪くな
り、オン電圧が上昇し、結果として第2図のN= 1.
6 X 1 0l2an−2のトレードオフ曲線とほと
んど同じであることも分かった。
012印−2と小さくし、n層12のキャリア濃度を下
げ、p十基板からの注入効率を良くしても、n層のライ
フタイムが短かくならないため、夕一ンオフ時間を縮小
できないことが分かった。この時、総量N=1.6X1
012an−2一定のまま、n層12を薄くし、キャリ
ア濃度をある程度高くし、ライフタイムを短かくしても
、ホール■と再結合するn層12の領域が狭いため、n
層12中で再結合しにくくなり、ターンオフ時間の短縮
は難しいこと、また、n層12のキャリア濃度が高くな
ったため、p十基板からのホール■の注入効率が悪くな
り、オン電圧が上昇し、結果として第2図のN= 1.
6 X 1 0l2an−2のトレードオフ曲線とほと
んど同じであることも分かった。
一方、総量NをI X 1 0 ”cm−”と多くする
と、キャリア濃度が高くなるためライフタイムは短かく
なり、一方でn層12を厚くすることもできるため再結
合しやすくすることができ、ターンオフ時間を短かくす
ることができる。しかし、キャリア濃度の上昇はp十基
板からのホールの注入効率を悪くし、n層12の厚膜化
はホールのn一層l3への到達効率を悪くするので、オ
ン電圧が上昇することが分かった。その結果、オン電圧
とターンオフ時間のトレードオフはN= 1.6 xl
o12am − ”とほぼ同しなることが分かった。本
発明者等は、総量Nをそれらの間に、例えばN=1.4
XIQ13an−2にすることにより、ターンオフ時間
とー7ー オン電圧のトレードオフを改善できることを発見した。
と、キャリア濃度が高くなるためライフタイムは短かく
なり、一方でn層12を厚くすることもできるため再結
合しやすくすることができ、ターンオフ時間を短かくす
ることができる。しかし、キャリア濃度の上昇はp十基
板からのホールの注入効率を悪くし、n層12の厚膜化
はホールのn一層l3への到達効率を悪くするので、オ
ン電圧が上昇することが分かった。その結果、オン電圧
とターンオフ時間のトレードオフはN= 1.6 xl
o12am − ”とほぼ同しなることが分かった。本
発明者等は、総量Nをそれらの間に、例えばN=1.4
XIQ13an−2にすることにより、ターンオフ時間
とー7ー オン電圧のトレードオフを改善できることを発見した。
第3図は、オン電圧2V、電流密度100A/dでのn
層l2のキャリア濃度の総量Nとターンオフ時間の関係
を示す本発明者等の実験結果である。N=IX1018
(1)−2程度に最小値があり、3X 1 0 l2a
n−2− 2 . 5 X I Q l3an−2でほ
ぼ均一なターンオフ時間のIGBTが得られることが分
かった。この実験では、耐圧500VのIGBTを得る
ため、n一層13のキャリア濃度は2.5×1013c
m−3、厚さは507zmの結果であるが、本発明者の
別の実験結果、異なる耐圧を得るための違ったn一層l
3をもつIGBTでも同様であることが分かった。さら
に、好ましくは、n層12とp十基板11のキャリア濃
度の最大値の差は注入効率を良くするため20倍以上に
することが良いこと、n層12の厚さはホール■のn一
層13への致達効率を良くするため↓5μm以下が望し
いことが分かった。また、半導体装置lの導電型をPと
nを逆にしても同様であることが分かった。
層l2のキャリア濃度の総量Nとターンオフ時間の関係
を示す本発明者等の実験結果である。N=IX1018
(1)−2程度に最小値があり、3X 1 0 l2a
n−2− 2 . 5 X I Q l3an−2でほ
ぼ均一なターンオフ時間のIGBTが得られることが分
かった。この実験では、耐圧500VのIGBTを得る
ため、n一層13のキャリア濃度は2.5×1013c
m−3、厚さは507zmの結果であるが、本発明者の
別の実験結果、異なる耐圧を得るための違ったn一層l
3をもつIGBTでも同様であることが分かった。さら
に、好ましくは、n層12とp十基板11のキャリア濃
度の最大値の差は注入効率を良くするため20倍以上に
することが良いこと、n層12の厚さはホール■のn一
層13への致達効率を良くするため↓5μm以下が望し
いことが分かった。また、半導体装置lの導電型をPと
nを逆にしても同様であることが分かった。
ー8−
なお、特開昭60−117673号において、n層12
の不純物の総量を4X10”以上にすることが計算結果
として得られているが、本発明者等の実験結果、さらに
小さい領域に最適値があることが分かった。また,この
特開昭60−117673号の中でパンチスルー耐圧を
高めるため3 X 1 0 13cm−2にすることが
知られていると開示されているが、本発明者等の実験結
果によると、Nが約1.2X1012(1)−2以上3
X 1 0 13cn−z未満でも十分な耐圧が得ら
れること、また、3X101s(1)−2ではn層12
の製作上のばらつき等を考え合わせると精度よくターン
オフ時間をそろえることが難しいことが分かった。
の不純物の総量を4X10”以上にすることが計算結果
として得られているが、本発明者等の実験結果、さらに
小さい領域に最適値があることが分かった。また,この
特開昭60−117673号の中でパンチスルー耐圧を
高めるため3 X 1 0 13cm−2にすることが
知られていると開示されているが、本発明者等の実験結
果によると、Nが約1.2X1012(1)−2以上3
X 1 0 13cn−z未満でも十分な耐圧が得ら
れること、また、3X101s(1)−2ではn層12
の製作上のばらつき等を考え合わせると精度よくターン
オフ時間をそろえることが難しいことが分かった。
本発明の結果、n層12を約I X 1 0 13cm
−2にすることが望しく、この値が製作上少々ばらつい
ても均一なターンオフ時間が得られることが分かった。
−2にすることが望しく、この値が製作上少々ばらつい
ても均一なターンオフ時間が得られることが分かった。
本発明によれば、製作上n層12のキャリア濃度が少々
変動してもオン電圧を一定にしたまま、ターンオフ時間
を短かく、かつ変動を小さくできるので、高速のIGB
Tを再現性よく得ることができる。
変動してもオン電圧を一定にしたまま、ターンオフ時間
を短かく、かつ変動を小さくできるので、高速のIGB
Tを再現性よく得ることができる。
第1図は半導体装置の一例を示す縦断面図、第2図,第
3図は本発明の効果を説明するための図である。
3図は本発明の効果を説明するための図である。
Claims (1)
- 【特許請求の範囲】 1、第1の主表面を有する第1導電型の第1の領域と、
該第1の領域上に形成された第2の主表面を有する第2
導電型の第2の領域と、該第2の領域内に形成され前記
第2の主表面に露出した第1導電型の第3の領域と、該
第3の領域内に形成され前記第2の主表面に露出した第
2導電型の第4の領域と、該第4の領域と前記第3の領
域と前記第2の領域にまたがつて前記第2の主表面に絶
縁膜を介して形成された第1の電極と、前記第3の領域
と第4の領域に低抵抗接触し、第2の主表面に露出した
第2の電極と、第1の主表面で第1の領域に低抵抗接触
した第3の電極を有する半導体装置において、第1の領
域と第2の領域の間にキャリア濃度の総量が3×10^
1^2以上2.5×10^1^3以下である第5の領域
を形成したことを特徴とする半導体装置。 2、特許請求の範囲第1項において、ライフタイムキラ
ーが導入されていることを特徴とする半導体装置。 3、特許請求の範囲第1項、第2項において、前記第5
の領域のキャリア濃度の総量が略1×10^1^3cm
^−^2で、ライフタイムキラーとして電子が照射され
ていることを特徴とする半導体装置。 4、特許請求の範囲第1項、第2項、第3項において、
前記第5の領域のキャリア濃度の最大は、前記第1の領
域のキャリア濃度の最大の1/20以下であり、前記第
5の領域の厚さが15μm以下であることを特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1160759A JP2753331B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1160759A JP2753331B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0327573A true JPH0327573A (ja) | 1991-02-05 |
JP2753331B2 JP2753331B2 (ja) | 1998-05-20 |
Family
ID=15721853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1160759A Expired - Lifetime JP2753331B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2753331B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5937671A (en) * | 1996-11-08 | 1999-08-17 | Zexel Corporation | Liquid tank |
JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61183917A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
JPS6273766A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体装置 |
JPS63226072A (ja) * | 1987-03-13 | 1988-09-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-06-26 JP JP1160759A patent/JP2753331B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61183917A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
JPS6273766A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体装置 |
JPS63226072A (ja) * | 1987-03-13 | 1988-09-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5937671A (en) * | 1996-11-08 | 1999-08-17 | Zexel Corporation | Liquid tank |
JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2753331B2 (ja) | 1998-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940008261B1 (ko) | 전력용 반도체장치 | |
US7307289B2 (en) | Pressed-contact type semiconductor device | |
JP2006332127A (ja) | 電力用半導体装置 | |
JPH03238871A (ja) | 半導体装置およびその製造方法 | |
US5331184A (en) | Insulated gate bipolar transistor having high breakdown voltage | |
US5387805A (en) | Field controlled thyristor | |
JPH0778978A (ja) | 縦型mos電界効果トランジスタ | |
US6774407B2 (en) | Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response | |
JPH03155677A (ja) | 伝導度変調型mosfet | |
JPH098301A (ja) | 電力用半導体装置 | |
US5504351A (en) | Insulated gate semiconductor device | |
JP4044735B2 (ja) | バイポーラ高電圧電力素子 | |
JPH0888357A (ja) | 横型igbt | |
JPH0327573A (ja) | 半導体装置 | |
JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JPS6153877B2 (ja) | ||
JPH1168123A (ja) | 半導体装置 | |
JPH10199894A (ja) | 半導体装置およびその製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 | |
JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP2003078139A (ja) | 電力用半導体装置 | |
JPH06163908A (ja) | ダブルゲートmosデバイス | |
JPS63288064A (ja) | 複合サイリスタ | |
JPS60260152A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |