JPH03274746A - マルチチャンバ装置 - Google Patents

マルチチャンバ装置

Info

Publication number
JPH03274746A
JPH03274746A JP2074938A JP7493890A JPH03274746A JP H03274746 A JPH03274746 A JP H03274746A JP 2074938 A JP2074938 A JP 2074938A JP 7493890 A JP7493890 A JP 7493890A JP H03274746 A JPH03274746 A JP H03274746A
Authority
JP
Japan
Prior art keywords
chamber
chambers
transfer
wafer
chamber device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2074938A
Other languages
English (en)
Inventor
Yukiyasu Sugano
菅野 幸保
Shinji Minegishi
慎治 峰岸
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2074938A priority Critical patent/JPH03274746A/ja
Publication of JPH03274746A publication Critical patent/JPH03274746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A、産業上の利用分野 B0発明の概要 C3従来技術[第13図] D、発明が解決しようとする問題点 E4問題点を解決するための手段 10作用 G、実施例〔第1図乃至第12図コ ミ2第1の実施例[第1図、第2図] b、第2の実施例[第3図乃至第5図]C9第3の実施
例[第6図] d、第4の実施例[第7図乃至第10図]e、第5の実
施例[第11図] f、第6の実施例[第12図] H1発明の効果 (A、産業上の利用分野) 本発明はマルチチャンバ装置、即ち、ウェハに対して複
数種の処理を大気に曝すことなくウェハを各別のチャン
バ間で移動させて行うことができるマルチチャンバ装置
に関する。
(B、発明の概要) 本発明は、マルチチャンバ装置において、占有面積を延
らに広くすることなく多くの処理を為し得るようにする
ため、 複数のチャンバをあるいは複数の処理部を異なる高さに
配置した構造部分を設け、あるいは、連の処理を行う複
数のチャンバの組を複数組設けるようにし、 また、スループットの向上を図るため、時間のかかる処
理を行うチャンバについては複数個を設け、 あるいは、複数のチャンバを複数のグループに分割し、
異なるグループ間に搬送チャンバを介在させるようにし
、 あるいは、ウェハな反転する機能の付いたウェハ搬送機
構を設けたものである。
(C,従来技術)[第13図] 半導体製造プロセス技術が半導体素子の微細化、高精度
化の要求に応えるには1つのチャンバでの工程を終えて
他のチャンバでの工程に移行するとき半導体基板表面部
に変質が生じないようにすることが必要である。しかし
、実際のプロセスにおいては、1つのチャンバでの工程
(例えばエツチング)を終えて他のチャンバで次の工程
(例えばCVD)を行う場合、半導体ウェハな大気に曝
すので例えば配線膜のスルーホールに露出する部分に自
然酸化膜が生じるというような問題が生じる。かかる自
然酸化膜の存在はコンタクト抵抗の増大を招くのでそれ
を除去す、る必要性が生じる場合が多い。そして、自然
酸化膜の除去は半導体ウェハのエツチング液への浸漬、
更にはそのエツチング液の水洗い等を必要とし、工程を
著しく増やす原因となり、スルーブツトを低下させる原
因となる。
そのため、複数のチャンバをゲートバルブを介して一体
化したマルチチャンバ装置なるものが開発され、たとえ
ばNIKKEI  MICRODEVICES  19
89年10月号34〜39頁等により紹介されている。
第13図(A)、(B)はそのようなマルチチャンバ装
置の一例を示すもので、同図(A)は平面図、同図(B
)は断面図である。
図面において、1はロードロックチャンバで、これから
処理を施そうとする半導体ウェハ3を待機させるチャン
バである。2は半導体ウェハ3を収納するウェハカセッ
トである。該ロードロックチャンバ1はゲートバルブ4
を介して搬送チャンバ5に連結されている。6は搬送チ
ャンバ5内に設けられた搬送アームで、フォーク7にて
半導体ウェハ3を上記ロードロックチャンバ1及びプロ
セスチャンバ8.8、・・・の間で搬送する。9は搬送
アーム6を駆動するウェハ搬送機構、10゜10、・・
・は搬送チャンバ5及び各プロセスチャンバ8.8、・
・・に設けられた真空ポンプである。
このようなマルチチャンバ装置によれば、1つのチャン
バで成る一つの工程を終えた半導体ウェハ3をゲートバ
ルブを通して別のチャンバに大気に曝すことなく移動し
て次の工程を行うことができる。即ち、二辺上の工程を
半導体ウェハ3を大気に曝すことなく連続的に行うこと
ができるのである。その点で優れているといえる。
(D、発明が解決しようとする問題点)ところで、マル
チチャンバ装置には一般に下記の問題があった。
先ず、マルチチャンバ装置は複数のチャンバを平面方向
のみに並べて一体化していたのでマルチチャンバ装置の
占有面積が大きくなるという問題があった。
また、一般にマルチチャンバ装置には必ず最低一つの搬
送チャンバ5が必要であるが、マルチチャンバ装置に占
める搬送チャンバ5の占有面積の割合が無視できない程
大きい。従って、マルチチャンバ装置の為し得る仕事の
量に対するマルチチャンバ装置の占有面積の比(これは
工場の面積を有効に利用する利用率に拘わってくる)を
大きくすることが難しかった。
また、従来のマルチチャンバ装置にはスループットをよ
り向上させるための工夫が充分に為されているとはいい
難い面があった。この点について説明すると次のとおり
である。
第1に、マルチチャンバ装置の各チャンバで行う処理に
要する時間が均一ではなく、マルチチャンバ装置を流れ
る半導体ウェハの平均スピードは最も遅い処理のスピー
ドによって規定(これを「律速」という)されてしまい
、その結果、スループットの向上が著しく難しくなる。
第2に、マルチチャンバ装置においては一般に搬送チャ
ンバ5とプロセスチャンバ8.8、・・・どの間のゲー
トバルブ4を同時に複数個開かないルールが支配してい
るが、このことがスルーブツトの向上を阻む要因となる
。というのは、各チャンバ5.8.8、・・・間が相互
汚染(クロスコンタミネーション)するのを完全に防止
するため、ゲートバルブ4を同時に2個以上開かないよ
うにする必要がある。しかしながら、一部のプロセスチ
ャンバ8.8のなかには、互いに連通してち全く相互汚
染が生じないものがある場合がある。にも拘らず、マル
チチャンバ装置全体のなかで同時にゲートバルブ4を2
個以上開かないようにするというルールを守らなければ
ならないため、スルーブツトの向上が阻害されてしまっ
ていたのである。
第3に、プロセスチャンバ8で行う処理には半導体ウェ
ハなフェースアップの状態で行うものが多いので、マル
チチャンバ装置においても半導体ウェハ3の搬送はフェ
ースアップの状態で行うようになっているのが一般的で
あるが、しかし、処理にはタングステンの選択CVDの
ようにフェイスダウン状態で行うものもある。そのため
、マルチチャンバ装置の一部のプロセスチャンバ8内で
タングステンの選択CVD等フェイスダウン状態での処
理を行う場合には、そのプロセスチャンバ8と搬送チャ
ンバ5の間に半導体ウェハ3の反転のみを行うチャンバ
である反転チャンバを設けなければならなかった。従っ
て、搬送チャンバからそのプロセスチャンバに半導体ウ
ェハを搬送する場合には、搬送チャンバから反転チャン
バへ半導体ウェハを搬送し、該反転チャンバでその半導
体ウェハを反転し、その後反転チャンバからプロセスチ
ャンバへ搬送しなければならなかったのである。また、
プロセスチャンバから搬送チャンバへ戻すときも同様で
あった。
従って、搬送に要する時間が無視できない程長くなった
。これもスルーブツトの向上を阻む要因であった。また
、これは、反転チャンバを必要とするのでマルチチャン
バ装置の占有面積を大きくする要因ともなっていたので
ある。
本発明はこのような問題点を解決すべく為されたもので
あり、マルチチャンバ装置の占有面積を徒らに広くする
ことなく多くの種類、量の処理を為し得るようにし、ま
た、スルーブツトの向上を図ることを目的とする。
(E、問題点を解決するための手段) 本発明マルチチャンバ装置の第1のものは、複数のチャ
ンバ又は処理部を高さが異なるように配置した構造部分
を有することを特徴とする。
本発明マルチチャンバ装置の第2のものは、連の処理を
行う複数のチャンバの組を複数組設けるようにしたこと
を特徴とする。
本発明マルチチャンバ装置の第3のものは、時間のかか
る処理を行うチャンバの数を複数にしたことを特徴とす
る。
本発明マルチチャンバ装置の第4のものは、複数のチャ
ンバを複数のグループに分割し、グループ間に搬送チャ
ンバを介在させたことを特徴とする。
本発明マルチチャンバ装置の第5のものは、ウェハを反
転することのできるウェハ反転機能を有するウェハ搬送
機構を有することを特徴とする。
(F、作用) 本発明マルチチャンバ装置の第1のものによれば、垂直
方向に積み重ねたチャンバあるいは処理部を高さを異な
らせて配置したチャンバについては占有面積の増大をほ
とんど伴うことなく為し得る処理の種類あるいは処理量
を増大させることができる。
従って、マルチチャンバ装置の占有面積の増大を伴うこ
となく処理の種類、量の増大を図ることができる。
本発明マルチチャンバ装置の第2のちのによれば、一連
の処理を行う複数のチャンバの組を複数組設けるので、
複数組分で1つの搬送チャンバを共有することができる
。従って、マルチチャンバ装置全体で為し得る仕事に対
するマルチチャンバ装置の占有面積の比を小さくするこ
とができる。
これは、無駄にすることを許されないIC製造工場の有
効利用につながる。
本発明マルチチャンバ装置の第3のものによれば、時間
のかかる処理を行うチャンバの数を複数にしたので、時
間のかかる処理については複数のチャンバで異なる半導
体ウェハに対して同時に処理を行うことができ、マルチ
チャンバ装置全体のスルーブツトの向上を図ることがで
きる。例えば、他の処理よりも時間が例えば2倍以上か
かる処理がある場合、その時間かかる処理を行うチャン
バを例えば2個にすると、その処理がマルチチャンバ装
置のスルーブツトを低くする要因にならなくなる。即ち
、律速にならなくなるのである。
本発明マルチチャンバ装置の第4のものによれば、互い
に相互汚染を生じないチャンバどうしでグループを組む
こととすれば、各グループ内においてはチャンバ間の相
互汚染の虞れがないのでゲートバルブを複数同時に開く
ことが許容される。従って、スルーブツトの向上を図る
ことができる。
本発明マルチチャンバ装置の第5のものによれば、ウェ
ハ搬送機構が半導体ウェハを反転して搬送できるので、
搬送チャンバとプロセスチャンバとの間に反転チャンバ
を介在させることなく直接半導体ウェハを搬送チャンバ
から目的のプロセスチャンバへ反転して搬送することが
できる。
(G、実施例)[第1図乃至第12図コ以下、本発明マ
ルチチャンバ装置を図示実施例に従って詳細に説明する
(a、第1の実施例)[第1図、第2図〕第1図(A)
、(B)は本発明マルチチャンバ装置の第1の実施例を
示すものであり、同図(A)は平面断面図、同図(B)
は縦断面図である。
本マルチチャンバ装置は平面形状が略正方形の搬送チャ
ンバ5の三つの側面それぞれにプロセスチャンバ8を上
下に2段ずつ合計6個ゲートバルブ4を介して連結し、
残りの一つの側面にロードロックチャンバlを設けたも
のである。各プロセスチャンバ8.8、・・・のうち上
段のものには上方に排気するクライオポンプlOを、下
段のものには下方に排気するクライオポンプ10をそれ
ぞれ設けている。
そして、ウェハ搬送機構9は上段のチャンバ8と下段の
チャンバ8との間で半導体ウェハ3の搬送ができるよう
にアーム6及びフォーク7を全体的に昇降させることが
できるようになっている。
このようなマルチチャンバ装置によれば、占有面積の増
大を伴うことなくプロセスチャンバ8の数を増すことが
できる。また、プロセスチャンバ8の数が同じならばマ
ルチチャンバ装置の占有面積を狭くすることができる。
第2図(A)、(B)は第1図に示したマルチチャンバ
装置の変形例を示し、同図(A)は平面断面図、同図(
B)は縦断面図である。
本マルチチャンバ装置は、第1図のマルチチャンバ装置
と各チャンバl、5.8.8.・・・の配置が同じであ
るが、昇降可能なウェハ搬送機構9を2個を有しており
、2個の搬送機構9.9を用17)て半導体ウェハ3を
搬送することができるので、スルーブツトをより向上さ
せることができるとし)う点で異なっている。
(b、第2の実施例)[第3図乃至第5図1第3図(A
)乃至(C)は本発明マルチチャンバ装置の第2の実施
例を示すもので、同図(A)はマルチチャンバ装置の縦
断面図、同図(B)は平面図、同図(C)は同図(A)
のC−C線に沿う断面図である。
本マルチチャンバ装置は、1つのチャンバ8aにおいて
三種類のスパッタを行うようにしたもので、Llaはチ
タンのスパッタを行うスパッタカソード、llbはアル
ミニウムのスパッタを行うスパッタカソード、llcは
チタンのスパッタを行うスパッタカソードであり、ll
bは11a、llcよりも高いところに位置している。
12は円盤状のホルダープレートで、4個所にウェハ保
持孔13.13.13.13が形成されており、中心部
がモータ14の回転軸に固定され、モータ14によって
回転されて半導体ウェハ3.3.3,3を順次各スパッ
タカソード11a、llb、llcと対応するところに
位置させる。尚、該チャンバ8aの最下部はホルダープ
レート12と搬送チャンバ5との間の半導体ウェハ3の
中継を行う場所として用いられる。
本マルチチャンバ装置によれば1.1つのプロセスチャ
ンバ8a内において3個所でそれぞれ別個にスパッタを
行うことができる。そして、スパッタを行う場所は立体
的に配置されているので、マルチチャンバ装置の占有面
積をさほど増大することなく処理の種類、処理量を増や
すことができる。
また、1つのスパッタ箇所から次のスパッタ箇所への半
導体ウェハの搬送は単にモータ14を90度回転させる
ことだけによって行うことができ、延いてはスルーブツ
トの向上を図ることも可能になる。
尚、本マルチチャンバ装置において、ホルダープレート
12が90度回転する毎に各スパッタカソードlla〜
llcをそれぞれ他の部分から隔離した密閉状態にする
ような構成にしても良い。
第4図(A)、(B)は第3図に示したマルチチャンバ
装置の変形例を示すもので、同図(A)はマルチチャン
バ装置の斜視図、同図(B)はスパッタを行うプロセス
チャレバ内のウェハホルダを示す拡大斜視図である。
本マルチチャンバ装置は図示しないロード室からゲート
バルブ4を通して半導体ウェハ3が搬送チャンバ5へ搬
送されると各プロセスチャンバ8.8、・・・で処理が
行われるが、そのうちの1つのプロセスチャンバ8aは
複数のスパッタカソードlla〜lieを有し各部で同
時にスパッタができる。そして、プロセスチャンバ8a
の中央部に八角柱状のウェハホルダ15が配置されてい
る。16はウェハホルダ15を回転させる回転軸である
上記ウェハホルダ15はその各側面に半導体ウェハ3.
3、・・・を保持して各半導体ウェハ3゜3、・・・を
スパッタカソードlla〜11eに対向させることがで
きるようになっている。
このようなマルチチャンバ装置によれば、処理の種類を
装置の占有面積を徒らに広くすることなく増やすことが
でき、スループットの向上を図ることができる。
スルーブツトの向上という面について詳しく説明すると
次の通りである。
AI2とシリコン基板の相互シンター防止等のためにバ
リアメタルを設ける必要性があり、そのため、例えばA
j2 (500nm)/TiN (100nm)/Ti
 (50nm)というような多層構造の膜をスパッタリ
ングにより形成する必要性がある。この場合%AI2に
ついてはArガスを流し放しにし、すぐ成膜プロセスに
入るとすると、Arガスが0.4Pa、パワーが約12
W/cm”という条件例だと15nm/秒のレートにな
り、約33秒で500nmの膜厚のA4膜を形成するこ
とができる。また、基板加熱をしたとしてもそれより1
0秒程度余計に時間がかかる程度のことで済む。
しかるに、TiN111を形成するときは、N2゜02
ガスを使用した反応性スパッタリング法の場合、従来の
マルチチャンバ装置によればAn膜、Ti膜形成用チャ
ンバへの形響を防ぐためスパッタ1回毎にNx、Oxガ
スを排気してから搬送を行う必要がある。従って、プロ
セスチャンバに半導体ウェハをセットした後Art N
x 、Ox等のガスを導入し、例えば20秒程度の時間
をがけて安定化し、ガス圧0.5Pa、パワー約6W/
cm”の条件でスパッタを行えば、レートが1 nm7
秒にしかならないのでTiNを1100n形成するのに
約100秒要する。更にガス導入の停止、排気を必要と
し、これに30秒程度かかる。したがって、TiN膜の
形成に約150秒、成膜の前後に加熱を10秒行えば1
60秒もかかることになる。
更に、使用するチャンバの数を減らすために第1層目の
Ti膜(50nm)と、第2層目のTfNIl!(10
0nm)を同じプロセスチャンバで連続的に形成するこ
ととすると次のようなシーケンス(1)〜(6)になる
。尚、TiはArガス014Pa中でパワー約3W/c
m”の条件でスパッタし、そのレートが2nm/sec
であるとする。
(1)Arガス導入(20秒)、(2)Ti膜50nm
形成(25秒)、(3)Arガス排気(30秒)、(4
)Ar、N−,02ガス導入(20秒)、(5)TiN
膜1100n形成(100秒)、(6)Ar、N−、O
xガス排気(30秒) 従って、成膜の前後に加熱を行わないとしても約225
秒要する。であるから、]IIのチャンバをAn成膜に
利用したマルチチャンバ装置についてAnの1μmあた
りめスルーブツトが40〜50 s / h rとする
メーカー側の公称値も、例に挙げたAj2 (500n
m)/TiN (100n)/Ti(50nm)の構造
の場合だとA、9、TiN、Tiを別のチャンバで形成
すれば実際上せいぜい20〜25 s / h rにし
かならないといえる。というのは、マルチチャンバ装置
のスルーブツトは最も時間のかかる律速プロセスによっ
て決定されてしまうからである。
しかるに、第4図に示すようなマルチチャンバ装置(あ
るいは第3図に示すようなマルチチャンバ装置)によれ
ば、−度に複数枚の半導体ウェハ3.3、・・・に対し
て各別のスパッタカソード11a〜lieによってスパ
ッタをすることができるので、著しくスルーブツトの向
上を図ることができる。
第5図はスパッタを行うチャンバの別の例を示す斜視図
である。本チャンバは八角柱状のウェハホルダ15の回
転軸16をチャンバ8aと搬送チャンバ5との隔壁5a
に対して垂直にしたものであり、第4図に示すマルチチ
ャンバ装置のようにウェハホルダ15の回転軸16を隔
壁5aに対して平行に設けても良いが、第5図に示す本
プロセスチャンバのように垂直にしても良いのである。
尚、第4図、第5図においてウェハホルダ15を回転す
る回転駆動機構の図示は省略した。
(c、第3の実施例)[第6図] 第6図は本発明マルチチャンバ装置の第3の実施例を示
す平面断面図である。本図においてはゲートバルブ等を
本マルチチャンバ装置の特徴と関係しない部分を省略し
、特徴的部分だけを模式%式% 本マルチチャンバ装置は、三つの処理A、B、Cからな
る一連の工程を順次行うプロセスチャンバ8A、8B、
8Cの組み合せを2組有し、この2組6個のチャンバ8
A、8B、8C18A、8B、8Cが1つの搬送チャン
バ5及び1つのロードアンドロード室17を共有してい
ることを特徴としている。破線は半導体ウェハ3の流れ
を示している。
8A、8Aは共にTiスパッタを行うプロセスチャンバ
、8B、8BはTiNスパッタを行うプロセスチャンバ
、8C18CはAJ2S iスパッタを行うプロセスチ
ャンバである。そして、三つの処理A、B、Cからなる
工程は破線で示した2つの経路で同時に行うことができ
る。即ち、本マルチチャンバ装置は3つのプロセスチャ
ンバ8からなるマルチチャンバ装置の2台分の働きを行
う・それでいて搬送チャンバ5、その内部のウェハ搬送
機構及びロードアンドロード室17は1つずつで済む。
従って、マルチチャンバ装置の為し得る仕事の量に比し
て占有面積を狭くすることができ、また、所要エネルギ
ーの低減も図ることができるのである。
また、1つのプロセスチャンバ、例えば第6図における
左側の方のプロセスチャンバ8Aに例えばターゲット交
換等のメンテナンスを施す場合には、残りのプロセスチ
ャンバ8Aを過渡的に上記2つの経路のA12Siスパ
ツタ処理に共用して成膜することができる。従って、ト
ラブルに対して対応の自由度が高まり、トラブルが起き
てもマルチチャンバ装置のスルーブツトを著しく下げな
くて済む。
尚、複数の処理からなる一連の工程を順次行うプロセス
チャンバの組み合せを複数組有するようにするという技
術的思想は、スパッタリングを行うマルチチャンバ装置
に限らずCVD、  ドライエツチング等の他の一連の
処理を行うマルチチャンバ装置にも適用することができ
ることはいうまでもない。
(d、第4の実施例)[第7図乃至第10図]第7図は
本発明マルチチャンバ装置の第4の実施例を示す平面断
面図である。
同図において、1はロード室、8A、8AはTi/Ti
N/Ti膜をスパッタにより形成するプロセスチャンバ
、8BはA11膜を形成プロセスチャンバ、8CはTi
N膜を形成するプロセスチャンバ、18はロード室、1
9Aはプロセスチャンバ8A内にセットされたターゲッ
ト、19Bはプロセスチャンバ8B内にセットされたタ
ーゲット、19cはプロセスチャンバ9C内にセットさ
れたターゲットである。
本マルチチャンバ装置はT i/T i N/T i膜
をスパッタにより形成するプロセスチャンバ8Aを2個
有していることに特徴がある。プロセスチャンバ8Aが
2個あるのはそこで行うTi/T i N / T i
膜の形成に要する時間が他のプロセスチャンバ8B、8
Cで行うA11膜、TiN膜の形成に要する時間に比較
して2倍以上長いからである。換言すれば、プロセスチ
ャンバ8Aが律速チャンバだからである。
即ち、Afflliを形成する場合、その下層膜として
シリコン半導体基板との相互シンターを防止するために
例えばT i / T i N / T i膜がバリア
メタルとして必要となる。また、上層膜として露光の際
に反射を防止する反射防止膜として例えばTiN膜が必
要となる。そして、Ti/TiN/Ti膜をスパッタに
より形成する場合140秒程程度る。その内訳は、Ar
ガス導入及び安定化に10秒、Ti膜(50nm)形成
に15秒、N2.0□ガス導入安定化に10秒、TiN
膜(100nm)形成に60秒、Nz、Osガス排気に
10秒、Ti膜(50nm)形成に15秒、Arガス排
気に20秒かかる。
それに対して、A12膜を形成する場合はArガスを流
し放しで済み、500nmのA11の形成に要する時間
は30秒程度である。もし、Arガス導入(10秒)、
排気(20秒)を行ったとして660秒で済む。
また、TiN膜を形成する場合はAr、Nz、02ガス
導入、安定化に10秒、TiN膜(20nm)形成に1
2秒、ガスの排気に20秒と、42秒で済む。
従って、Ti/TiN/Ti膜の形成を行うプロセスチ
ャンバ8Aが1個しかない場合、プロセスチャンバ8A
が律速チャンバとなってマルチチャンバ装置のスルーブ
ツトを決定し、他のプロセスチャンバ8B、8Cの待ち
時間(遊び時間)が長くなる。
そこで、本マルチチャンバ装置においては搬送チャンバ
8Aを2個設け、2個の搬送チャンバ8A、8A内にお
いて同時にTi/TiN/Ti膜の形成を行うので、他
のプロセスチャンバ8B、8Cの待ち時間が短くなり、
スルーブツトの向上を図ることができる。すなわち、ロ
ード室1内の図示しない半導体ウェハは、あるものが−
方のプロセスチャンバ8Aに送られそこでスパッタされ
、他のものが他方のプロセスチャンバ8Aに送られそこ
でスパッタされる。そして、プロセスチャンバ8A、8
Aでスパッタを終えたものはすべてプロセスチャンバ8
B、プロセスチャンバ8Cで順次スパッタされ、アンロ
ード室18に送られることになる。破線は半導体ウェハ
の流れを示す。
第8図は第7図に示したマルチチャンバ装置の変形例で
ある。
本マルチチャンバ装置は、第7図に示したマルチチャン
バ装置が一方通行タイブのマルチチャンバ装置に本発明
を適用したものであるのに対して、搬送チャンバを中心
にそのまわりにプロセスチャンバを配置したランダムア
クセスタイプのマルチチャンバ装置に本発明を適用した
ものであり1.その点で相違するが、それ以外の点では
共通する。即ち、律速となるプロセスチャンバ8Aの数
だけが2個となり、他のプロセスチャンバ8B、8Cは
1個ずつとなっている。
尚、第7図、第8図において、ウェハ搬送機構、真空ポ
ンプ等本マルチチャンバ装置の特徴に関係しないところ
は省略した。
尚、本実施例のマルチチャンバ装置に存在するところの
律速となるプロセスチャンバの数を多くするという技術
的思想は、TiN/Aβ/ T i /TiN/Ti積
層膜を形成するマルチチャンバ装置だけでなく、CVD
、ドライエツチング等の他の一連の処理を行うマルチチ
ャンバ装置にも適用できる。即ち、律速となるプロセス
チャンバを有するマルチチャンバ装置にはすべて適用が
可能である。
第9図、第10図は更に別の変形例を説明するものであ
り、第9図は平面断面図、第1O図(A)乃至(H)は
プロセスシーケンス図である。
本マルチチャンバ装置は律速プロセスを含む一連の処理
と律速プロセスを含まない一連の処理の両方を行うよう
にしたものである。
同図において、17はロードアンロード室、8aはプラ
ズマエツチングを行うプロセスチャンバで、そのエツチ
ングに要する時間は1分間、8bはW(タングステン)
の選択CVDを行うプロセスチャンバで、その選択CV
Dに要する時間は5分間、8cはTi/TiN/Ti積
層膜のスパッタを行うプロセスチャンバで、そのスパッ
タに要する時間は50秒、8dはAβ5iliのスタン
バによる形成を行うプロセスチャンバで、そのスパッタ
に要する時間は40秒である。5はこれ等のプロセスチ
ャンバ88〜8d及びロードアンロード室17に囲まれ
た中央部に位置する搬送チャンバである。尚、第9図及
びプロセスシーケンス図である第10図(A)〜(H)
において、ゲートバルブ、ウェハ搬送機構等マルチチャ
ンバ装置の特徴と直接関係のない部分は省略した。
本マルチチャンバ装置によって一連の処理を二種行う。
第1の一連の処理は、 (1)プロセスチャンバ8aにおいてのエツチング(前
処理)、 (2)プロセスチャンバ8bにおいてのWの選択CVD
、 (3)プロセスチャンバ8cにおいてのTi/TiN/
Ti積層膜のスパッタ、 (4)プロセスチャンバ8dにおいてのAβSiのスパ
ッタを、 行うものである。
また、第2の一連の処理は、 (1)プロセスチャンバ8aにおいてのエツチング(前
処理)、 (2)プロセスチャンバ8CにおいてのTi/TiN/
Ti積層膜のスパッタ、 (3)プロセスチャンバ8dにおいてのAnSiのスパ
ッタを、 行うものである。
第9図はこの場合のプロセスシーケンスを示すものであ
り、38.3□、・・・はロードアンドロード室17へ
供給された半導体ウェハで、符号3に付された小さい番
号1.2、・・・は半導体ウェハ3のロードアンドロー
ド室17へ供給された順序を示している。そして、第1
番目、第6番目、第11番目、・・・の半導体ウェハ3
..3..3.、。
・・・とじて、即ち5枚おきの半導体ウェハとして上記
第1番目の一連の処理を行うものを供給し、他のウェハ
3□、3..3..3..3..3.。
3e、3+。、3□、3°、31.34.31?、・・
・とじて第2番目の一連の処理を行うものを供給する。
すると、各チャンバ88〜8dはほとんど遊び(待ち)
時間ができず、マルチチャンバ装置で行う仕事量を増大
させることができる。
尚、アームによる搬送時間を無視すると5枚おきに第1
の一連の処理用の半導体ウェハ3を供給すれば良いとい
う計算になるが、搬送時間を考慮すると4枚おきに第1
の一連の処理用の半導体ウェハ3を供給し、残りの半導
体ウェハ3として第2の一連の処理を行うものを供給す
れば良いということになると思われる。
尚、実用にあたっては、最ら効率的にマルチチャンバ装
置を稼動できる二種の処理用のシーケンスをコンピュー
タにより厳格に演算し、その結果に基づいてマルチチャ
ンバ装置各部をコントロールするようにすると良い。
(e、第5の実施例)[第11図] 第11図は本発明マルチチャンバ装置の第5の実施例を
示す平面断面図である。
同図において、8alはランプアニールを行うプロセス
チャンバ、1はロードロックチャンバ58a2はAfl
スパッタを行うプロセスチャンバで、これ等は第2の搬
送チャンバ5aの三つの側面にゲートバルブ4.4.4
を介して連結されており、該第1の搬送チャンバ5bの
側面にゲートバルブ4.4を介して連結された上記プロ
セスチャンバ8alと8a2によって第1のグループを
構成している。こうするのは、Aj2スパッタ、ランプ
アニールは共に、Ar系の不活性ガスを用いて処理を行
うので、相互汚染する可能性がないからである。
5bは第3の搬送チャンバで、第1の搬送チャンバ5a
とゲートバルブ4abを介して一側面にて連結されてい
る。8bl、8b2.8b3は第2のグループを構成す
るプロセスチャンバである。そして、8blがドライエ
ツチングを行うプロセスチャンバ、8b2が層間絶縁膜
CVDを行うプロセスチャンバ、8b3がメタルCVD
を行うプロセスチャンバであり、共にゲートバルブ4.
4.4を介して第2の搬送チャンバ5bの三つの側面に
連結されている。
これ等8bl、8b2.8b3が第2のグループを構成
するのは、これ等はすべてフッ素系のガスを使用し、そ
の間では相互汚染の虞れがないからである。
但し、第1のグループのプロセスチャンバ8aと第2の
グループのプロセスチャンバ8bとの間には使用するガ
スが全く異なることによる相互汚染の可能性があるので
ある。
そして、第1のグループ内において、即ち、プロセスチ
ャンバ8al、8e2間で搬送する場合、そして、第2
のグループ内において即ち、プロセスチャンバ8bl、
8b2.8b3間で搬送する場合には、ゲートバルブ4
を複数同時に開くことが許される。つまり、同時に複数
のゲートバルブ4.4を開いてはならないというルール
はグループ内においては適用しなくても済む。従って、
半導体ウェハの搬送に要する時間がきわめて短縮される
のである。
尚、第1のグループと第2のグループの間に存在するゲ
ートバルブ4abは他のゲートバルブ4.4、・・・が
開いているときは開かないというルールの適用を受け、
開閉が厳格に行われる。
(f、第6の実施例)[第12図] 第12図は本発明マルチチャンバ装置の第6の実施例の
要部であるウェハ搬送機構を示す縦断面図である。
同図において、5は搬送チャンバ、6は伸縮することに
より半導体ウェハ3を搬送する搬送アームで、伸縮軸を
中心として回転することができるようにされている。7
aは搬送アーム6の先端部に取り付けられたウェハホル
ダで、保持した半導体ウェハ3を落下させないように固
定するビン20が設けられている。尚、静電チャックに
より半導体ウェハ3を保持するようにしても良い。
8はWの選択CVDを行うプロセスチャンバで、下側に
反応電極21を有している。該反応電極21上に半導体
ウェハ3を置かないと選択CVDを行うことができない
ので該プロセスチャンバ8内では半導体ウェハ3をフェ
イスダウンさせる必要がある。
4aは上記プロセスチャンバ8と搬送チャンバ5との間
に配置された真空バルブである。
処理は一般に半導体ウェハ3をフェイスアップの状態で
行う場合が多いが、しかし、フェイスダウンの状態で行
う場合もある。そこで、本マルチチャンバ装置において
はウェハ搬送機構に半導体ウェハ3を反転する機能を与
えたのである。
ここで、半導体ウェハの搬送方法について説明する。
先ず、図示しないロードロツタチャンバを真空排気した
後、搬送アーム6のウェハホルダ7aに半導体ウェハ3
をフェイスアップの状態で載せる。そして、ビン20に
よって半導体ウェハ3を固定する。
次に、搬送チャンバ5内において搬送アーム6が180
度回紙回転上向きだった半導体ウェハ3が下向きになる
。その状態でアーム6が伸びてウェハホルダ7aがプロ
セスチャンバs内に入り、反応電極21上に位置する。
次に、固定ビン20が外れ、半導体ウェハ3が反応電極
21上に置かれる。すると、アーム6が縮み、搬送チャ
ンバ5内に納まった状態になる。
次に、真空バルブ4aが閉じ、プロセスチャンバ8内で
Wの選択CVDが開始される。
Wの選択CVDが終了すると、アーム6によって半導体
ウェハ3が搬送チャンバ5内にフェイスダウンのまま収
容される。この後、その半導体ウェハ3は別の図示しな
いチャンバに送られることになるがそのチャンバのプロ
セスがフェイスダウンプロセスである場合にはそのフェ
イスダウンのまま搬送する。逆にそのチャンバのプロセ
スがフェイスアッププロセスである場合には再度アーム
6を180度回紙回転て搬送する。
このようなマルチチャンバ装置によれば、反転チャンバ
を要することなく半導体ウェハ3の反転ができ、マルチ
チャンバ装置の占有面積を狭くできる。また、搬送チャ
ンバ5から直接プロセスチャンバ8に搬送する過程で半
導体ウェハ3を反転できるのでスルーブツトの向上を図
ることができる。
(H,発明の効果) 以上に述べたように、本発明マルチチャンバ装置の第1
のものは、複数のチャンバあるいは複数の処理部を異な
る高さに配置した構造部分を少なくとも有することを特
徴とするものである。
従って、本発明マルチチャンバ装置の第1のものによれ
ば、チャンバ、処理部の高さを異ならせて配置したので
占有面積の増大をほとんど伴うことなくマルチチャンバ
装置により為し得る処理の種類あるいは処理量を増大さ
せることができる。
本発明マルチチャンバ装置の第2のものは、連の処理を
行う複数のチャンバの組を複数組質することを特徴とす
るものである。
従って、本発明マルチチャンバ装置の第2のものによれ
ば、一連の処理を行う複数のチャンバの組を複数組設け
るので、複数組性で1つの搬送チャンバを共有すること
ができる。従って、マルチチャンバ装置全体で為し得る
仕事に対するマルチチャンバ装置の占有面積の比を小さ
くすることができる。これは、無駄にすることを許され
ない工場の有効利用につながる。
本発明マルチチャンバ装置の第3のものは、運の処理を
各別のチャンバで行うマルチチャンバ装置であって、時
間のかかる処理を行うチャンバを複数個設けてなること
を特徴とするものである。
従って、本発明マルチチャンバ装置の第3のちのによれ
ば、時間のかかる処理を行うチャンバの数を複数にした
ので、時間のかかる処理については複数のチャンバで異
なる半導体ウェハに対して同時に処理を行うことができ
、マルチチャンバ装置全体のスルーブツトの向上を図る
ことができる。
本発明マルチチャンバ装置の第4のものは、複数のチャ
ンバを複数のグループに分割し、グループ間には搬送チ
ャンバを介在させたことを特徴とするものである。
従って、本発明マルチチャンバ装置の第4のものによれ
ば、互いに相互汚染を生じないチャンバどうしでグルー
プを組むこととすることにより、各グループ内チャンバ
に関しては相互汚染の虞れがないのでゲートバルブを複
数同時に開くことが許容されるようにすることができる
。従って、スルーブツトの向上を図ることができる。そ
して、グループ間の相互汚染はその間の搬送チャンバに
よって防止できる。
本発明マルチチャンバ装置の第5のものは、ウェハホル
ダにてウェハを保持する搬送アームが回転してウェハな
反転することのできるウェハ搬送機構を有することを特
徴とするものである。
従って、本発明マルチチャンバ装置の第5のものによれ
ば、ウェハ搬送機構が半導体ウェハを反転して搬送でき
るので、搬送チャンバとプロセスチャンバとの間に反転
チャンバを介在させることなく直接半導体ウェハを搬送
チャンバから目的のプロセスチャンバへ反転して搬送す
ることができる。従って、スループットの向上を図るこ
とができる。
【図面の簡単な説明】
第1図(A)、(B)は本発明マルチチャンバ装置の第
1の実施例を示すもので、同図(A)は平面断面図、同
図(B)は縦断面図、第2図(A)、(B)は変形例を
示すもので、同図(A)は平面断面図、同図(B)は縦
断面図、第3図(A)乃至(C)は本発明マルチチャン
バ装置の第2の実施例を示すもので、同図(A)は平面
断面図、同図(B)は縦断面図、同図(C)は同図(A
)のC−C線に沿う断面図、第4図(A>、(B)は変
形例を示すもので、同図(A)は斜視図、同図(B)は
ウェハホルダの拡大斜視図、第5図はスパッタを行うチ
ャンバの別の例を示す斜視図、第6図は本発明マルチチ
ャンバ装置の第3の実施例を示す平面断面図、第7図は
本発明マルチチャンバ装置の第4の実施例を示す平面断
面図、第8図は変形例を示す平面断面図、第9図及び第
10図は別の変形例を説明するためのもので、第9図は
構成を示す平面断面図、第10図(A)乃至(H)はプ
ロセスシーケンスを示す図、第11図は本発明マルチチ
ャンバ装置の第5の実施例を示す平面断面図、第12図
は本発明マルチチャンバ装置の第6の実施例の要部を示
す縦断面図、第13図(A)、(B)は従来例を示すも
ので、同図(A)は平面断面図、同図(B)は縦断面図
である。 3 ・ 5 ・ 6 ・  a 9 ・ a ウェハ、4・・・ゲートバルブ、 搬送チャンバ、 搬送アーム、 ・ウェハホルダ、8・・・チャンバ、 ウェハ搬送機構、 ・反転機能付きウェハ搬送機構。 符号の説明 第 3 図 平面断面図 (A) CB) 従来例 第13図 〜す %/−ン wpよ

Claims (5)

    【特許請求の範囲】
  1. (1)複数のチャンバあるいは複数の処理部を異なる高
    さに配置した構造部分を少なくとも有することを特徴と
    するマルチチャンバ装置
  2. (2)一連の処理を行う複数のチャンバの組を複数組有
    することを特徴とするマルチチャンバ装置
  3. (3)一連の処理を各別のチャンバで行うマルチチャン
    バ装置であって、時間のかかる処理を行うチャンバを複
    数個設けてなることを特徴とするマルチチャンバ装置
  4. (4)複数のチャンバを複数のグループに分割し、グル
    ープ間には搬送チャンバを介在させたことを特徴とする
    マルチチャンバ装置
  5. (5)ウェハホルダにてウェハを保持する搬送アームが
    回転してウェハを反転することのできるウェハ搬送機構
    を有することを特徴とするマルチチャンバ装置
JP2074938A 1990-03-24 1990-03-24 マルチチャンバ装置 Pending JPH03274746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2074938A JPH03274746A (ja) 1990-03-24 1990-03-24 マルチチャンバ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2074938A JPH03274746A (ja) 1990-03-24 1990-03-24 マルチチャンバ装置

Publications (1)

Publication Number Publication Date
JPH03274746A true JPH03274746A (ja) 1991-12-05

Family

ID=13561791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2074938A Pending JPH03274746A (ja) 1990-03-24 1990-03-24 マルチチャンバ装置

Country Status (1)

Country Link
JP (1) JPH03274746A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198659A (ja) * 1992-01-22 1993-08-06 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置
JPH05226453A (ja) * 1992-02-17 1993-09-03 Hitachi Ltd 真空処理装置
EP0786800A2 (en) * 1996-01-26 1997-07-30 Tokyo Electron Limited Processing apparatus for semiconductor wafers
EP0797240A2 (en) * 1996-03-04 1997-09-24 Applied Materials, Inc. Reduced footprint semiconductor processing system
JPH10214682A (ja) * 1997-01-30 1998-08-11 Mitsubishi Chem Corp 有機電界発光素子の製造装置及び製造方法
US5807062A (en) * 1995-12-28 1998-09-15 Jenoptik Aktiengesellschaft Arrangement for handling wafer-shaped objects
KR100221259B1 (ko) * 1995-03-30 1999-09-15 니시히라 순지 인라인식 성막장치
WO2000017925A1 (fr) * 1998-09-21 2000-03-30 Nissin Electric Co., Ltd. Dispositif de traitement sous vide
JP2000512082A (ja) * 1996-06-13 2000-09-12 ブルックス オートメーション インコーポレイテッド マルチレベル基板処理装置
KR20020071393A (ko) * 2001-03-06 2002-09-12 주식회사 아이피에스 자동연속 웨이퍼가공시스템 및 그를 이용한 웨이퍼가공방법
WO2003010800A1 (fr) * 2001-07-25 2003-02-06 Tokyo Electron Limited Appareil et procede de traitement
JP2003293134A (ja) * 2002-04-09 2003-10-15 Tdk Corp 薄膜形成装置および方法、および当該装置を用いた電子部品の製造方法
US6714832B1 (en) 1996-09-11 2004-03-30 Hitachi, Ltd. Operating method of vacuum processing system and vacuum processing system
US6795745B1 (en) 1999-09-20 2004-09-21 Hitachi, Ltd. Methods of operating vacuum processing equipment and methods of processing wafers
KR100492267B1 (ko) * 1996-09-11 2005-05-27 가부시끼가이샤 히다치 세이사꾸쇼 진공 처리장치 및 진공처리방법
KR100493643B1 (ko) * 1996-09-11 2005-06-03 가부시끼가이샤 히다치 세이사꾸쇼 진공처리장치의 운전방법 및 진공처리장치
DE19901426B4 (de) * 1998-04-21 2008-04-03 Samsung Electronics Co., Ltd., Suwon Mehrkammersystem einer Ätzeinrichtung zur Herstellung von Halbleiterbauelementen
JP2008109134A (ja) * 2007-10-17 2008-05-08 Hitachi Ltd 真空処理装置及び真空処理方法
JP2009164646A (ja) * 2009-04-22 2009-07-23 Hitachi Ltd 真空処理装置及び真空処理方法
JP2009272655A (ja) * 1994-12-06 2009-11-19 Ebara Corp ポリッシング装置
WO2010041446A1 (ja) * 2008-10-08 2010-04-15 株式会社アルバック 真空処理装置
JP2011501453A (ja) * 2007-10-24 2011-01-06 オーツェー・エリコン・バルザース・アーゲー ワークピース製造方法及び装置
WO2011078270A1 (ja) * 2009-12-24 2011-06-30 株式会社アルバック 真空処理装置の運用方法
JP2012195426A (ja) * 2011-03-16 2012-10-11 Ulvac Japan Ltd 基板処理装置の制御方法
JP2012231150A (ja) * 2012-06-13 2012-11-22 Hitachi Ltd 真空処理装置及び真空処理方法
JP2013033975A (ja) * 2012-09-10 2013-02-14 Hitachi Ltd 真空処理装置及び真空処理方法
JP2013033965A (ja) * 2011-07-29 2013-02-14 Semes Co Ltd 基板処理装置、基板処理設備、及び基板処理方法
JP2013531363A (ja) * 2010-04-30 2013-08-01 株式会社テラセミコン 基板処理装置
US10204790B2 (en) 2015-07-28 2019-02-12 Asm Ip Holding B.V. Methods for thin film deposition
US11421321B2 (en) 2015-07-28 2022-08-23 Asm Ip Holding B.V. Apparatuses for thin film deposition

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198659A (ja) * 1992-01-22 1993-08-06 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置
JPH05226453A (ja) * 1992-02-17 1993-09-03 Hitachi Ltd 真空処理装置
JP2009272655A (ja) * 1994-12-06 2009-11-19 Ebara Corp ポリッシング装置
KR100221259B1 (ko) * 1995-03-30 1999-09-15 니시히라 순지 인라인식 성막장치
US5807062A (en) * 1995-12-28 1998-09-15 Jenoptik Aktiengesellschaft Arrangement for handling wafer-shaped objects
EP0786800A2 (en) * 1996-01-26 1997-07-30 Tokyo Electron Limited Processing apparatus for semiconductor wafers
KR100386130B1 (ko) * 1996-01-26 2003-08-25 동경 엘렉트론 주식회사 처리 장치 및 처리 시스템과 기판 반송장치 및 기판 반송방법
EP0786800A3 (en) * 1996-01-26 1998-11-25 Tokyo Electron Limited Processing apparatus for semiconductor wafers
US5928390A (en) * 1996-01-26 1999-07-27 Tokyo Electron Limited Vertical processing apparatus
EP0797240A2 (en) * 1996-03-04 1997-09-24 Applied Materials, Inc. Reduced footprint semiconductor processing system
EP0797240A3 (en) * 1996-03-04 1998-11-18 Applied Materials, Inc. Reduced footprint semiconductor processing system
JP2008258650A (ja) * 1996-06-13 2008-10-23 Brooks Autom Inc マルチレベル基板処理装置
JP2000512082A (ja) * 1996-06-13 2000-09-12 ブルックス オートメーション インコーポレイテッド マルチレベル基板処理装置
JP2011139098A (ja) * 1996-06-13 2011-07-14 Brooks Automation Inc マルチレベル基板処理装置
US6714832B1 (en) 1996-09-11 2004-03-30 Hitachi, Ltd. Operating method of vacuum processing system and vacuum processing system
US6941185B2 (en) 1996-09-11 2005-09-06 Hitachi, Ltd. Operating method of vacuum processing system and vacuum processing system
US6853872B2 (en) 1996-09-11 2005-02-08 Hitachi, Ltd. Operating method of vacuum processing system and vacuum processing system
US6885906B2 (en) 1996-09-11 2005-04-26 Hitachi, Ltd. Operating method of vacuum processing system and vacuum processing system
KR100492267B1 (ko) * 1996-09-11 2005-05-27 가부시끼가이샤 히다치 세이사꾸쇼 진공 처리장치 및 진공처리방법
KR100493643B1 (ko) * 1996-09-11 2005-06-03 가부시끼가이샤 히다치 세이사꾸쇼 진공처리장치의 운전방법 및 진공처리장치
JPH10214682A (ja) * 1997-01-30 1998-08-11 Mitsubishi Chem Corp 有機電界発光素子の製造装置及び製造方法
DE19901426B4 (de) * 1998-04-21 2008-04-03 Samsung Electronics Co., Ltd., Suwon Mehrkammersystem einer Ätzeinrichtung zur Herstellung von Halbleiterbauelementen
US6391114B1 (en) 1998-09-21 2002-05-21 Nissin Electric Co., Ltd. Vacuum processing apparatus
WO2000017925A1 (fr) * 1998-09-21 2000-03-30 Nissin Electric Co., Ltd. Dispositif de traitement sous vide
US6920369B2 (en) 1999-09-20 2005-07-19 Hitachi, Ltd. Methods of operating vacuum processing equipment and methods of processing wafers
US6795745B1 (en) 1999-09-20 2004-09-21 Hitachi, Ltd. Methods of operating vacuum processing equipment and methods of processing wafers
KR20020071393A (ko) * 2001-03-06 2002-09-12 주식회사 아이피에스 자동연속 웨이퍼가공시스템 및 그를 이용한 웨이퍼가공방법
WO2003010800A1 (fr) * 2001-07-25 2003-02-06 Tokyo Electron Limited Appareil et procede de traitement
WO2003085160A1 (fr) * 2002-04-09 2003-10-16 Tdk Corporation Dispositif et procede de formation de couche mince et procede de fabrication de composant electronique au moyen de ce dispositif
JP2003293134A (ja) * 2002-04-09 2003-10-15 Tdk Corp 薄膜形成装置および方法、および当該装置を用いた電子部品の製造方法
JP2008109134A (ja) * 2007-10-17 2008-05-08 Hitachi Ltd 真空処理装置及び真空処理方法
JP2011501453A (ja) * 2007-10-24 2011-01-06 オーツェー・エリコン・バルザース・アーゲー ワークピース製造方法及び装置
JPWO2010041446A1 (ja) * 2008-10-08 2012-03-08 株式会社アルバック 真空処理装置
WO2010041446A1 (ja) * 2008-10-08 2010-04-15 株式会社アルバック 真空処理装置
TWI471447B (zh) * 2008-10-08 2015-02-01 Ulvac Inc Vacuum processing device
JP5142414B2 (ja) * 2008-10-08 2013-02-13 株式会社アルバック 真空処理装置
JP2009164646A (ja) * 2009-04-22 2009-07-23 Hitachi Ltd 真空処理装置及び真空処理方法
JPWO2011078270A1 (ja) * 2009-12-24 2013-05-09 株式会社アルバック 真空処理装置の運用方法
WO2011078270A1 (ja) * 2009-12-24 2011-06-30 株式会社アルバック 真空処理装置の運用方法
JP2013531363A (ja) * 2010-04-30 2013-08-01 株式会社テラセミコン 基板処理装置
JP2012195426A (ja) * 2011-03-16 2012-10-11 Ulvac Japan Ltd 基板処理装置の制御方法
JP2013033965A (ja) * 2011-07-29 2013-02-14 Semes Co Ltd 基板処理装置、基板処理設備、及び基板処理方法
US8974601B2 (en) 2011-07-29 2015-03-10 Semes Co., Ltd. Apparatuses, systems and methods for treating substrate
JP2012231150A (ja) * 2012-06-13 2012-11-22 Hitachi Ltd 真空処理装置及び真空処理方法
JP2013033975A (ja) * 2012-09-10 2013-02-14 Hitachi Ltd 真空処理装置及び真空処理方法
US10204790B2 (en) 2015-07-28 2019-02-12 Asm Ip Holding B.V. Methods for thin film deposition
US11421321B2 (en) 2015-07-28 2022-08-23 Asm Ip Holding B.V. Apparatuses for thin film deposition
US12024772B2 (en) 2015-07-28 2024-07-02 Asm Ip Holding B.V. Apparatuses for thin film deposition

Similar Documents

Publication Publication Date Title
JPH03274746A (ja) マルチチャンバ装置
KR100960773B1 (ko) 처리 장비용 더블 이중 슬롯 로드록
KR101058326B1 (ko) 원자층 증착 및 화학기상 증착을 위한 배치 프로세싱 플랫폼
US8246284B2 (en) Stacked load-lock apparatus and method for high throughput solar cell manufacturing
US7090741B2 (en) Semiconductor processing system
US6066210A (en) Substrate processing apparatus with a processing chamber, transfer chamber, intermediate holding chamber, and an atmospheric pressure section
US20020170671A1 (en) Processing apparatus, transferring apparatus and transferring method
JP2007023380A5 (ja)
JP4916140B2 (ja) 真空処理システム
KR100269097B1 (ko) 기판처리장치
JP2002501303A (ja) 2ウエハ・ロードロック・ウエハ処理装置ならびにその装填および排出方法
US20060251499A1 (en) Linear substrate delivery system with intermediate carousel
JP4634918B2 (ja) 真空処理装置
JP3629371B2 (ja) 成膜装置および成膜方法
JPH07321178A (ja) 搬送装置およびその搬送装置を有するマルチチャンバ装置
US20100189532A1 (en) Inline-type wafer conveyance device
TW201802999A (zh) 傳送腔室與具有其之處理系統以及對應處理基板之方法
JP4517595B2 (ja) 被処理体の搬送方法
KR100665658B1 (ko) 기판 처리 설비
JPH1027837A (ja) 多重ロードロックシステム
JPH1092900A (ja) 真空処理装置
JP2003115518A (ja) 基板処理装置
JP2003060008A (ja) 処理装置、移載装置、移載方法
JP2008034858A (ja) 処理装置
JPH05326666A (ja) 搬送装置