JPH0325419A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0325419A JPH0325419A JP15951789A JP15951789A JPH0325419A JP H0325419 A JPH0325419 A JP H0325419A JP 15951789 A JP15951789 A JP 15951789A JP 15951789 A JP15951789 A JP 15951789A JP H0325419 A JPH0325419 A JP H0325419A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pads
- output
- pad
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 abstract description 20
- 238000003491 array Methods 0.000 abstract 2
- 239000011521 glass Substances 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012263 liquid product Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＴＡＢ （テープオートメイティドボンディ
ング）やガラス基板等に実装されるＩＣ（半導体集積回
路）チップの電極配置に関する。
ング）やガラス基板等に実装されるＩＣ（半導体集積回
路）チップの電極配置に関する。
アクティブ・マトリックス方式の液晶表示装置を例に挙
げて説明する。この方式の液晶表示装置のスイッチング
素子としては薄膜トランジスタ（ＴＰＴ）が用いられる
。この薄膜トランジスタと画素電極とを画素の一構成要
素とする液晶表示装置は、マトリクス状に複数の画素が
配置された液晶表示パネル（ＬＣＤ）を有する。液晶表
示パネルの各画素は、Ｔ Ｉ” Ｔの邸動配線、すなわ
ち隣接する２本の走査信号線と隣接する２本の映像信号
線との交差領域内に配置されている。走査信号線は、水
平方向に延在し、かつ垂直方向に複数本配置されている
。一方、映像信号線は、走査信号線と交差する垂直方向
に延在し、かつ水平方向に複数本配置されている。
げて説明する。この方式の液晶表示装置のスイッチング
素子としては薄膜トランジスタ（ＴＰＴ）が用いられる
。この薄膜トランジスタと画素電極とを画素の一構成要
素とする液晶表示装置は、マトリクス状に複数の画素が
配置された液晶表示パネル（ＬＣＤ）を有する。液晶表
示パネルの各画素は、Ｔ Ｉ” Ｔの邸動配線、すなわ
ち隣接する２本の走査信号線と隣接する２本の映像信号
線との交差領域内に配置されている。走査信号線は、水
平方向に延在し、かつ垂直方向に複数本配置されている
。一方、映像信号線は、走査信号線と交差する垂直方向
に延在し、かつ水平方向に複数本配置されている。
液晶表示パネルは、下部透明ガラス基板上に薄膜トラン
ジスタおよび透明画素電極、配向膜等が順次設けられた
下部基板と、上部透明ガラス基板上にカラーフィルタ、
共通透明画素電極、配向膜等が順次設けられた上部基板
と、両基板の各配向膜の間に封入された液晶と、パネル
の周辺部に設けられた該液晶の封止部材とによって構或
される。
ジスタおよび透明画素電極、配向膜等が順次設けられた
下部基板と、上部透明ガラス基板上にカラーフィルタ、
共通透明画素電極、配向膜等が順次設けられた上部基板
と、両基板の各配向膜の間に封入された液晶と、パネル
の周辺部に設けられた該液晶の封止部材とによって構或
される。
透明画素電極と薄膜トランジスタとは、画素ごとに設け
られている。
られている。
液晶表示パネルは例えば、液晶表示パネルを郭動させる
ＩＣチップ（廃動ＩＣチップ）を実装したＴＡＢと、Ｔ
ＡＢを搭載したプリント配線基板（ＰＣＢ）を具備する
。上部ガラス基板の周辺部（上部ガラス基板より寸法の
大きい下部ガラス基板上）に設けられた酩動配線の入力
端子と、ＴＡＢの出力側アウタリードとが異方性導電膜
（面に対して垂直方向には電流が流れるが、水平方向に
は流れない性質を持った膜）によって電気的に接続され
ている．また、ＴＡＢの入力側アウタリードと，液晶表
示装置の外部の信号送出手段に接続されるＰＣＢの出力
端子とが半田付けにより電気的機械的に接続されている
。さらに、能動ＩＣチップの電極とＴＡＢのインナリー
ドとがボンディングされている。
ＩＣチップ（廃動ＩＣチップ）を実装したＴＡＢと、Ｔ
ＡＢを搭載したプリント配線基板（ＰＣＢ）を具備する
。上部ガラス基板の周辺部（上部ガラス基板より寸法の
大きい下部ガラス基板上）に設けられた酩動配線の入力
端子と、ＴＡＢの出力側アウタリードとが異方性導電膜
（面に対して垂直方向には電流が流れるが、水平方向に
は流れない性質を持った膜）によって電気的に接続され
ている．また、ＴＡＢの入力側アウタリードと，液晶表
示装置の外部の信号送出手段に接続されるＰＣＢの出力
端子とが半田付けにより電気的機械的に接続されている
。さらに、能動ＩＣチップの電極とＴＡＢのインナリー
ドとがボンディングされている。
また、ＴＡＢを使用せず，ａｉ動ＩＣチップをガラス基
板上に直接実装するいわゆるＣＯＧ （チップオングラ
ス）実装も提案されている。
板上に直接実装するいわゆるＣＯＧ （チップオングラ
ス）実装も提案されている。
なお、ＴＰＴを使用したアクティブ・マＩ−リクス液品
表示装置は、例えば「冗！１＋Ｒ成を採用した１２。５
型アクティブ・マトリクス方式カラー液晶ディスプレイ
」、日経エレクトロニクス、１９３〜２１０頁、ｌ９８
６年１２月１５日、日経マグロウヒル社発行、で知られ
ている。
表示装置は、例えば「冗！１＋Ｒ成を採用した１２。５
型アクティブ・マトリクス方式カラー液晶ディスプレイ
」、日経エレクトロニクス、１９３〜２１０頁、ｌ９８
６年１２月１５日、日経マグロウヒル社発行、で知られ
ている。
第２図は、従来のＴＡＢ実装用あるいはＣＯＧ実装用の
ＩＣチップの電極（パッド）配置の一例を示すＩＣチッ
プの平面図である．ｌはＩＣチップ、２ａ、２ｂはＩＣ
チップ１の出方側接続用パッド（電極、以下出力用バッ
ドと称す），３ａ，３ｂはＩＣチップｌの入力側接続用
パッド（以下入力用パッドと称す）である。工ｃチップ
１は液晶表示装置のモジュール寸法を小さくするため、
細長い長方形状をしている．出力用バッド２ａ、２ｂは
液晶表示パネル側の片側のｌ長辺に沿って配列されてい
る。なお、出力用バッド２ａ、２ｂは２列にｎ ／ ２
個ずつ千鳥配列されているが，これは出力用パッドは数
が多く．ピッチＰ．が小さいので、ＴＡＢのインナリー
ドへの接続やＣＯＧにおけるガラス基板上のパッドへの
ワイヤボンディングがし易いように接続部の面積を増す
対策である．３ａ、３ｂはＩＣＩへの入力信号、電源用
の入力用パッドであり、各々ｍ８個、ｍ２個設けられ、
そのピッチはＰ２である。従って、ＩＣチップｌの長辺
の長さｙは約ｎＸＰエ、短辺の長さＸは約ｍ，ＸＰ，ま
たはｍ，ＸＰ，の大きい方である。
ＩＣチップの電極（パッド）配置の一例を示すＩＣチッ
プの平面図である．ｌはＩＣチップ、２ａ、２ｂはＩＣ
チップ１の出方側接続用パッド（電極、以下出力用バッ
ドと称す），３ａ，３ｂはＩＣチップｌの入力側接続用
パッド（以下入力用パッドと称す）である。工ｃチップ
１は液晶表示装置のモジュール寸法を小さくするため、
細長い長方形状をしている．出力用バッド２ａ、２ｂは
液晶表示パネル側の片側のｌ長辺に沿って配列されてい
る。なお、出力用バッド２ａ、２ｂは２列にｎ ／ ２
個ずつ千鳥配列されているが，これは出力用パッドは数
が多く．ピッチＰ．が小さいので、ＴＡＢのインナリー
ドへの接続やＣＯＧにおけるガラス基板上のパッドへの
ワイヤボンディングがし易いように接続部の面積を増す
対策である．３ａ、３ｂはＩＣＩへの入力信号、電源用
の入力用パッドであり、各々ｍ８個、ｍ２個設けられ、
そのピッチはＰ２である。従って、ＩＣチップｌの長辺
の長さｙは約ｎＸＰエ、短辺の長さＸは約ｍ，ＸＰ，ま
たはｍ，ＸＰ，の大きい方である。
しかし、従来は第２図に示すように千鳥配列を用いても
出力用パッド２ａ．２ｂのピッチＰユは７０〜１００μ
ｍと狭いので，ボンディングワイヤ同志のショート、ボ
ンデイングワイヤのオーブン不良（ボンディングワイヤ
の切断、剥離），ＴＡＢのインナーリードの不良（イン
ナーリード同志のショート、ボンディングが不町能）が
生じる確率が多くなる。
出力用パッド２ａ．２ｂのピッチＰユは７０〜１００μ
ｍと狭いので，ボンディングワイヤ同志のショート、ボ
ンデイングワイヤのオーブン不良（ボンディングワイヤ
の切断、剥離），ＴＡＢのインナーリードの不良（イン
ナーリード同志のショート、ボンディングが不町能）が
生じる確率が多くなる。
本発明の目的は、信頼性の高い接続を可能とするＩＣチ
ップのパッド（電極）配置を提供することにある。
ップのパッド（電極）配置を提供することにある。
上記の課題を解決するために、本発明のＩＣチップのパ
ッド配置は、長方形状をしたＩＣチップの出力用パッド
が上記ＩＣチップの表面上で上記ＩＣチップの２長辺に
沿ってそれぞれ少なくとも１列に配列されていることを
特徴とする。
ッド配置は、長方形状をしたＩＣチップの出力用パッド
が上記ＩＣチップの表面上で上記ＩＣチップの２長辺に
沿ってそれぞれ少なくとも１列に配列されていることを
特徴とする。
また、本発明のＩＣチップの電極配置は、さらに上記２
長辺においてそれぞれ対応する上記パッド同志が配線で
接続されていることを特徴とする。
長辺においてそれぞれ対応する上記パッド同志が配線で
接続されていることを特徴とする。
本発明のＩＣチップのパッド配置は、出力用パッドがＩ
Ｃチップの２長辺に沿って配置されているので，出力用
パッドのピッチを大きくすることができ、高信頼性の接
続を可能とする。
Ｃチップの２長辺に沿って配置されているので，出力用
パッドのピッチを大きくすることができ、高信頼性の接
続を可能とする。
また、２長辺の対応する上記パッド同志を配線で接続す
ることにより、どちらが一方の出力用パッドの接続が切
れても支障がないので、高信頼性の接続ができる。
ることにより、どちらが一方の出力用パッドの接続が切
れても支障がないので、高信頼性の接続ができる。
本為硬の他の目的および特徴は図面を参照した以下の説
明から明らかとなるであろう。
明から明らかとなるであろう。
第３図（ａ）〜（ｃ）は、本発明によるＩＣチップのパ
ッド配置を従来と比較して示すＩＣチップの概略平面図
である。（ｃ）に示す従来のパッド配置では第２図にも
示したようにＩＣチップ１の一方の長辺のみに沿って出
力用バッド２が設けられ，ビッチＰｉが小さく、接続の
信頼性が低下する．（ａ）に示す本発明の第１の例のパ
ッド配置では，出力用パッド２がＩＣチップ１の２つの
長辺に沿って設けられているので、出力配線４の１本置
きの接続が可能であり、出力用パッド２のピッチを２倍
（２Ｐｉ）にすることができる。
ッド配置を従来と比較して示すＩＣチップの概略平面図
である。（ｃ）に示す従来のパッド配置では第２図にも
示したようにＩＣチップ１の一方の長辺のみに沿って出
力用バッド２が設けられ，ビッチＰｉが小さく、接続の
信頼性が低下する．（ａ）に示す本発明の第１の例のパ
ッド配置では，出力用パッド２がＩＣチップ１の２つの
長辺に沿って設けられているので、出力配線４の１本置
きの接続が可能であり、出力用パッド２のピッチを２倍
（２Ｐｉ）にすることができる。
（ｂ）に示す本発明の第２の例のパッド配置では，出力
用パッドが２長辺に設けられ（一方は検査用パッドとし
て使用可）、かつ２長辺の対応する出力用パッド同志が
図示しない配線で接続されているので、どちらか一方の
出力用パッドの接続が切れても支障がなく、ピッチはＰ
エと小さくなるが、出力配線４へのボンディングワイヤ
やＴＡＢのインナーリードがオーブンし易い場合は有効
である（この方式を両側リード接続方式と称す）。
用パッドが２長辺に設けられ（一方は検査用パッドとし
て使用可）、かつ２長辺の対応する出力用パッド同志が
図示しない配線で接続されているので、どちらか一方の
出力用パッドの接続が切れても支障がなく、ピッチはＰ
エと小さくなるが、出力配線４へのボンディングワイヤ
やＴＡＢのインナーリードがオーブンし易い場合は有効
である（この方式を両側リード接続方式と称す）。
第１図は、本発明の一実施例のＴＡＢ実装用あるいはＣ
ＯＧ実装用のＩＣチップのパッド配置を示すＩＣチップ
の平面図である．１はＩＣチップ、２ａ．２ｂはＩＣチ
ップ１の出力用パッド、３ａ、３ｂはＩＣチップ１の入
力用パッド，５ａは出力用パッド２ａに接続された出力
用パッド．５ｂは出力用パッド２ｂに接続された出力用
パッド、６は出力用パッド２ａと５ａ、および２ｂと５
ｂを接続するパッド間接続用配線、Ｐ１は出力用バッド
２ａと５ｂのピッチ、２Ｐｉ（２ＸＰ，）は出力用パッ
ド２ａ（あるいは２ｂ）のピッチである。
ＯＧ実装用のＩＣチップのパッド配置を示すＩＣチップ
の平面図である．１はＩＣチップ、２ａ．２ｂはＩＣチ
ップ１の出力用パッド、３ａ、３ｂはＩＣチップ１の入
力用パッド，５ａは出力用パッド２ａに接続された出力
用パッド．５ｂは出力用パッド２ｂに接続された出力用
パッド、６は出力用パッド２ａと５ａ、および２ｂと５
ｂを接続するパッド間接続用配線、Ｐ１は出力用バッド
２ａと５ｂのピッチ、２Ｐｉ（２ＸＰ，）は出力用パッ
ド２ａ（あるいは２ｂ）のピッチである。
すなわち、本実施例では、ＩＣチップの出力用パッドが
接続されるべき基板上の出力配線（あるいはＴＡＢのイ
ンナーリード）の偶数番目（あるいは奇数番目）に接続
される出力用パッド２ａ、２ｂがＩＣチップ１の表面上
で２長辺に沿って交互にそれぞれ１列に配列されている
。出力用パッドＡａに対応する出力用パッド５ａは２ａ
と反対側の長辺に沿って２ｂの内側に２ｂと千鳥配列さ
れている。出力用パッド２ｂに対応する出力用パッド５
ｂは２ｂと反対側の長辺に沿って２ａの内側に２８と千
鳥配列されている．２長辺において対応する出力用パッ
ド同志、すなわちパッド２ａと５ａ、および２ｂと５ｂ
が配線６によって接続されている。なお，配，１１Ｇは
ＩＣチップ１の表面に形威してもよいし、内部に形成し
てもよい。
接続されるべき基板上の出力配線（あるいはＴＡＢのイ
ンナーリード）の偶数番目（あるいは奇数番目）に接続
される出力用パッド２ａ、２ｂがＩＣチップ１の表面上
で２長辺に沿って交互にそれぞれ１列に配列されている
。出力用パッドＡａに対応する出力用パッド５ａは２ａ
と反対側の長辺に沿って２ｂの内側に２ｂと千鳥配列さ
れている。出力用パッド２ｂに対応する出力用パッド５
ｂは２ｂと反対側の長辺に沿って２ａの内側に２８と千
鳥配列されている．２長辺において対応する出力用パッ
ド同志、すなわちパッド２ａと５ａ、および２ｂと５ｂ
が配線６によって接続されている。なお，配，１１Ｇは
ＩＣチップ１の表面に形威してもよいし、内部に形成し
てもよい。
第４図は、第１図に示した本発明によるＩＣチップをＴ
ＰＴを使用したアクティブ・マトリクス液晶表示装置の
下部透明ガラス基板７上にチップボンディング（ＣＯＧ
実装）した様子を示す平面図である。８は下部透明ガラ
ス基板７上に重ねて設けられた上部透明ガラス基板であ
る。第３図（ａ）の方式を用いる場合は、第１図のＩＣ
チップのパッド２ａ、２ｂが出力配線４の入力用パッド
４ａ、４ｂに接続される。また、第１図の入力用パッド
３ａ、３ｂは各々第４図の入力配線９ａ．９ｂにワイヤ
ボンディングにより接続される。
ＰＴを使用したアクティブ・マトリクス液晶表示装置の
下部透明ガラス基板７上にチップボンディング（ＣＯＧ
実装）した様子を示す平面図である。８は下部透明ガラ
ス基板７上に重ねて設けられた上部透明ガラス基板であ
る。第３図（ａ）の方式を用いる場合は、第１図のＩＣ
チップのパッド２ａ、２ｂが出力配線４の入力用パッド
４ａ、４ｂに接続される。また、第１図の入力用パッド
３ａ、３ｂは各々第４図の入力配線９ａ．９ｂにワイヤ
ボンディングにより接続される。
１０ａ、１０ｂは、ｒｃチップ１と下部透明ガラス基板
７の配線４との接続終了後に接続状態やＩＣの不良をチ
ェックするための検査用パッドである。１１は下部透明
ガラス基板７上（ＩＣチップｌの下）に設けられた入力
用パッド４ａと検査用パッド１０ｂ、および４ｂと１０
ａとを接続するパッド間接続用配線、１２は液晶表示装
置の外部の信号送出手段に接続されるＦＰＣで、入力配
線９ａ、９ｂと接続される。
７の配線４との接続終了後に接続状態やＩＣの不良をチ
ェックするための検査用パッドである。１１は下部透明
ガラス基板７上（ＩＣチップｌの下）に設けられた入力
用パッド４ａと検査用パッド１０ｂ、および４ｂと１０
ａとを接続するパッド間接続用配線、１２は液晶表示装
置の外部の信号送出手段に接続されるＦＰＣで、入力配
線９ａ、９ｂと接続される。
第５図（ａ）、（ｂ）は、第３図（ｂ）あるいは第１図
で示したパッド配置による両側リード接続方式の特長を
示す図である，（ａ）は平面図、（ｂ）は断面図である
。出力配線４の入力用パッド４ａに接続されたボンデイ
ングワイヤ１ ３ ａが断線しても，パッド１０ａにつ
ながるボンデイングワイヤ１３ｂがあるので、パッド２
ａと５ａとを接続する配線６を通してＩＣ内の出力段と
導通がとれ，冗長性がとれることになる。
で示したパッド配置による両側リード接続方式の特長を
示す図である，（ａ）は平面図、（ｂ）は断面図である
。出力配線４の入力用パッド４ａに接続されたボンデイ
ングワイヤ１ ３ ａが断線しても，パッド１０ａにつ
ながるボンデイングワイヤ１３ｂがあるので、パッド２
ａと５ａとを接続する配線６を通してＩＣ内の出力段と
導通がとれ，冗長性がとれることになる。
以上本発明の実施例について説明したが、本発明は上記
実施例に限定されるものではなく，その要旨を逸脱しな
い範囲において種々変更可能であることは勿論である。
実施例に限定されるものではなく，その要旨を逸脱しな
い範囲において種々変更可能であることは勿論である。
以上説明したように、本発明のＩＣチップのパッド配置
によれば、ＩＣ内のパッド間隔が狭くなっても、出力配
線を土本置きに接続できるので、ピッチが倍となり、裕
度が増し、接続の信頼性を向上できる。また、両側リー
ド接続方式とすることにより、リード切れが心配される
耐環境下でも、冗長設計が可能となり、接続の｛ｉ頼性
が向上する。
によれば、ＩＣ内のパッド間隔が狭くなっても、出力配
線を土本置きに接続できるので、ピッチが倍となり、裕
度が増し、接続の信頼性を向上できる。また、両側リー
ド接続方式とすることにより、リード切れが心配される
耐環境下でも、冗長設計が可能となり、接続の｛ｉ頼性
が向上する。
第上図は、本発明のＩＣチップのパッド配置の一実施例
を示すＩＣチップの平面図、第２図は、従来のＩＣチッ
プのパッド配置の一例を示すＩＣチップの平面図、第３
図（ａ）〜（ｃ）は、本発明によるＩＣチップのパッド
配置を従来法と比較して示すＩＣチップの平面図，第４
図は、本発明によるＩＣチップを液晶表示装置のガラス
基板上にチップボンディングした様子を示す平面図、第
５図（ａ）、（ｂ）は、本発明による両側リード接続方
式の特長を示す図である。 ？・・・ＩＣチップ ２ａ、２ｂ・・・出力用パッ
ド３ａ、３ｂ・・・人力用パッド ４・・・出力配線 ５ａ、５ｂ・・・出力用パッド ６・・・パッド間接続用配線 ７・・・下部透明ガラス基板 ８・・・上部透明ガラス基板 ４ａ、４ｂ・・・出力配線の入力用パッド９ａ、９ｂ・
・・入力配線 １０ａ、１０ｂ・・・検査用パッド １１・・・基板上のパッド間接続用配線１ ２・・・Ｆ
ＰＣ １３ａ、１３ｂ・・・ボンディングワイヤｎ・・・出力
用パッドの数 ｍ■，ｍ２・・・人力用パッドの数 Ｐ１・・・出力用パッドのピッチ Ｐ２・・・入力用パッドのピッチ Ｘ・・・ＩＣチップの短辺の長さ ｙ・・・ＩＣチップの長辺の長さ 第１図 第２ｌｉ Ｃｎ Ｎ４ 凶 第５図 （Ｑ） （ｂ） −−−−−−ＩＣ→りフ゜ ２ａ， ５ａ−−−−二ｔニカ目１ノ’．， ｝．４−
−−−一一出力駈』某 ＋２−−−−− ＦＰＣ
を示すＩＣチップの平面図、第２図は、従来のＩＣチッ
プのパッド配置の一例を示すＩＣチップの平面図、第３
図（ａ）〜（ｃ）は、本発明によるＩＣチップのパッド
配置を従来法と比較して示すＩＣチップの平面図，第４
図は、本発明によるＩＣチップを液晶表示装置のガラス
基板上にチップボンディングした様子を示す平面図、第
５図（ａ）、（ｂ）は、本発明による両側リード接続方
式の特長を示す図である。 ？・・・ＩＣチップ ２ａ、２ｂ・・・出力用パッ
ド３ａ、３ｂ・・・人力用パッド ４・・・出力配線 ５ａ、５ｂ・・・出力用パッド ６・・・パッド間接続用配線 ７・・・下部透明ガラス基板 ８・・・上部透明ガラス基板 ４ａ、４ｂ・・・出力配線の入力用パッド９ａ、９ｂ・
・・入力配線 １０ａ、１０ｂ・・・検査用パッド １１・・・基板上のパッド間接続用配線１ ２・・・Ｆ
ＰＣ １３ａ、１３ｂ・・・ボンディングワイヤｎ・・・出力
用パッドの数 ｍ■，ｍ２・・・人力用パッドの数 Ｐ１・・・出力用パッドのピッチ Ｐ２・・・入力用パッドのピッチ Ｘ・・・ＩＣチップの短辺の長さ ｙ・・・ＩＣチップの長辺の長さ 第１図 第２ｌｉ Ｃｎ Ｎ４ 凶 第５図 （Ｑ） （ｂ） −−−−−−ＩＣ→りフ゜ ２ａ， ５ａ−−−−二ｔニカ目１ノ’．， ｝．４−
−−−一一出力駈』某 ＋２−−−−− ＦＰＣ
Claims (1)
- 【特許請求の範囲】 １、長方形状をしたＩＣチップの出力側接続用電極が上
記ＩＣチップの表面上で上記ＩＣチップの２長辺に沿っ
てそれぞれ少なくとも１列に配列されていることを特徴
とするＩＣチップの電極配置。 ２、長方形状をしたＩＣチップの出力側接続用電極が上
記ＩＣチップの表面上で上記ＩＣチップの２長辺に沿っ
てそれぞれ少なくとも１列に配列され、かつ上記２長辺
においてそれぞれ対応する上記電極同志が配線で接続さ
れていることを特徴とするＩＣチップの電極配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15951789A JP2760846B2 (ja) | 1989-06-23 | 1989-06-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15951789A JP2760846B2 (ja) | 1989-06-23 | 1989-06-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325419A true JPH0325419A (ja) | 1991-02-04 |
| JP2760846B2 JP2760846B2 (ja) | 1998-06-04 |
Family
ID=15695501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15951789A Expired - Fee Related JP2760846B2 (ja) | 1989-06-23 | 1989-06-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760846B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473196A (en) * | 1993-02-02 | 1995-12-05 | Matra Marconi Space France | Semiconductor memory component comprising stacked memory modules |
| US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
| KR100243914B1 (ko) * | 1997-07-29 | 2000-02-01 | 구본준 | 액정표시패널의 탭패드부 구조 및 그 제조방법 |
| US6025650A (en) * | 1994-08-24 | 2000-02-15 | Fujitsu Limited | Semiconductor device including a frame terminal |
| KR100590429B1 (ko) * | 1997-09-29 | 2006-11-30 | 소니 가부시끼 가이샤 | 전자기기및전자기기용배터리 |
| US7459779B2 (en) | 2004-11-09 | 2008-12-02 | Samsung Electric Co., Ltd. | Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package |
-
1989
- 1989-06-23 JP JP15951789A patent/JP2760846B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473196A (en) * | 1993-02-02 | 1995-12-05 | Matra Marconi Space France | Semiconductor memory component comprising stacked memory modules |
| US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
| US6025650A (en) * | 1994-08-24 | 2000-02-15 | Fujitsu Limited | Semiconductor device including a frame terminal |
| KR100243914B1 (ko) * | 1997-07-29 | 2000-02-01 | 구본준 | 액정표시패널의 탭패드부 구조 및 그 제조방법 |
| US6281959B1 (en) | 1997-07-29 | 2001-08-28 | Lg Electronics Inc. | Connecting part of outer circuit in liquid crystal display panel and a fabricating method thereof having a pad covered with a transparent conductive layer |
| US6396558B1 (en) | 1997-07-29 | 2002-05-28 | Lg. Philips Lcd Co., Ltd. | Connecting part of outer circuit in liquid crystal display panel and a fabricating method thereof |
| KR100590429B1 (ko) * | 1997-09-29 | 2006-11-30 | 소니 가부시끼 가이샤 | 전자기기및전자기기용배터리 |
| US7459779B2 (en) | 2004-11-09 | 2008-12-02 | Samsung Electric Co., Ltd. | Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package |
| US7652366B2 (en) | 2004-11-09 | 2010-01-26 | Samsung Electronics Co. Ltd. | Pad arrangement of driver IC chip for LCD and related circuit pattern structure of tab package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2760846B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712493A (en) | Display device having driving circuits at the periphery of a substrate | |
| US6300997B1 (en) | Liquid crystal display device having an IC chip mounted on a narrow film wiring board | |
| US5945984A (en) | Display device and method of inspecting same | |
| KR19990025678A (ko) | 인쇄회로기판 구조 및 이를 이용한 엘씨디 모듈 | |
| KR100293982B1 (ko) | 액정패널 | |
| JP2002090424A (ja) | マトリクスアレイ基板 | |
| JPH0944100A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| JPH0325419A (ja) | 液晶表示装置 | |
| JP2000137445A (ja) | 平面表示装置 | |
| JPH04184264A (ja) | 表示パネル用プローバ | |
| JP2872274B2 (ja) | 液晶表示装置 | |
| JP2000081635A (ja) | 液晶表示装置 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JP3199570B2 (ja) | 表示装置 | |
| JPH01130132A (ja) | アクティブマトリクス基板 | |
| JP2507554B2 (ja) | フラットパネル型表示装置 | |
| JPH11305250A (ja) | 画像表示装置 | |
| EP0508137A2 (en) | Liquid-crystal display device and process for producing the same | |
| JP2000276073A (ja) | 平面表示装置 | |
| KR200301797Y1 (ko) | 액정표시모듈의탭본딩용전극패드 | |
| JPH01152425A (ja) | 外部取り出し端子構造 | |
| JPH05173164A (ja) | 液晶表示パネル | |
| JPH09113562A (ja) | 液晶マトリックス表示パネルの検査方法 | |
| JPH08248432A (ja) | 表示パネルの実装構造 | |
| KR100637058B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |