JP2760846B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2760846B2 JP2760846B2 JP15951789A JP15951789A JP2760846B2 JP 2760846 B2 JP2760846 B2 JP 2760846B2 JP 15951789 A JP15951789 A JP 15951789A JP 15951789 A JP15951789 A JP 15951789A JP 2760846 B2 JP2760846 B2 JP 2760846B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- output
- glass substrate
- pad
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、TAB（テープ オートメイティド ボンデ
ィング）やガラス基板等に実装されるIC（半導体集積回
路）チップの電極配置に関する。
ィング）やガラス基板等に実装されるIC（半導体集積回
路）チップの電極配置に関する。
アクティブ・マトリックス方式の液晶表示装置を例に
挙げて説明する。この方式の液晶表示装置のスイッチン
グ素子としては薄膜トランジスタ（TFT）が用いられ
る。この薄膜トランジスタと画素電極とを画素の一構成
要素とする液晶表示装置は、マトリクス状に複数の画素
が配置された液晶表示パネル（LCD）を有する。液晶表
示パネルの各画素は、TFTの駆動配線、すなわち隣接す
る２本の走査信号線と隣接する２本の映像信号線との交
差領域内に配置されている。走査信号線は、水平方向に
延在し、かつ垂直方向に複数本配置されている。一方、
映像信号線は、走査信号線と交差する垂直方向に延在
し、かつ水平方向に複数本配置されている。
挙げて説明する。この方式の液晶表示装置のスイッチン
グ素子としては薄膜トランジスタ（TFT）が用いられ
る。この薄膜トランジスタと画素電極とを画素の一構成
要素とする液晶表示装置は、マトリクス状に複数の画素
が配置された液晶表示パネル（LCD）を有する。液晶表
示パネルの各画素は、TFTの駆動配線、すなわち隣接す
る２本の走査信号線と隣接する２本の映像信号線との交
差領域内に配置されている。走査信号線は、水平方向に
延在し、かつ垂直方向に複数本配置されている。一方、
映像信号線は、走査信号線と交差する垂直方向に延在
し、かつ水平方向に複数本配置されている。
液晶表示パネルは、下部透明ガラス基板上に薄膜トラ
ンジスタおよび透明画素電極、配向膜等が順次設けられ
た下部基板と、上部透明ガラス基板上にカラーフィル
タ、共通透明画素電極、配向膜等が順次設けられた上部
基板と、両基板の各配向膜の間に封入された液晶と、パ
ネルの周辺部に設けられた該液晶の封止部材とによって
構成される。透明画素電極と薄膜トランジスタとは、画
素ごとに設けられている。
ンジスタおよび透明画素電極、配向膜等が順次設けられ
た下部基板と、上部透明ガラス基板上にカラーフィル
タ、共通透明画素電極、配向膜等が順次設けられた上部
基板と、両基板の各配向膜の間に封入された液晶と、パ
ネルの周辺部に設けられた該液晶の封止部材とによって
構成される。透明画素電極と薄膜トランジスタとは、画
素ごとに設けられている。
液晶表示パネルは例えば、液晶表示パネルを駆動させ
るICチップ（駆動ICチップ）を実装したTABと、TABを搭
載したプリント配線基板（PCB）を具備する。上部ガラ
ス基板の周辺部（上部ガラス基板より寸法の大きい下部
ガラス基板上）に設けられた駆動配線の入力端子と、TA
Bの出力側アウタリードとが異方性導電膜（面に対して
垂直方向には電流が流れるが、水平方向には流れない性
質を持った膜）によって電気的に接続されている。ま
た、TABの入力側アウタリードと、液晶表示装置の外部
の信号送出手段に接続されるPCBの出力端子とが半田付
けにより電気的機械的に接続されている。さらに、駆動
ICチップの電極とTABのインナリードとがボンディング
されている。
るICチップ（駆動ICチップ）を実装したTABと、TABを搭
載したプリント配線基板（PCB）を具備する。上部ガラ
ス基板の周辺部（上部ガラス基板より寸法の大きい下部
ガラス基板上）に設けられた駆動配線の入力端子と、TA
Bの出力側アウタリードとが異方性導電膜（面に対して
垂直方向には電流が流れるが、水平方向には流れない性
質を持った膜）によって電気的に接続されている。ま
た、TABの入力側アウタリードと、液晶表示装置の外部
の信号送出手段に接続されるPCBの出力端子とが半田付
けにより電気的機械的に接続されている。さらに、駆動
ICチップの電極とTABのインナリードとがボンディング
されている。
また、TABを使用せず、駆動ICチップをガラス基板上
に直接実装するいわゆるCOG（チップ オン グラス）
実装も提案されている。
に直接実装するいわゆるCOG（チップ オン グラス）
実装も提案されている。
なお、TFTを使用したアクティブ・マトリクス液晶表
示装置は、例えば「冗長構成を採用した12.5型アクティ
ブ・マトリクス方式カラー液晶ディスプレイ」、日経エ
レクトロニクス、193〜210頁、1986年12月15日、日経マ
グロウヒル社発行、で知られている。
示装置は、例えば「冗長構成を採用した12.5型アクティ
ブ・マトリクス方式カラー液晶ディスプレイ」、日経エ
レクトロニクス、193〜210頁、1986年12月15日、日経マ
グロウヒル社発行、で知られている。
第２図は、従来のTAB実装用あるいはCOG実装用のICチ
ップの電極（パッド）配置の一例を示すICチップの平面
図である。１はICチップ、2a、2bはICチップ１の出力側
接続用パッド（電極、以下出力用パッドと称す）、3a、
3bはICチップ１の入力側接続用パッド（以下入力用パッ
ドと称す）である。ICチップ１は液晶表示装置のモジュ
ール寸法を小さくするため、細長い長方形状をしてい
る。出力用パッド2a、2bは液晶表示パネル側の片側の１
長辺に沿って配列されている。なお、出力用パッド2a、
2bは２列にn/2個ずつ千鳥配列されているが、これは出
力用パッドは数が多く、ピッチP1が小さいので、TABの
インナリードへの接続やCOGにおけるガラス基板上のパ
ッドへのワイヤボンディングがし易いように接続部の面
積を増す対策である。3a、3bはIC1への入力信号、電源
用の入力用パッドであり、各々m1個、m2個設けられ、そ
のピッチはP2である。従って、ICチップ１の長辺の長さ
ｙは約ｎ×P1、短辺の長さｘは約m1×P2またはm2×P2の
大きい方である。
ップの電極（パッド）配置の一例を示すICチップの平面
図である。１はICチップ、2a、2bはICチップ１の出力側
接続用パッド（電極、以下出力用パッドと称す）、3a、
3bはICチップ１の入力側接続用パッド（以下入力用パッ
ドと称す）である。ICチップ１は液晶表示装置のモジュ
ール寸法を小さくするため、細長い長方形状をしてい
る。出力用パッド2a、2bは液晶表示パネル側の片側の１
長辺に沿って配列されている。なお、出力用パッド2a、
2bは２列にn/2個ずつ千鳥配列されているが、これは出
力用パッドは数が多く、ピッチP1が小さいので、TABの
インナリードへの接続やCOGにおけるガラス基板上のパ
ッドへのワイヤボンディングがし易いように接続部の面
積を増す対策である。3a、3bはIC1への入力信号、電源
用の入力用パッドであり、各々m1個、m2個設けられ、そ
のピッチはP2である。従って、ICチップ１の長辺の長さ
ｙは約ｎ×P1、短辺の長さｘは約m1×P2またはm2×P2の
大きい方である。
しかし、従来は第２図に示すように千鳥配列を用いて
も出力用パッド2a、2bのピッチP1は70〜100μｍと狭い
ので、ボンディングワイヤ同志のショート、ボンディン
グワイヤのオープン不良（ボンディングワイヤの切断、
剥離）、TABのインナーリードの不良（インナーリード
同志のショート、ボンディングが不可能）が生じる確率
が多くなる。
も出力用パッド2a、2bのピッチP1は70〜100μｍと狭い
ので、ボンディングワイヤ同志のショート、ボンディン
グワイヤのオープン不良（ボンディングワイヤの切断、
剥離）、TABのインナーリードの不良（インナーリード
同志のショート、ボンディングが不可能）が生じる確率
が多くなる。
本発明の目的は、信頼性の高い接続を可能とするICチ
ップのパッド（電極）配置を提供することにある。
ップのパッド（電極）配置を提供することにある。
上記の課題を解決するために、本発明のICチップのパ
ッド配置は、長方形状をしたICチップの出力用パッドが
上記ICチップの表面上で上記ICチップの２長辺に沿って
それぞれ少なくとも１列に配列されていることを特徴と
する。
ッド配置は、長方形状をしたICチップの出力用パッドが
上記ICチップの表面上で上記ICチップの２長辺に沿って
それぞれ少なくとも１列に配列されていることを特徴と
する。
また、本発明のICチップの電極配置は、さらに上記２
長辺においてそれぞれ対応する上記パッド同志が配線で
接続されていることを特徴とする。
長辺においてそれぞれ対応する上記パッド同志が配線で
接続されていることを特徴とする。
本発明のICチップのパッド配置は、出力用パッドがIC
チップの２長辺に沿って配置されているので、出力用パ
ッドのピッチを大きくすることができ、高信頼性の接続
を可能とする。
チップの２長辺に沿って配置されているので、出力用パ
ッドのピッチを大きくすることができ、高信頼性の接続
を可能とする。
また、２長辺の対応する上記パッド同志を配線で接続
することにより、どちらか一方の出力用パッドの接続が
切れても支障がないので、高信頼性の接続ができる。
することにより、どちらか一方の出力用パッドの接続が
切れても支障がないので、高信頼性の接続ができる。
本発明の他の目的および特徴は図面を参照した以下の
説明から明らかとなるであろう。
説明から明らかとなるであろう。
第３図（ａ）〜（ｃ）は、本発明によるICチップのパ
ッド配置を従来と比較して示すICチップの概略平面図で
ある。（ｃ）に示す従来のパッド配置では第２図にも示
したようにICチップ１の一方の長辺のみに沿って出力用
パッド２が設けられ、ピッチP1が小さく、接続の信頼性
が低下する。（ａ）に示す本発明の第１の例のパッド配
置では、出力用パッド２がICチップ１の２つの長辺に沿
って設けられているので、出力配線４の１本置きの接続
が可能であり、出力用パッド２のピッチを２倍（2P1）
にすることができる。（ｂ）に示す本発明の第２の例の
パッド配置では、出力用パッドが２長辺に設けられ（一
方は検査用パッドとして使用可）、かつ２長辺の対応す
る出力用パッド同志が図示しない配線で接続されている
ので、どちらか一方の出力用パッドの接続が切れても支
障がなく、ピッチはP1と小さくなるが、出力配線４への
ボンディングワイヤやTABのインナーリードがオープン
し易い場合は有効である（この方式を両側リード接続方
式と称す）。
ッド配置を従来と比較して示すICチップの概略平面図で
ある。（ｃ）に示す従来のパッド配置では第２図にも示
したようにICチップ１の一方の長辺のみに沿って出力用
パッド２が設けられ、ピッチP1が小さく、接続の信頼性
が低下する。（ａ）に示す本発明の第１の例のパッド配
置では、出力用パッド２がICチップ１の２つの長辺に沿
って設けられているので、出力配線４の１本置きの接続
が可能であり、出力用パッド２のピッチを２倍（2P1）
にすることができる。（ｂ）に示す本発明の第２の例の
パッド配置では、出力用パッドが２長辺に設けられ（一
方は検査用パッドとして使用可）、かつ２長辺の対応す
る出力用パッド同志が図示しない配線で接続されている
ので、どちらか一方の出力用パッドの接続が切れても支
障がなく、ピッチはP1と小さくなるが、出力配線４への
ボンディングワイヤやTABのインナーリードがオープン
し易い場合は有効である（この方式を両側リード接続方
式と称す）。
第１図は、本発明の一実施例のTAB実装用あるいはCOG
実装用のICチップのパッド配置を示すICチップの平面図
である。１はICチップ、2a、2bはICチップ１の出力用パ
ッド、3a、3bはICチップ１の入力用パッド、5aは出力用
パッド2aに接続された出力用パッド、5bは出力用パッド
2bに接続された出力用パッド、６は出力用パッド2aと5
a、および2bと5bを接続するパッド間接続用配線、P1は
出力用パッド2aと5bのピッチ、2P1（２×P1）は出力用
パッド2a（あるいは2b）のピッチである。すなわち、本
実施例では、ICチップの出力用パッドが接続されるべき
基板上の出力配線（あるいはTABのインナーリード）の
偶数番目（あるいは奇数番目）に接続される出力用パッ
ド2a、2bがICチップ１の表面上で２長辺に沿って交互に
それぞれ１列に配列されている。出力用パッド2aに対応
する出力用パッド5aは2aと反対側の長辺に沿って2bの内
側に2bと千鳥配列されている。出力用パッド2bに対応す
る出力用パッド5bは2bと反対側の長辺に沿って2aの内側
に2aと千鳥配列されている。２長辺において対応する出
力用パッド同志、すなわちパッド2aと5a、および2bと5b
が配線６によって接続されている。なお、配線６はICチ
ップ１の表面に形成してもよいし、内部に形成してもよ
い。
実装用のICチップのパッド配置を示すICチップの平面図
である。１はICチップ、2a、2bはICチップ１の出力用パ
ッド、3a、3bはICチップ１の入力用パッド、5aは出力用
パッド2aに接続された出力用パッド、5bは出力用パッド
2bに接続された出力用パッド、６は出力用パッド2aと5
a、および2bと5bを接続するパッド間接続用配線、P1は
出力用パッド2aと5bのピッチ、2P1（２×P1）は出力用
パッド2a（あるいは2b）のピッチである。すなわち、本
実施例では、ICチップの出力用パッドが接続されるべき
基板上の出力配線（あるいはTABのインナーリード）の
偶数番目（あるいは奇数番目）に接続される出力用パッ
ド2a、2bがICチップ１の表面上で２長辺に沿って交互に
それぞれ１列に配列されている。出力用パッド2aに対応
する出力用パッド5aは2aと反対側の長辺に沿って2bの内
側に2bと千鳥配列されている。出力用パッド2bに対応す
る出力用パッド5bは2bと反対側の長辺に沿って2aの内側
に2aと千鳥配列されている。２長辺において対応する出
力用パッド同志、すなわちパッド2aと5a、および2bと5b
が配線６によって接続されている。なお、配線６はICチ
ップ１の表面に形成してもよいし、内部に形成してもよ
い。
第４図は、第１図に示した本発明によるICチップをTF
Tを使用したアクティブ・マトリクス液晶表示装置の下
部透明ガラス基板７上にチップボンディング（COG実
装）した様子を示す平面図である。８は下部透明ガラス
基板７上に重ねて設けられた上部透明ガラス基板であ
る。第３図（ａ）の方式を用いる場合は、第１図のICチ
ップのパッド2a、2bが出力配線４の入力用パッド4a、4b
に接続される。また、第１図の入力用パッド3a、3bは各
々第４図の入力配線9a、9bにワイヤボンディングにより
接続される。10a、10bは、ICチップ１と下部透明ガラス
基板７の配線４との接続終了後に接続状態やICの不良を
チェックするための検査用パッドである。11は下部透明
ガラス基板７上（ICチップ１の下）に設けられた入力用
パッド4aと検査用パッド10b、および4bと10aとを接続す
るパッド間接続用配線、12は液晶表示装置の外部の信号
送出手段に接続されるFPCで、入力配線9a、9bと接続さ
れる。
Tを使用したアクティブ・マトリクス液晶表示装置の下
部透明ガラス基板７上にチップボンディング（COG実
装）した様子を示す平面図である。８は下部透明ガラス
基板７上に重ねて設けられた上部透明ガラス基板であ
る。第３図（ａ）の方式を用いる場合は、第１図のICチ
ップのパッド2a、2bが出力配線４の入力用パッド4a、4b
に接続される。また、第１図の入力用パッド3a、3bは各
々第４図の入力配線9a、9bにワイヤボンディングにより
接続される。10a、10bは、ICチップ１と下部透明ガラス
基板７の配線４との接続終了後に接続状態やICの不良を
チェックするための検査用パッドである。11は下部透明
ガラス基板７上（ICチップ１の下）に設けられた入力用
パッド4aと検査用パッド10b、および4bと10aとを接続す
るパッド間接続用配線、12は液晶表示装置の外部の信号
送出手段に接続されるFPCで、入力配線9a、9bと接続さ
れる。
第５図（ａ）、（ｂ）は、第３図（ｂ）あるいは第１
図で示したパッド配置による両側リード接続方式の特長
を示す図である。（ａ）は平面図、（ｂ）は断面図であ
る。出力配線４の入力用パッド4aに接続されたボンディ
ングワイヤ13aが断線しても、パッド10aにつながるボン
ディングワイヤ13bがあるので、パッド2aと5aとを接続
する配線６を通してIC内の出力段と導通がとれ、冗長性
がとれることになる。
図で示したパッド配置による両側リード接続方式の特長
を示す図である。（ａ）は平面図、（ｂ）は断面図であ
る。出力配線４の入力用パッド4aに接続されたボンディ
ングワイヤ13aが断線しても、パッド10aにつながるボン
ディングワイヤ13bがあるので、パッド2aと5aとを接続
する配線６を通してIC内の出力段と導通がとれ、冗長性
がとれることになる。
以上本発明の実施例について説明したが、本発明は上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
以上説明したように、本発明のICチップのパッド配置
によれば、IC内のパッド間隔が狭くなっても、出力配線
を１本置きに接続できるので、ピッチが倍となり、裕度
が増し、接続の信頼性を向上できる。また、両側リード
接続方式とすることにより、リード切れが心配される耐
環境下でも、冗長設計が可能となり、接続の信頼性が向
上する。
によれば、IC内のパッド間隔が狭くなっても、出力配線
を１本置きに接続できるので、ピッチが倍となり、裕度
が増し、接続の信頼性を向上できる。また、両側リード
接続方式とすることにより、リード切れが心配される耐
環境下でも、冗長設計が可能となり、接続の信頼性が向
上する。
第１図は、本発明のICチップのパッド配置の一実施例を
示すICチップの平面図、第２図は、従来のICチップのパ
ッド配置の一例を示すICチップの平面図、第３図（ａ）
〜（ｃ）は、本発明によるICチップのパッド配置を従来
法と比較して示すICチップの平面図、第４図は、本発明
によるICチップを液晶表示装置のガラス基板上にチップ
ボンディングした様子を示す平面図、第５図（ａ）、
（ｂ）は、本発明による両側リード接続方式の特長を示
す図である。 １……ICチップ、2a、2b……出力用パッド 3a、3b……入力用パッド ４……出力配線 5a、5b……出力用パッド ６……パッド間接続用配線 ７……下部透明ガラス基板 ８……上部透明ガラス基板 4a、4b……出力配線の入力用パッド 9a、9b……入力配線 10a、10b……検査用パッド 11……基板上のパッド間接続用配線 12……FPC 13a、13b……ボンディングワイヤ ｎ……出力用パッドの数 m1、m2……入力用パッドの数 P1……出力用パッドのピッチ P2……入力用パッドのピッチ ｘ……ICチップの短辺の長さ ｙ……ICチップの長辺の長さ
示すICチップの平面図、第２図は、従来のICチップのパ
ッド配置の一例を示すICチップの平面図、第３図（ａ）
〜（ｃ）は、本発明によるICチップのパッド配置を従来
法と比較して示すICチップの平面図、第４図は、本発明
によるICチップを液晶表示装置のガラス基板上にチップ
ボンディングした様子を示す平面図、第５図（ａ）、
（ｂ）は、本発明による両側リード接続方式の特長を示
す図である。 １……ICチップ、2a、2b……出力用パッド 3a、3b……入力用パッド ４……出力配線 5a、5b……出力用パッド ６……パッド間接続用配線 ７……下部透明ガラス基板 ８……上部透明ガラス基板 4a、4b……出力配線の入力用パッド 9a、9b……入力配線 10a、10b……検査用パッド 11……基板上のパッド間接続用配線 12……FPC 13a、13b……ボンディングワイヤ ｎ……出力用パッドの数 m1、m2……入力用パッドの数 P1……出力用パッドのピッチ P2……入力用パッドのピッチ ｘ……ICチップの短辺の長さ ｙ……ICチップの長辺の長さ
Claims (2)
- 【請求項１】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の出力配線と、上記出力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用の長方形状
をしたICチップとを有し、上記ICチップの複数の出力用
パッドが上記ICチップの表面上で上記ICチップの２長辺
に沿ってそれぞれ少なくとも１列に配列され、１つの出
力配線へ電気接続される出力用パッドが複数に分割して
形成されていることを特徴とする液晶表示装置。 - 【請求項２】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の出力配線と、上記出力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用の長方形状
をしたICチップとを有し、上記ICチップの複数の出力用
パッドが上記ICチップの表面上で上記ICチップの２長辺
に沿って千鳥状に複数列に配列され、１つの出力配線へ
電気接続される出力用パッドが、上記２長辺の各辺に分
割して形成され、かつ上記２長辺においてそれぞれ対応
する上記出力パッド同志がIC内部配線で接続されている
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15951789A JP2760846B2 (ja) | 1989-06-23 | 1989-06-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15951789A JP2760846B2 (ja) | 1989-06-23 | 1989-06-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325419A JPH0325419A (ja) | 1991-02-04 |
| JP2760846B2 true JP2760846B2 (ja) | 1998-06-04 |
Family
ID=15695501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15951789A Expired - Fee Related JP2760846B2 (ja) | 1989-06-23 | 1989-06-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760846B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2701153B1 (fr) * | 1993-02-02 | 1995-04-07 | Matra Marconi Space France | Composant et module de mémoire à semi-conducteur. |
| JPH08115989A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
| KR100243914B1 (ko) | 1997-07-29 | 2000-02-01 | 구본준 | 액정표시패널의 탭패드부 구조 및 그 제조방법 |
| TW408255B (en) * | 1997-09-29 | 2000-10-11 | Sony Corp | Electronic device and electronic device battery |
| KR100632257B1 (ko) | 2004-11-09 | 2006-10-11 | 삼성전자주식회사 | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 |
-
1989
- 1989-06-23 JP JP15951789A patent/JP2760846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325419A (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100240431B1 (ko) | 표시 장치(Display Apparatus) | |
| US6054975A (en) | Liquid crystal display device having tape carrier packages | |
| JP2657429B2 (ja) | 基板の回路実装方法及びその方法に使用する回路基板 | |
| US6061246A (en) | Microelectric packages including flexible layers and flexible extensions, and liquid crystal display modules using the same | |
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| KR100800330B1 (ko) | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 | |
| KR100293982B1 (ko) | 액정패널 | |
| US20020118332A1 (en) | Liquid crystal display device | |
| KR100209863B1 (ko) | 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈 | |
| JP2760846B2 (ja) | 液晶表示装置 | |
| US20080119069A1 (en) | Board device and board | |
| JP2000137445A (ja) | 平面表示装置 | |
| JP2872274B2 (ja) | 液晶表示装置 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JP2000081635A (ja) | 液晶表示装置 | |
| JPH01130132A (ja) | アクティブマトリクス基板 | |
| JP2877621B2 (ja) | 液晶表示装置 | |
| JP2005242392A (ja) | 液晶表示装置 | |
| JPH09113562A (ja) | 液晶マトリックス表示パネルの検査方法 | |
| JP3717602B2 (ja) | 液晶表示装置 | |
| JPH08248432A (ja) | 表示パネルの実装構造 | |
| JP3298345B2 (ja) | 半導体装置 | |
| KR100637058B1 (ko) | 액정표시장치 | |
| JPH0688971A (ja) | 液晶表示装置及びその製造方法 | |
| KR200301797Y1 (ko) | 액정표시모듈의탭본딩용전극패드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |