JPH03252545A - 配線パターン検査装置 - Google Patents

配線パターン検査装置

Info

Publication number
JPH03252545A
JPH03252545A JP2052128A JP5212890A JPH03252545A JP H03252545 A JPH03252545 A JP H03252545A JP 2052128 A JP2052128 A JP 2052128A JP 5212890 A JP5212890 A JP 5212890A JP H03252545 A JPH03252545 A JP H03252545A
Authority
JP
Japan
Prior art keywords
image
wiring pattern
distance
value
skeleton
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2052128A
Other languages
English (en)
Other versions
JPH0750037B2 (ja
Inventor
Yuji Maruyama
祐二 丸山
Atsuharu Yamamoto
淳晴 山本
Hidemi Takahashi
秀実 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2052128A priority Critical patent/JPH0750037B2/ja
Publication of JPH03252545A publication Critical patent/JPH03252545A/ja
Priority to US07/936,324 priority patent/US5272763A/en
Publication of JPH0750037B2 publication Critical patent/JPH0750037B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プリント基板やホトマスク等における配線パ
ターンの不良を検査する配線パターン検査装置に関する
ものである。
従来の技術 従来、プリント基板等の不良の検査は人間による目視検
査に頼っていた。ところが、製品の小型化や軽量化が進
むにつれ、プリント基板の配線パターン細密化や複雑化
がより一層進んでいる。このような状況の中で、人間が
高い検査精度を保ちつつ非常に細密な配線パターンを、
しかも長時間続けることが難しくなってきており、検査
の自動化が強く望まれている。
配線パターンの欠陥検出方式として、ジョージ、エル、
シー、サンとアニル、)r+、’)エイノ、(Jorg
e L、0.8anz and Anil K、Jai
n : Machine−vision techiq
ues for in 5pection of pr
intedwiring boards and th
ick−filem circuits 、 0pti
clSociety of America、 Vol
、3. No、 9/septemberpp 146
5〜1482.1986)らにより数多くの方式が紹介
されており、主にデザインルール法と比較法の2つの方
式に分類することができる。しかし、これらの方法は一
長一短がある。
中でも、将来有望な興味深い方式としては、ジョナ、マ
ンデビル(Jonr 、Mandevile : ”N
ovel me−thod for analysis
 of printed circuit image
s 。
IBM J、Res、DEVBLOP、、 VOL、2
9. NO,1。
JANUARY、 1985 )の方式があり、2値化
した画像データを収縮または膨張させたのち細線化し、
配線パターンの欠陥を検出する方法であり、以下に従来
例として説明する。
第6図に、欠陥検出の処理の流れを示す。同図(a)〜
(d)は断線の検出を示し、同図(e)〜(h)はショ
ートの検出を示している。
(a)は、欠陥画像を示しており、b点および0点が線
幅異常や断線の致命的欠陥とし、a点は欠陥としないも
のとする。第1ステツプとして(b)では、画像の収縮
処理(周辺から一画素ずつ削り取る処理)を行う。この
処理により、(b)の欠陥が断線となる・第2ステツプ
として(c)では、細線化処理(周辺から一本の線にな
るまで一画素ずつ削り取る処理)を行う。これにより、
配線パターンは一本の線となる。第3ステツプとして(
d)では、3x3論理マスクを走査させLUT (ルッ
ク・アップ・テーブル)を参照しながら欠陥の検出を行
い、b点および0点が断線として検出できる。さらに、
端子部と配線パターンとの接合点も検出している。
次に、ショートおよび線間異常について(e)〜(h)
の処理の流れに沿って説明する。
(e)は、欠陥画像を示し、b点および0点を線間異常
とショートの致命的欠陥としている。第1ステツプとし
て(f)では、画像の膨張処理(周辺画素から一画素ず
つ膨らませる)を行い、これによりb点がショート状態
になる。第2ステツプとして(g)では、細線化処理を
行い、−本の線にする。第3ステツプとして(h)では
、3×3論理マスクを走査させLUT(ルック・アップ
・テーブル)を参照しながら欠陥の検出を行い、b点お
よび0点がT分岐として、つまりショートとして検出で
きる。
以上のようにして、断線や線幅異常およびショートや線
間異常が検出できる。
なお、細線化処理および膨張処理等の画像処理手法につ
いては、森俊二、板倉栂子著:”画像認識の基礎[I]
“、オーム社に詳しく記載されているので詳細な説明は
省略した。
発明が解決しようとする課題 さて、2値化画像を収縮や膨張し、欠陥を助長した上で
細線化し3X3の論理マスクを走査し欠陥を検出する方
式について説明した。この方法は、確実に欠陥が検出で
き有望な方法と言えよう。
しかし、最小線幅および最小線間の設定が複数の場合、
画像の収縮や膨張および細線化処理プロセスを複数必要
となり、ハードウェアの負担が大きくなる。また、欠陥
を助長する処理のために、線幅異常と断線あるいは線間
異常とショートの分類ができないなど課題がある。
本発明は上記課題に鑑み、簡単な構成で、各種の線異常
を分類・検出できる配線パターン検査装置を提供するも
のである。
課題を解決するための手段 上記課題を解決するため本発明の技術的解決手段は、プ
リント基板上に形成された配線パターンを光電変換する
画像入力手段と、前記画像入力手段からの濃淡画像を2
値画像に変換する2値化手段と、配線パターンの背景か
ら1画素ずつ削りながら全画素に対して定めた回数を繰
り返し細分化処理し、削られる対象画素の繰り返し回数
とスケルトン画像を出力する細線化処理手段と、前記細
線化処理手段からの削られる対象画素の繰り返し回数を
背景からの距離値として付与した距離変換画像を出力す
る距離画像変換手段と、前記スケルトン画像に沿って距
離変換画像の距離値と1つ以上の任意の設定閾値(最小
値または最大値)とを比較し配線パターン幅の欠陥を検
出する欠陥検出手段とから構成したものである。
作用 本発明は、プリント基板上に形成された配線パターンな
光電変換し、得られた濃淡画像を2値化手段により2値
画像とする。2値画像を用いて、配線パターンの各画素
の背景から1画素ずつ削り取るような細線化処理をする
とともに削り取られた画素に背景からの距離値を付与し
、スケルトン画像と距離変換画像とを得る。注目画素が
スケルトン画像位置にあるとき、距離変換画像の距離値
と1つ以上の任意の設定閾値(最小値または最大値)と
を比較し配線パターン幅の欠陥を検出するもので、距離
変換画像に変換することにより直接距離値即ち配線パタ
ーン幅が認識できるために簡便に検査できる。
実施例 以下、第1図を参照しながら本発明の実施例について説
明する。
第1図は本発明の配線パターン検査装置の一実施例を示
すブロック図である。第1図において、101はプリン
ト基板、102はリング状のライトガイドなどの拡散照
明装置104とCCDカメラのような撮像装置103を
備えた画像入力手段、105は濃淡画像を2値画像に変
換する2値化手段、106は2値画像を用いて背景から
1画素ずつ削り取る細線化処理手段、107は背景から
の最短距離値に変換する距離画像変換手段、10Bは距
離変換画像を用いて距離値とある任意の設定閾値と比較
し配線パターン幅の欠陥を検出する欠陥検出手段を示す
第1図に基づき、以下にその動作を説明する。
プリント基板1o1上に形成された配線パターンを、リ
ング状のライトガイドなどの拡散照明装置104で照明
し、CCDカメラ(1次元または2次元)などの撮像装
置103を備えた画像入力手段1o2で濃淡画像とし入
力する。本実施例では、ラスクスキャンのイメージで以
後説明するので撮像装置は1次元のCCDカメラを用い
た例を示す。
画像入力手段102で得られた濃淡画像から背景と配線
パターンとを分離するために、2値化手段105である
任意閾値と比較し2値画像に変換する。細線化処理手段
106は、2値化手段106からの2値画像を用いて、
配線パターンを背景側から1画素ずつある条件に基づい
て削る細線化処理を全画素に対して定めた回数実施し、
削られた対象画素の繰り返し回数とスケルトン画像を出
力する。距離画像変換手段107は、細線化処理手段1
06からの削られた対象画素の繰り返し回数を配線パタ
ーンの背景からの距離値として付与した距離変換画像を
出力する。欠陥検出手段108は、細線化処理手段10
6からのスケルトン画像と距離画像変換手段107から
の距離変換画像から、スケルトン画像に沿って距離変換
画像の距離値と1つ以上の任意の設定閾値(最小値また
は最大値)と比較し、配線パターン幅の欠陥を検出する
ものである。
以上の動作を繰り返し、順次行うことによりプリント基
板101の全面について検査することができる。この一
連の動作は、適当な信号により同期して行うものである
次に、細線化処理手段106、距離画像変換手段107
および欠陥検出手段10Bについて、第2図〜第6図を
用いてさらに詳しく説明する。
細線化処理は、配線パターンを外側から1画素削る処理
をn回繰り返すことにより細線化画像(スケルトン画像
)を得るものであり、細線化処理の一般的な手法を第2
図(b)〜(f)を用いて説明する。
2値画像を第2図(b)に示すように3×3の走査窓で
走査し、注目画素(窓の中央画素≠)が1のとき、近傍
8画素d1〜d8の状態に応じて、注目画素な0(つま
り、削る)に変換するかどうかをLUTを用いて判定し
、注目画素の消去判定を4回に分けて処理する。この理
由は、偶数画素幅のパターンの消去を防ぐためのもの、
L ty T (A)〜L U T (D)には上下左
右から削るパターンをそれぞれ登録するものでその一例
を第2図(c)〜(f)に示す。
第2図(a)を用いて、配線パターンの背景側から1画
素削る細線化処理の詳細ブロック図を示し、以下に説明
する。
2値化手段106からの2値画像201を、1ライン遅
延用のラインメモリ202および3×3走査窓203に
入力し、図はは記載していないが画素同期信号のタイミ
ングをとりながら転送していくものである。3×3走査
窓203の出力をルックアップテーブルであるLUT(
A)204に入力し、注目画素を消去するかどうかを判
断する。同様のことを、カスケード接続し4回繰り返し
1画素削れたスケルトン画像216を出力するもので、
削りたい任意画素数分同一の処理をすれば細線化画像(
スケルトン画像)を得ることができる。さらに、2値画
像201をスケルトン画像216と同期を取るために遅
延メモリ213で遅延し、スケルトン画像216と遅延
メモリ213で遅延した2値画像との排他的論理和21
4を取ることで削られた対象画素を示すフラグ216を
出力する。
次に、第3図に距離画像変換手段の詳細プ0.7り図な
示し、以下に説明する。
まず、細線化処理手段106は、1画素細線化処理ブロ
ック301をn段接続し、スケルトン画像312および
1画素細線化処理ブロック301の各段からの削られた
対象画素を示すフラグを出力している。距離画像変換手
段107では、1画素細線化処理ブロック301の各段
に対応したセレクタと多値のラインメモリから構成され
最終段からは距離変換画像313が出力される。
最初は、1画素細線化処理ブロック#1からのフラグで
セレクタ302の距離値″′0“または1″のどちらか
を選択し、ラインメモリに記憶する。つまり、フラグが
1なら距離値1 を選択する。次に、1画素細線化処理
ブロック#2かものフラグでセレクタ304で、ライン
メモリ303からのデータか距離値”2″のどちらかを
選択し、前処理結果と合成する。この処理を、1画素細
線化処理プロロク#nまで繰り返すことで、最終的に各
段で得られた距離値の合成結果として距離変換画像31
3を得ることができる。
次に、第4図に欠陥検出手段10Bの詳細ブロック図を
示し以下に説明する。
細線化処理手段106からのスケルトン画像401と距
離画像変換手段107かもの距離変換画像402を入力
する。距離変換画像402は、配線パターン幅の許容値
を示す任意閾値と比較されるが、本実施例では2つの任
意閾値である設定値A406(最小値)と設定値B 4
07 (最大値)の例について説明する。距離変換画像
402は、同期を取るためのレジスタ403を介して比
較器404および406に入力され、配線パターン幅の
許容値を示す設定値A 406と設定値B4O7と比較
されて、論理和408が取られ欠陥が検出される。さら
に、スケルトン画像401と論理積409が取られ、ス
ケルトン画像上に発生した欠陥のみ欠陥情報として出力
される。
才た、欠陥情報として、座標データや欠陥の種類などを
出力することも容易に実現できることも付は加えておく
さらに、スケルトン画像を3×3の走査窓で走査し、L
UTで評価することにより終端およびT分岐等の欠陥検
出も容易に実現できることは、従来例からも明らかであ
り詳細の説明は省略した。
第5図に本発明で処理した例を示す。
囚は配線パターンの線幅異常の欠陥を含む2値画像を示
す。(B)は細線化処理されたスケルトン画像と2値画
像を示す。(C)は距離変換された距離変換画像を示す
。(D)は欠陥検出によって得られた欠陥検出例を示す
。本実施例では、最小線幅7画素以下および最大線幅1
3画素以上を線幅異常として検出している。
発明の効果 以上述べてきたように本発明の効果は、2値画像を用い
て配線パターンの背景側から1画素ずつ削る処理をn回
繰り返してスケルトン画像を得ると共に、削れた対象画
素に背景側からの距離値を付与し距離変換画像を出力し
、両者から欠陥検出を行うものである。これにより、ス
ケルトン画像と距離変換画像を同時に得られるために、
複数の線幅の許容閾値を容易に設定できる。よって、本
発明は簡単な構成で、各種の線異常を分類・検出でき、
その効果は大なるものがある。
【図面の簡単な説明】
第1図は本発明の一実施例における配線パターン検査装
置のブロック結線図、第2図(a)は同装置る距離画像
変換手段の詳細ブロック図、第4図は同装置における欠
陥検出手段の詳細ブロック結線図、第6図Ca)〜(d
)は本発明の処理状態を示す図、を示す図である。 101・・・プリント基板、102・・・画像入力手段
、103・・・撮像装置、106・・・2値化手段、1
06・・・細線化処理手段、107・・・距離画像変換
手段、108・・・欠陥検出手段、202・・・ライン
メモリ、203・・・3×3走査窓、204−L U 
T。

Claims (1)

    【特許請求の範囲】
  1.  プリント基板上に形成された配線パターンを光電変換
    する画像入力手段と、前記画像入力手段からの濃淡画像
    を2値画像に変換する2値化手段と、配線パターンの背
    景側から1画素ずつ削りながら全画素に対して定めた回
    数を繰り返し細線化処理し、削られた対象画素の繰り返
    し回数とスケルトン画像を出力する細線化処理手段と、
    前記細線化処理手段からの削られた対象画素の繰り返し
    回数を背景からの距離値として付与した距離変換画像を
    出力する距離画像変換手段と、前記スケルトン画像に沿
    つて距離変換画像の距離値と1つ以上の任意の設定閾値
    (最小値または最大値)とを比較し、配線パターン幅の
    欠陥を検出する欠陥検出手段とを具備した配線パターン
    検査装置。
JP2052128A 1990-03-02 1990-03-02 配線パターン検査装置 Expired - Lifetime JPH0750037B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2052128A JPH0750037B2 (ja) 1990-03-02 1990-03-02 配線パターン検査装置
US07/936,324 US5272763A (en) 1990-03-02 1992-08-28 Apparatus for inspecting wiring pattern formed on a board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2052128A JPH0750037B2 (ja) 1990-03-02 1990-03-02 配線パターン検査装置

Publications (2)

Publication Number Publication Date
JPH03252545A true JPH03252545A (ja) 1991-11-11
JPH0750037B2 JPH0750037B2 (ja) 1995-05-31

Family

ID=12906236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2052128A Expired - Lifetime JPH0750037B2 (ja) 1990-03-02 1990-03-02 配線パターン検査装置

Country Status (1)

Country Link
JP (1) JPH0750037B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
JP2002096018A (ja) * 2000-09-22 2002-04-02 Daihatsu Motor Co Ltd 塗布切れ検査方法および塗布切れ幅計測方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
JP2002096018A (ja) * 2000-09-22 2002-04-02 Daihatsu Motor Co Ltd 塗布切れ検査方法および塗布切れ幅計測方法

Also Published As

Publication number Publication date
JPH0750037B2 (ja) 1995-05-31

Similar Documents

Publication Publication Date Title
US4949390A (en) Interconnect verification using serial neighborhood processors
JPH04115144A (ja) 画像処理装置とそれを用いた自動光学検査装置
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
JPH05256796A (ja) 検査システム
JPH0731734B2 (ja) 形状判別システム
US5459795A (en) Wiring pattern inspection apparatus for printed circuit board
JPH03252545A (ja) 配線パターン検査装置
JPH0271377A (ja) パターン検査方法およびその装置
JP2745778B2 (ja) 配線パターン検査装置
JPH06288738A (ja) 配線パターン検査装置
JP2819905B2 (ja) 配線パターン検査装置
JPH0618432A (ja) 配線パターン検査装置
JP2712803B2 (ja) 配線パターン検査装置
JP2794924B2 (ja) 配線パターン検査装置
JPH03252546A (ja) 配線パターン検査装置
JP2676990B2 (ja) 配線パターン検査装置
JPS61205811A (ja) 欠陥検出方法
JP2524000B2 (ja) パタ―ン検査装置
JP2529505B2 (ja) 配線パタ―ン検査装置
JP2003203218A (ja) 外観検査装置および方法
JP2819916B2 (ja) 配線パターン検査装置
JPH0560536A (ja) 配線パターン検査装置
JP2715634B2 (ja) 配線パターン検査装置
WO1988008168A2 (en) Interconnect verification using serial neighborhood processors
JP2825392B2 (ja) プリント配線板における画像パターンの検査方法及びその装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 15